JPS62271066A - 物体を表示するグラフイツクスプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔左業上の利用分野〕 本発明は周辺プロセッサに関するものであり、更に詳し
くいえば階層的データ構造を処理するプロセッサに関す
るものである。

〔従来の技術〕

全体の装置の処理違反を向上させるために、コンピュー
タ装置は周辺プロセッサをしばしば含む。

１つまたはそれ以上の機能を効率的に実行するために、
周辺プロセッサは普通は特殊化される。そのような周辺
プロセッサの一例が、主コンピユータすなわち「ホスト
」コンピュータの制御の下にグラフィックスデータを作
成し、修正し、表示するグラフィックスプロセッサであ
る。

クラフィックスプロセッサは種々の用途において用いら
れる。たとえば、相互作用コンピュータ支援設計（ＣＡ
Ｄ）製置は、設計すべき物体のモデルを格納および表示
するためにグラフィックスプロセッサをしばしば用いる
。設計者は種々の入力装置を介してモデルを、しばしば
「部分」ごとに作成することを指示する。モデルの種々
の部分はグラフィックスデータベースを作成する。その
グラフィックスデータベースはグラフィックスプロセッ
サによって格納され、指令に応じて表示される。設計者
によりモデルが変更されると、装置がデータベースを修
正させられ、修正されたモデルを表示するために表示ス
クリーンを更新させられる。

グラフィックスデータベースを格納するための１つの書
式は「階層表示リスト」と呼ばれる。この階層表示リス
トには徨々の物体（または物体の部分）を記述するグラ
フィックスデータが「セグメント」で格納される。各セ
グメントは物体を表すものと考えることができる。各セ
グメントは親／子関係で１つまたはそれ以上のセグメン
トを有することができる。ちる「親」セグメントの「子
」セグメントは１つまたはそれ以上の子セグメントを有
することができる。セグメントの間のこの現／子関係に
より、第２図に示すような階層的「樹木（ツリー）」構
造が得られる。

階層的グラフィックスデータベースの各セグメントは、
現セグメントに対する「ポインタ」と、子セグメントに
対する「ポインタ」と、「同胞」セグメントに対する「
ポインタ」とを通常有する。

あるセグメントに対する「ポインタ」はそのセグメント
のスタート記憶場所を識別する。構造的なデータにカロ
えて、各セグメントはグラフィックス原形と、それらの
グラフィックス原形の属性とを含むこともできる。グラ
フィックス原形というのは、その特定のグラフィックス
原形に対する便利な三次元座標系における座標リストに
より定められる多角形またはベクトルのような簡単で、
平らな物体が典型的なものである。グラフィックス原形
に対する属性データは原形の色その他の特性を定めるこ
とができ、かつ親セグメントの座標系に対するセグメン
トのグラフィックス原形の空間位置および向きを指定す
る変換マ）　ＩＪ　”ｔクスも含む。

階層的なグラフィックスデータベースの特徴は、親セグ
メントとは異ならないが、子セグメントにおいて定める
必要はなく、その代りに親セグメントから「相続」でき
る属性情報である。

グラフィックスプロセッサは、ホストコ／ピユータから
の指令に応答して、階層的データベースのセグメントの
作成、コピーまたは削除を行うことができる。その階層
的データベースはグラフィックスプロセッサの別々の盟
に通常格納される。

グラフィックスプロセッサはＭ性、グラフィックス原形
および各セグメント内のＫｍマ）　ＩＪラックスホスト
コンピュータからの指令に応答して削除、７ＪＯ算また
は修正を行うこともできる。階層的なデータベースが完
成されると、プロセッサはグラフィックスデータベース
を読出して処理し、そのグラフィックスデータベースに
より表され、ホストコンピュータにより定められた「ビ
ューボート」を通じて見た物体の映像を表示スクリーン
上に発生する。グラフィックスデータベースの読出しに
おいては、グラフィックスプロセッサはデータベースの
１つのセグメントにおけるデータを、横断アルゴリズム
に従って、読取ることによりデータベースを「横断し」
、それからセグメントポインタにより識別される相対的
な（親、子または同胞〕セグメントまで動く。このよう
にして、表示リストが処理されるまでグラフィックスプ
ロセッサは樹木を横断する。

高度なグラフィックスプロセッサは、セグメントのグラ
フィックスデータについていくつかの処理機能を行う。

１つの重要な機能は、ビューボートにより定められてい
る視野内にグラフィックス原形があるかどうかを判定す
るために、その原形を試験することである。もしなけれ
ば、セグメントおよびそれの子セグメントを以後の処理
のために無視できる。

付加グラフィックスデータの処理は、各セグメントのた
めの変換マトリックスを発生するために変換マトリック
スの連結を含むことである。そのに換マトリックスはセ
グメントのグラフィックス原形座標系を、樹木の「トッ
プ」におけるビューボートセグメントの座標系に変換で
きる。また、任意の原形のうち、視野の外側へ延長する
部分が処理されないように、グラフィックスプロセッサ
は部分的に見えるグラフィックス原形を「クリップ」で
きる。

三次元で定義されるグラフィックス原形は、三次元から
表示器の二次元映像平面へ通常投影される。主な投影技
術は並列投影技術および透視投影技術である。並列投影
は、三次元座標系の第３の座標（英行き）を単に無視す
るだけで行うことができる。あるいは、透視投影は初め
の２つの座標を第３の成分で除して、見る人から遠くな
る原形の寸法が小さくなる効果を与えることにょシ行う
ことができる。

グラフィックス原形がクリップされ、投影されると、グ
ラフィックスプロセッサは座標を、原形を表示スクリー
ンに表示するために用いられる［ハードウェア座標」に
変換する。ハードウェア座標から原形は「ラスタ化され
る」。そのラスタ化により原形のハードウェア座標がピ
クセルの集りに変換される。後方に面する多角形原形は
プロセッサによる以後の処理から除外される。

また、各種の技術を用いて見える表面に［゛陰影」をつ
けることができる。そのうちの１つの技術は、各原形の
セグメントにおいて定められている色属性を単に用いる
ことである。第２の陰影づけ技術は、各ビクセルの減衰
率を計算するためにビクセルの奥行きに用いることであ
る。たとえば、見る人に近い原形は、セグメントの属性
で指定された色で表示できる。原形が見る人から遠くな
るにつれて、選択された属性色の陰影が濃くなる。その
ような陰影づけ技術は１−奥行きキューイング」としば
しば呼ばれる。第３の攬類の陰影づけは光源をモデル化
し、簡単な光学法則を基にして陰影づけの強さを計算す
ることにより行われる。この技術を原形ごとを基にして
実行する時には、この技術は「フラット陰影づけ」とし
ばしば呼ばれる。

ピクセルごとを基にしてこの技術を行う時は、この技術
は「スムース陰影づげ」または「グーラウド（Ｇｏｕｒ
ａｕｄ　）陰影づ０丁」と呼ばれる。

〔発明が解決しようとする間亀点〕

以上述べたことから、セグメントのグラフィックス原形
を処理および表示するために大量の計算をしばしば求め
られることがわかるであろう。複雑なモデルが測子とい
うセグメントのデータベースを含むことができる。その
結果として、データベースをスクリーン上の映像に変換
するために、グラフィックスプロセッサは非常に長い時
間ｆｔ要することがある。

映像を発生できる速さを向上させるために、多くのグラ
フィックスプロセッサは、主ＣＰＵにガロえて、「形状
寸法プロセッサ」としばしば呼ばれる１つまたはそれ以
上の％殊に設計さｎたコプロセッサを用いる。その形状
寸法プロセッサは選別、クリップ、マトリックスの変換
等を行うために多くの算術演算を実行する。しかし、そ
のような従来のグラフィックスプロセッサの多くに対し
て、グラフィックスデータベース中のデータが変更され
た時に、多数のデータベースがスクリーン上の映像を更
新するために、２０秒というような長い時間を依然とし
て要することがある。多くの用途においてはそのように
長い時間を要することは、グラフィックスプロセッサの
効果を大きく損うととがある。たとえば、コンピュータ
支援設計装置においては、変更が入力された時に表示を
更新するために２０秒待つことは非常にいらいらするこ
とであり、設計者の時間を浪費することになる。データ
の変更を実時間で表示する必要がちる他の用途では、低
速のグラフィックスプロセッサは全く使用できないこと
がある。したがって、グラフィックスプロセッサの動作
を大幅に速くする必要があることがわかる。

〔問題点を解決するための手段〕

本発明の目的は、データベースの処理速度を大幅に向上
させた改良したグラフィックス処理装置を得ることであ
る。

その目的およびその他の目的と、本発明の諸利点は、グ
ラフィックスデータベースの横断を容易にする独特のア
ーキテクチャを有するグラフィックスプロセッサにおい
て：Ａ成され、得られる。ここで説明する実施例におい
ては、グラフィックスプロセッサは、ホストコンピュー
タからの指令に応答してグラフィックスデータベースを
作成および維持する第１のプロセッサを含む。本発明に
従って、第１のプロセッサにより開始されると、第２の
プロセッサがデータベースを独立して横断し、形状寸法
処理のために最適にされた速度でグラフィックスデータ
を迅速に読取る。データベースの横断を一層容易にする
ために、グラフィックスプロセッサは横断読出し動作の
みのための流線形の専用データ路を有する。その専用デ
ータ路はグラフィックスプロセッサのメモリを、別々の
形状寸法プロセッサを含むことができる第２のプロセッ
サに結合する。そのような構成により、グラフィックス
データのグラフィックスデータベースからの読出しと処
理の速度、を著るしく高くできることが見出されている
。

本発明の別の面においては、第２のプロセッサは、ここ
で「樹木横断器」と呼ぶアドレス発生器ロジックを含む
。この樹木横断器はグラフィックスプロセッサメモリを
迅速にアドレスし、グラフィックスデータの流れを専用
データ路を介して形状寸法プロセッサへ与える。形状寸
法プロセッサはデータを選別し、形状寸法プロセッサを
樹木横断器に存在するスタックメそりへ結合するスタッ
クバスのみを介して、「潜在的に見える」セグメントの
属性データを格納する。横断路の最後のセグメントに達
すると、樹木横断器は向きを逆にしてその横断路の見え
るセグメントを再びたどる。

逆向きて横断している間に、見えるセグメントの属性デ
ータが樹木横断器スタックからスタックバスを介して形
状寸法プロセッサへ転送される。また、樹木横断器はａ
狂的に見えるセグメントのグラフィックス原形をアドレ
スし、それらのグラフィックス原形を専用データ路を介
して形状寸法プロセッサへ転送して更に処理する。その
ような構成により形状寸法プロセッサの利用速度、およ
び装置全体のデータ処理速度が大幅に高くなることが見
出されている。その結果、グラフィックスデータベース
の変更に応じて、スクリーン上の映像をはるかに高い速
度で更新できる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は本発明によるグラフィックス処理装置（ここで
は（グラフィックスプロセッサ」と呼ぶ）１０の略図で
ある。このグラフィックスプロセッサ１０は、ホストコ
ンピュータ（図示せず）からホストインターフェイス、
１４を介して受σたホストレベル命令を実行する端末プ
ロセッサ１２を含む。表示リストメそり（ＤＬＭ）１６
　に格納される階層表示リストの形でグラフィックスデ
ータベースを構成し、管理するために、多数のホストレ
ベル命令が与えられる。端末プロセッサ１２は汎用シス
テムバス１８を介してＤＬＭｌ　６　と通信する。

その汎用システムバス１８は、図示の実施例においては
、標準の３２ピツト［ブイ・ニム・イー・バス（ＶＭｇ
ｂｕｓ　）　Ｊ　である。そのＶＭＥｂｕｓ規格の仕様
が、ＶＭＥｂｕｓ　・　マニュファクチャラース番グル
ープ（Ｍａｎｕｆａｃｔｕｒｅｒｓ　Ｇｒｏｕｐ　）の
ＶＭＥｂｕｓ仕様マニュアル（５ｐｅｃｉｆｉｃａｔｉ
ｏｎ　Ｍａｎｕａｌ）。

改訂Ｂ、１９８２年８月で見ることができる。

ホストレベル命令が、ホストコンピュータにあるホスト
アプリケーション−プログラムにより送られる。そのホ
ストアプリケーション・プログラムの使用者は、グラフ
ィックスタブレット２０、英数字キーボード２２のよう
な各種のグラフィックス入力装置、あるいはジョイステ
ィック、マウス、ダイヤルボックス、トラックボール（
図示せず）のようなその他の各種の入力装置を用いてグ
ラフィックスプロセッサに直接入力することもできる。

それらの入力装置を用いてグラフィックスデータベース
の修正、見るパラメータの変更、表示器２６により行わ
れるグラフィックス表示のパンすなわちズームを行うた
めにグラフィックス命令を発生できる。このようにして
ＣＡＤ装置の用途はグラフィックス表示器２６の相互作
用的局部制御を行うことができる。

本発明に従って、メモリ１６に格納されている階層表示
リストを迅速に読出すために第２のプロセッサが設けら
れる。その第２のプロセッサは形状寸法処理サブシステ
ム３０を含む。この形状寸法処理サブシステムは表示リ
ストメモリをアドレッシングするためのアドレス発生ロ
ジック３２を有する。このアドレス発生ロジックのこと
をここでは「樹木横断器」３２と呼ぶ。この樹木横断器
は階層表示リストのセグメントからセグメントへ横断し
、各セグメントのデータを逐次アドレッシングする。こ
の横断により表示リストの樹木構造が、表示リストメモ
リ（ＤＬＭｊバス３４と呼ばれる専用データ路を介して
データ流に変換される。

ＤＬＭバス３４はデータの流れを樹木横断器３２と、選
別、クリップ、投影および変換マトリックス連結という
処理機能を実行する形状寸法プロセッサ３Ｂとに送る。

これまでは、多くのグラフィックスプロセッサはデータ
ベースの作成および維持の機能、および処理のためにグ
ラフィックスデータを読出すためのデータベースの横断
の機能を実行するために、１つのプログラムされたＣＰ
Ｕを用いていた。それとは対照的に、本発明のアーキテ
クチャにより、データベースの横断速度を著しく高くす
ることができることが見出されている。本発明の１つの
面において、樹木横断器３２はデータベースの横断のた
めに適切なアドレスを迅速に発生できる。更に、ＤＬＭ
バス３４が極めて高いデータ転送速度でデータを転送で
きるように、ＤＬＭバス３４は表示リストメモリ１６か
ら樹木横断器３２と形状寸法プロセッサ３６へ専用の一
方向データ器を与える。

本発明の更に別の面において、スタックバス３２と呼ぶ
双方向データ路が形状寸法プロセッサを樹木横断器３２
に直結する。後で詳しく説明するように、次のグラフィ
ックス原形へ進むまでは、形状寸法プロセッサ３６は各
グラフィックス原形を完全には処理しない。その代りに
、関連するグラフィックス原形を潜在的に見ることがで
きるもの、と形状寸法プロセッサ３６が選別中に判定し
たとすると、形状寸法プロセッサ３６は金属ａ（第９図
参照）のようなグラフィックスデータをスタックバス３
８を介して樹木横断器３２へ直接転送する。樹木横断器
３２は形状寸法プロセッサからのグラフィックスデータ
を内部スタックメモリに先入れ／後出し法で格納する。

樹木横断器がある横断の最後のセグメントに遅すると、
樹木横断器は向きを反転し、＋１！Ｆ任的に「見える」
セグメント、すなわち、壱任的に見えるグラフィックス
原形をゼするセグメントを逆にたどる。

樹木横断器３２が横断器をセグメントからセグメントへ
再び横断するにつれて、樹木横断器はそれのスタックメ
モリに格納されている各セグメントに対するグラフィッ
クスデータをスクリーンバス３１１−弁して形状寸法プ
ロセグサ３６へ転送する。それと同時に、樹木横断器３
２は、表示リストメモリに格納されている付加グラフィ
ックスデータをアドレスする。その竹刀ログラフィック
スデータは、ここで説明している実施例においては、グ
ラフィックス原形自体である。グラフィックス原形はＤ
ＬＭバス３４を介して形状寸法プロセッサ３６へ転送さ
れる。グラフィックスプロセッサ１３６は樹木横断器ス
タックメモリからのデータと表示リストメモリ１６から
のデータを利用して、表示のためにデータの処理を続行
する。ここで説明している実施例においては、形状寸法
プロセッサはセグメントのグラフィックス原形をクリッ
プおよび投影し、適切な陰影っけの計算の一部を行う。

それらの処理が完了したら、形状寸法プロセッサはグラ
フィックス原形を相続された属性とともに（「縁部パケ
ット」の書式で）システムバス１８を介して表示プロセ
ッサ４０へ送る。形状寸法プロセッサ３６は、ウォルタ
ー〇アール・スタイナー　（ｗａｉｔｅｒ　Ｒ，５ｔｅ
ｉｎｅｒ　）　　により出願され、本願の出願人に譲渡
され九［ジオメトリイ・プロセッサ・フォー〇グラフィ
ックス・ディスプレイ・システム（Ｇｅｏｍｅｔｒｙ　
Ｐｒｏｃｅｓｓｏｒ　ｆｏｒ　Ｄｉｓｐｌａｙ　Ｓｙｓ
ｔｅｍ）　Ｊ　　という名称の米国特許出願第８３８．
３００号に詳しく記載されている。

表示プロセッサ４０はラスク化と、隠されている表面の
除去と、陰影づけ計算の残シとを行う。

多角形のグラフィックス原形をラスク化するために、Ｃ
ＲＴ表示器２６のラスク線に対応する「スパン」と呼ば
れる一連の線分に分割される。それらのスパンは画素（
すなわちビクセル）に再び分割される。その画素は表示
器２６のビクセルに対応する。陰影づけは、多角形原形
に対して、各スパンに沿って増分的に計算される。ベク
トル原形は一般に陰影をつけられない。

ビクセルを照明するために、陰影づけ作業中にそのビク
セルについて計算された色の値と輝度の値が、ビデオバ
ス４４を介してフレームバッファ４２へ転送される。そ
のフレームバッファ’４２はビデオ表示２６の各ビクセ
ルのための記憶場所を−ｑｆる。フレームバッファ４２
の関連する記憶場所へビクセル情報が転送される前に、
「ｚバッファ」アルゴリズムを用いて、隠されている表
面の解消が行われる。原形がビクセルにラスク化されて
いるから、そのような各ビクセルに対する深さ値が計算
される。この深さ値は、「ｚバッファ」４Ｂに格納され
ている深さ値と比較される。２バツフア４６は、ビデオ
表示の各ビクセルに対する深さ値を格納するための記憶
場所を有する。２バツフアは、特定のスクリーンビクセ
ル場所に対して計算された各ビクセルの最小深さくすな
わち、見る人に最も近いピクセル）を格納する。その２
バツフアに格納されている深さ値が新しいビクセルの深
さ値よシ浅いとすると、その新しいビクセルは古いビク
セルの後ろＫあり（したがって見えない）無視される。

他方、新しいビクセルの深さ値が、２バツフアに格納さ
れている深さ値より小さければ、新しいビクセルは古い
ビクセルの前方にあり、計算されたビクセルの色の値と
輝度の値はフレームバッファ４２へ転送され、古いビク
セル値の代りにされる。更に１新しいビクセルの深さ値
が２バツフア４６の適切な記憶場所に格納される。ピク
セル情報はＣＲＴラスク走査と同期してフレームバッフ
ァから読出され、ビデオ表示器２６上に狭像な発生する
。表示プロセッサ４０と、−９１ノＪ、　　＋：　＋”
ｌ　η〒ｊ　　Ｑ　　し　　　／７　−：　１ｖ　Ｍ　
〒Ｊ　　ｅ　　Ｌ　ｈａ　ｒディスプレイ・プロセッサ
・フォー・グラフィックス・ディスプレイ−システム（
Ｄｉｓｐｌａｙ　Ｐｒ。

ｃｅｓｓｏｒ　Ｆｏｒ　ＧｒａｐｈｉＣｓ　Ｄｉｓｐｌ
ａｙ　Ｓｙｓｔｅｍ）」という名称のζ　ウィリアム・
ニー・ケリー（Ｗｉｌｌｉａｍ　Ａ、Ｋｅｌｌｙ　）、
デビット・イーΦオル）　：／　（Ｄａｖｉｄ　ｉ　０
ｒｔｏｎ　）およびグレコ゛リー拳エムΦストック（Ｇ
ｒｅｇｏｒｙ　Ｍ、　５ｔｏｃｌＯにょυ出願され、本
願出願人へ譲渡された米国特許出願第８３２５１８号の
明細書に詳しく記載されている。

グラフィックスプロセッサ装置１０の動作と構ｇをもつ
と良く理解するために、樹木型階層表示リストの簡単に
した例を第２図に示す。第２図の表示リストは第３図に
示されている目的を表し、かつ記述するものである。第
３図はカップおよび皿１５０と立方体１５２を示す。そ
れらの簡単な物体は説明のためにのみ選択したものでお
る。実際には、モデル化できる物体はそれらよりはるか
に複雑なものもるる。

立方体５２は６つの面１〜６の集りと考えるこ七ができ
る。ここに、各面は特定の色と陰影および全体的に考え
た立方体に対する空間関係を有する四辺形により表でれ
る。このようにして、物体を関連する属性情報を有する
簡単な形（グラフィックス原形）に分解することにより
モデル化できる。

第２因の表示リストにおける基本的な要素はセグメント
である。各セグメントはグラフィックス原形（多角形、
ベクトル等）と、属性（多角形の色、変換マトリックス
等）と、構造情報（関連するセグメントに対するポイン
タ等〕を有することができる。それらのセグメントはＦ
ノード」とも呼ばれる。

第２図の根セグメントすなわち１番上のセグメン）Ａは
「ビューポート」セグメントであって、物体を見るバン
テージ角度（ｖａｎｔａｇｅ　ａｎｇｌｅ）と、見る人
にとって見える空間の体積を定める。

このセグメントは「世界」座標系と名づけられ、第３図
で３本の直交軸５４により表されている基準座標系を有
する。カップおよび皿５０と立方体５２の間の空間関係
はそれぞれの世界座標で定められる。それらの物体を見
るパンテージ角度は、アイ点（ｅｙｅ　ｐａｉｎｔ　）
　５６と照準点（ｓｉｇｈｔ　ｐ。

ｉｎｔ　）　５８により定められる視線により指定され
る。

アイ点５６と照準点５８（世界座標で定められている）
はロール角度θとともに第２の座標系、すなわち、「ア
イ」座標系を定める。アイ座標系の原点がアイ点５６に
あり、２′軸が視線に沿って照準点５８の向きに延長す
る。ロール角度θが２′軸を中心とするＸ軸とＹ軸の回
転角度を定める。このようにして、アイ座標系は、それ
から物体を見分けるバンテージ角度を識別する。

関連する座標系がアイスケール（ｅ７ｅ　−５ｅａｌｅ
ｄ　）座標系である。その座標系においては、クリップ
作業を簡単にするために、アイ座標系のＸ座標とＹ座標
が縮められる（ｓｃａｌｅｄ　）。ビューポートセグメ
ン）Ａは、世界座標系における座標をアイ度標系におけ
る座標に変換する変換マトリックスと、アイ座標をアイ
スケール座標系に変換する第２のビューポートマトリッ
クスとを有する。

第２図のビューボルトセグメントＡの下に表示リストの
第２のセグメン）Ｂがある。このセグメン）ＢＦｉｇセ
グメントＡの子セグメントであって、全体として考えら
れるカップおよび皿５０を表す。

そのカップおよび皿５０に「モデル」座標系６０が組合
わされる。そのモデル座標系は、それの原点を、カップ
および皿５０の多角形の１つの頂点のような都合の良い
位置に置き、各軸を原形データのいくつかに対して整列
させることにより定められる。１つのセグメント内の全
ての原形はそれの関連するモデル座標系を基準とする。

セグメントＢは、セグメントＢのモデル座標系内の点を
そｒＬの親セグメン）Ａの座標系（この場合には世界座
標系）に変換する変換マトリックスｔ−有する。

七グメン）Ｂはそれの子セグメントＤの１つに対するポ
インタと、それの同亀セグメントＣ（こｎは立方体５２
を表す）に対するポインタも有する。セグメントＣは、
セグメントＢのように、セグメントＡＫ対しては子セグ
メントでもあり、そ引白身の謳デル沌片３：５フ冬友子
六−とｎ惧春ｆ社、モデル座標系６２の原点は立方体６
０の頂点の１つに置かれ、３本の軸が立方体の菱に沿う
。

セグメン）Ｃは立方体６０の６つの面１〜６にそれぞれ
対する６つの子セグメントＦ−に１！：有する。

セグメントＦ−には非常に類似する。セグメントＦはた
とえば親セグメントＣに対するポインタと、同胞セグメ
ントＧに対するポインタと、子セグメント（もしあれＨ
）Ｋ対するポインタとを有する。

セグメ７）Ｆは自身のモデル座標系’Ｔｈ！する。その
座標系においては面１を形成する多角形の４個の頂点が
指定される。セグメン）Ｆはグラフィックス原形の色そ
の他の属性も定める。

狭小リストの各セグメントがグラフィックスデータを含
むいくつかのデータバッファと、バッファが配置妊れる
記憶場所を指すポインタをＭする制御ブロックとに書式
化される。第４図は典型的なセグメント制御ブロックの
例を示す。語Ｏは、セグメントの次の間１泡ヲ指す同胞
ポインタである。

第２図の表示リストのビューポートセグメントＡは同胞
を持たず、したがって、セグメン）Ａ制御ブロックの語
ＯがＯにセットされる。セグメントＢは同胞を持つから
、セグメントＢ制御ブロックの語ＯがセグメントＣ制御
ブロックのスタートアドレスを指定する。

語１はセグメントの第１の子セグメントを指す子ポイン
タを定める。したがって、たとえば、セグメント人制御
ブロックの語１がセグメントＢ１すなわち、セグメント
Ａの第１の子セグメント、を指す。語８はセグメントの
ｆｉＫ対するポインタである。

セグメント制御ブロック場所が定められた語３が、グラ
フィックス原形の属性を格納するセグメントの選別バッ
ファに対するポインタラ含む。それらの！ｆ４性の間に
「境界ボックス−１がある。その境界ボックスは選別作
業において形状寸法プロセッサ３６により用いられる。

境界ボックスというのは８個１組の座標点であって、あ
るセグメントのためのグラフィックス原形と、全ての子
セグメントの全てのグラフィックス原形を完全に含むボ
リュームを定める。この境界ボックスにより、簡単な比
較試験によって、定められている視野の完全に外側にあ
るセグメントを形状寸法プロセッサ１３６が迅速に選別
できることになる。

端末プロセッサ１２があるセグメントに対する新しいグ
ラフィックスデータを入力するたび、または変換マトリ
ックスを質更するたびに端末プロセッサ１２は全表示リ
ストに対する境界ボックスを′＊新する。たとえば、１
つのセグメントに新しい多角形が入れられたとすると、
それによりそのセグメントの境界ボックスの寸法が大き
くなる。

セグメントの境界ボックスが大きくなると、そのセグメ
ントの親セグメントの境界ボックスが子セグメントの新
しい境界ボックスを確実に含むようにするために、その
親セグメントの境界ボックスを大きくする盛装がちるこ
ともある。したがって、１つのセグメントが変化すると
、その変化により影響ヲ受けないセグメントに達するま
で茨示リスト樹木も影響を受けることがある。セグメン
トが修正された時に各セグメント内のフラッグ語がセッ
トされて、そのセグメントの親セグメントに対する境界
ボックスも更新すべきことを示す。

境界ボックス以外に、選別バッファは、セグメントのグ
ラフィックス原形のある特徴を定める属性データも含む
。ある特定の特徴があるセグメントの選別バッファにお
いて定められないとすると、その％徴の定義が親セグメ
ントから相続される。

たとえば、セグメントＣに関連するグラフィックス原形
（もしあれば）が「赤」色を有するものとして定めるも
のとすると、グラフィックス原形の色を局部的に定めな
いそれの子セグメント、面セグメン）Ｆ−に、のいずれ
かが「赤」のグラフィックス原形色を相続する。この相
続は、後で詳しく説明するように、横断中にダイナミッ
クに行われる。

選別バッファは、セグメントの局部座標系をそれの親セ
グメントの座標系に変換する変換マトリックスも含む。

光源情報もビューボートセグメントの選別バッファに格
納される。

セグメント制御テロツクの語４がセグメントの原形デー
タを含むデータバッファに対するポインタを定める。グ
ラフィックス原形がセグメントの局部的モデル座標系に
関して定められる。

グラフィックスプロセッサ装置１０により用いられる表
示リスト構造によυセグメントの「劣化（ｉｎｓｔａｎ
ｔｔａｔｉｏｎ）Ｊを行うことができる。

すなわち、１つのセグメントがひとたび作られると、表
示リスト構造内の他のセグメントにょシその１つのセグ
メントを何回も参照できる。たとえば、立方体の面を定
める１つのセグメント内、セグメントＣの各子セグメン
トに対してこの情報の写しをとるのではなくて、第２因
のセグメントＦ〜にの各セグメントにより呼出すことが
できる。

例に引かれたセグメントの各基準は、例に引かれたセグ
メントの属性分変更できる。その理由は、その属性情報
を横断中に相続できるからである２したがって、各セグ
メントＦ〜には、劣化された面を立方体６０を形成する
正しい場所に位置させる異なる変換マトリックスを有す
る。

劣化のために２つの％珠セグメント溝造か用いられる０
「例（１ｎｓｔａｎｃｅ）　Ｊ　　セグメント構造が用
いられる。「例（１ｎｓｔａｎｃｅ　）　Ｊ　セグメン
トというのは、劣化できるセグメントのことである。

第４図の制御ブロックにょシ表されるセグメントのより
な通常のセグメントは劣化されない。例セグメントは表
示リスト樹木から別々に作成される。

しかし、例セグメント自体がサブ樹木の１香上のセグメ
ントとすることができるように１例セグメントは子を持
つことができる。

例セグメントのための制御ブロックが、第４図に示す通
常の制御ブロックと僅かに異なるようにして第５図に示
されている。例セグメントは何回も参照できるから、例
セグメントは１つの親は持たない。したがって、語８の
親ポインタが、例セグメントを呼出す第１のセグメント
を指す「オーナー」ポインタに置き換えられている。ま
た、例セグメントは同胞を持たないから、語０の同胞ポ
インタは零である。

例セグメントが作成されると、その例セグメントが呼出
される、すなわち参照されるたびに、その例セグメント
を表示リストに結びつけることができる。参照は例呼出
しセグメントで行われる。

その例呼出しセグメントに対する制御ブロックが第６図
に示されている。呼出しセグメントは主表示リスト樹木
の一部であって、主樹未と例示されるセグメントの間の
リンクとして機能する。樹木が横断させられると、劣化
されたセグメントは呼出しセグメントを介して属性を相
続できる。たとえば、立方体６０の面を表すために劣化
が用いられたとすると、第２図の各セグメン）Ｆ−には
例呼出しセグメントである。

呼出しセグメントは例セグメントを表示リスト樹木に結
びつけるためにのみ通常用いられる。したがって、呼出
しセグメントに組合わされるデータはない。第４図およ
び第５図のセグメント制御ブロックにおいてデータバッ
ファポインタとして用いられる語４が、同じ例を呼出す
次の呼出しセグメントを指す仲間ポインタとして代９に
用いられる。語ｌは例セグメンＩｆ指すために用いられ
る。

上記から、正常なセグメントの制御ブロックと、例セグ
メントの制御ブロックおよび呼出しセグメントの制御ブ
ロックが非常に類似することがわかる。それらの制御ブ
ロックのことを以後「物体ヘッダブロック」と全体的に
呼ぶことにする。フラッグ語（語２）のビット２０，１
９．１８は、ある特定の物体ヘッダブロックの種類をい
つセットするかを指示する。

第４図および第５図の制御ブロックの語９は、セグメン
トデータバッファ内のデータの最後のパケットに対する
ポインタを含む。ここで説明している実施例においては
、表示リスト中の全ての量（制御ブロックを含む）は１
６語または３２語の固定長パケットに格納される。各語
は３２ビツトである。それらの固定長パケットはメモリ
のアクセスと、メ七りの割当ておよび割当て解除の各タ
スクを容易にする。

第７図は選別バッファまたはデータバッファの典型的な
パケットを示す。パケットを１６語または３２に詰める
ために、パディング語が必要に応じて用いられる。３２
語よシ通常長い（多くの原形データ型のような）量が１
６語（または３２語）パケットに分割され、「次のパケ
ットＪポインタを介して一緒にリンクされる。制御ブロ
ックの［最後のデータバッファパケット」ポインタが、
セグメントデータを添えるために最後のバッファパケッ
トを見つけるように、リンクされているリストの全体を
横断する必要をなくす。

上記セグメントは、端末プロセッサ１２によυ通常のや
υ方で作成され、表示リストメモリ１６に格納される階
層表示リストを形成する。媒末プロセッサ１２はシステ
ム、バス１８を介してメモリ１６をアクセスする。表示
リストがメモリに格納されると、その表示リストを横断
でき、かつ処理して、格納されている物体表現の希望の
表現を発生できる。

第８図は、横断と、全体のグラフィックスデータ処理の
２つの基本的な副プロセスとを行う形状寸法プロセッサ
３０を詳しく示す。第１の副プロセスは、あるセグメン
トの物体が選択されている視野内にあるか否かを主とし
て判定する「選別」プロセスである。前記したように、
各セグメントには、セグメントのグラフィックス原形と
、セグメントの子の全てのグラフィックス原形とを完全
に囲むボックスが組合わされる。形状寸法プロセッサ３
６は、６つのクリップ平面により定められているビュー
ボリュームに対する囲むボックスの位置を判定する試験
を行う。セグメントを囲むボックスがビューボリューム
の完全に外側にある時は、そのセグメントの全てのグラ
フィックス原形は見えず、セグメントは「選別」されて
除外される。すなわち、セグメントおよびそのセグメン
トの全ての子が無視され、それ以上処理されない。

囲むボックスがビューボリュームの内側に全部または部
分的に入っていると判定されると、セグメントのグラフ
ィックス原形は潜在的に見ることができる。選別プロセ
ス中に行うことができる別の試駆は囲むボックスの投影
される寸法を基にする。

セグメントを囲むボックスの投影されたスクリーン寸法
が、所定の数のビクセルよシ小さい〔また゛は大きい〕
とすると、そのセグメント（およびそれの子）も無視で
きる。

囲むボックスが１つまたはそれ以上のクリップ平面と交
わったとすると、クリップ平面と交差しているそれらの
グラフィックス原形のクリップ操作が第２の副プロセス
で行われる。クリップ操作により、原形のうち、クリッ
プ平面娑こえて延長する部分が、それ以上の処理から除
外される。

形状寸法プロセッサ３６により行われる第２の基本的な
副プロセスは、選別プロセス中に見える（または潜在的
に児える）と判定されたグラフィックス原形が必要に応
じてクリップされ、原形の座標が三次元座標から二次元
座標に投影されるような面処理である。また、陰影づげ
の計算が行われ、クリップされ、かつ投影された原形が
、更に処理されるために表示プロセッサ４ｏへ送られる
ように、縁部データパケットに書式化される。

表示リストメモリ１６のデータベースの横断と処理を開
始するために、端末プロセッサ１２は「５ＴＡＲＴ　Ｔ
ＲＡＶｆＲ８ＥＪ命令を樹木横断５３２へ送る。そうす
ると、樹木横断器は表示リスト樹木のビューボートセグ
メントのスタートアドレスを指定する。スタートアドレ
スは、前記したように、ビューボートセグメントの選別
バッファおよびデータバッファに対するポインタを含む
ビューボートセグメント制御ブロックのアドレスである
。

端末プｏセフ？１２は５ＴＡＲＴ　ＴＲＡＶＥＲ８Ｉｌ
ｉｌ：命令をシステムバス１８を介して、樹木横断器３
２のシステムパスインターフェイス１００によＦ）シス
テムバス１８に結合されている制御器１０２へ送る。シ
ステムバスインターフェイス１００は適切なアドレスバ
ッファと、データバッファド、システムパス１８に対す
るアクセスを決定する制御ロジックとを有する。ここで
説明している実施例においては、システムパス１８は標
準の前ｉＺ　ＶＭＥバスである。

樹木横断器３２０制御器１０２は表示リストメモリ中の
表示リストを横断し、リンクされているパケットを横断
アルゴリズムに従って逐次アドレッシングし、表示リス
トデータの送シ出しを形状寸法プロセッサ３６に統合す
る。図示の実施例の制御器１０２は、後で詳しく説明す
るように、プログラム可能なビットスライス制御器とし
て構成される。あるいは、制御器３０２は、専用のハー
ドウェア状態マシンまたはマイクロプロセッサと、適切
な周辺集積回路チップとで構成できる。

樹木横断器３２は、端末プロセッサ１２から更に命令を
受けることなしに、表示リストを横断できる。制御器１
０２は、端末プロセッサ１２から得たビューボートセグ
メント制御ブロック（第４図）の語ＯのアドレスをＤＬ
Ｍ　ＡＤＤＲＩＥＳＳバス１０４に置いて、表示リスト
メモリ１６へ与える。

それから、表示器１０２　ば、メモリの読出し動作を求
められていること、およびＤＩ、Ｍ　ＡＤＤＲＥＳＳパ
ス１０４上のアドレスが妥当であること’（ＤＬＭＲＥ
ＱＵＩＳＴ線１０６　を介して表示リストメモリ１６へ
知らせる。その合図に応答して、表示リストメモリ１６
はＤＬＭ　アドレス″ｆｍ出し、ＤＬＭアドレスを大き
くすることを、Ｄ　Ｌ　Ｍ　ＡＤ　Ｄ　ＲＥ　Ｓ　５Ｉ
ＮＣＲＥＩ：ＭｇＮＴ信号線１１０を介して制御器１０
２へ知らせる。ここで説明している実施例においては、
表示リストメモリ１６は四方インターリーブトメモリで
ある。後で詳しく説明するように、メモリ１６からのグ
ラフィックスデータの読出し違反を扁くするために、メ
モリ１６は４個のアドレスを逐次受け、４つの読出し動
作を重々９合って行うことができる。初めの４つのアド
レスが読出でれた後で、表示リストメモリ１６はセグメ
ント制御ブロックの（同胞ポインタを含んでいる）語Ｏ
を、等用データ路すなわちＤＬＭバス３４のバス１０７
　を介して樹木横断器３２へ与え、ＤＡＴＡＶＡＬＩ［
）線１０８上のデータが妥当であることを矧らせる。そ
れから、表示リストメモリ１６は次のアドレス（語４の
アドレス）を逐次読出し、次の給（語１）を逐次出力す
る。

メモリ１６からのグラフィックスデータは樹木横断器３
２の多ボートレジスタファイル１１２の、表示リストメ
モリ１６によりＲＥＧＩＳＴＥＲＡＤＤＲＩＥＳＳ　ハ
ス１１４　を介してレジスタファイル１１２へ与えられ
たレジスタアドレスに格納される。制御器１０２はＤＩ
Ｊ”アドレスの増加を続け、表示リストメモリ１６は、
セグメント制御ブロックの１６語の全てがＤＬＭレジス
タファイル１１２に格納されるまで、それらの記憶場所
に格納されている語の出力を続ける。その間に、ビュー
ポートセグメント選別バッファの第１の選別パケットの
スタートアドレスを識別するために、制御器１０２はセ
グメント制御ブロック（第４図）の語３を調べる。この
ようにして、制御器１０２は、セグメント制御ブロック
の最後の語がアドレスされると、第１の選別バッファパ
ケットのスタートアドレスを直ちに送る用意ができる。

１６語（ま九は３２語）の第１の選別パケットが樹木横
断器レジスタファイル１１２と、形状寸法プロセッサ３
６中の類似のレジスタファイル１１５　とに送られて、
ビューボートセグメントＡの選別プロセスを開始させる
。制御器１０２は、選別バッファの次のパケットのスタ
ートアドレスを決定するｉｔめに、第１の選別パケット
の語０（第７図）内の「次のパケット」ポインタを調べ
る。

樹木横断器３２は語ｌのＦバイトカウント」も調べる。

３２語パケットが指示されたとすると、樹木横断器は転
送すべき語の数を１６から３２へ増加させる。第１のパ
ケットが形状寸法プロセッサ（）ＬＭレジスタ１１５に
ロードされると、そのことが制御器１０２によ、９ＧＰ
　　ＤＬＭ　ＲＥＧＩＳＴＥＲＬＯＡＤ信号線１１６　
により知らされる。それから、形状寸法プロセッサ３６
が選別パケット内のデータの処理を開始し、それＧて絖
いて、、形状寸法プロセッサ［）ＬＭ　レジスタファイ
ル１１５　を利用できることを制御信号線１１８を介し
て知らせる。それに応答して、制御器１０°２は次の選
別パケットを形状寸法プロセッサ１６へ転送スル。

ＤＬＭバス３４は１つのソースすなわち表示リストメモ
リ１６からアドレスとデータを、ただ１つの向き、すな
わち樹木横断器３２と形状寸法プロセッサ３６へ送る。

したがって、ＤＬ〜ｌバスはバス仲介またはハンドシェ
イクによる遅れはなく、したがってデータ転送速度を極
めて高くできる。

ここで説明している実施例においては、ＤＬＭバス３４
は１秒間当り４０メガバイトのデータを転送できる。こ
れはＶＭＥパス１８の１秒間当り　６メガバイトのデー
タ転送速度よシ高い。

樹木横断器３２は選別バッファパケットを１度に１つず
つ、メモリ１６からＤＬＭデータバス１０７を介して形
状寸法プロセッサ３６へ送る。

第７図に示すように、各選別およびデータ原形パケット
はオペレーションコード（語１のピット８〜１５）’ｅ
有する。そのコードはパケットのデータに対して求めら
れる特定の処理を形状寸法プロセッサ３６に指示する。

形状寸法プロセッサは各パケットのためのオペレーショ
ンコードを読取って、処理し、適切なオペレーションを
実行する。

形状寸法プロセッサ３６の処理オペレーションについて
は以下に簡単に述べる。そのオペレーションについての
許しい説明が前記「エレクトロニック・ジオメトリイ・
プロセッシング・システム」と題する特許出願明Ｍｉ書
に記載されている。

ふ　で説明している実施例においては、選別バッファは
５ａ類までの選別パケット′！ｆ−よむ。各パケットは
自身のオペレーションコードを有する。

それら５つのパケットのうちの２つのパケットが根（ま
たはビューポイントコセグメント選別バッファにのみ置
かれるのが普通である。

形状寸法プロセッサへ送られる選別バッファの第１のパ
ケットはセグメント属性を含む。セグメント属性パケッ
トにおいて局部的に定められないセグメント属性は、ス
タックレジスタファイル１２０に以前に格納された親属
性からセグメント属性を得ることにより「相貌できる」
。形状寸法プロセッサ３６は１組の属性（局部的に定め
られたもの、または相続されたもの〕を出力レジスタフ
ァイル１２２に格納し、セグメントの選別処理中にその
セグメントが見えることが判定された時に、それら１組
の属性をスタックバス３８を介して樹木横断器３８へ転
送される。ビューボートセグメントＡは親セグメントを
有しないから、セグメントＡに対する出力レジスタファ
イル１２２に格納されている全ての属性は、セグメン）
Ａ選別バッファの属性パケットにおいて局部的に定めら
れたものである。

各セグメントの選別バッファは変換マトリックスパケッ
トも通常有する。その変換パケットは、局部（モデル）
座標系からのセグメントデータを親セグメントの座標系
に変換する局部変換マトリックスを含む。ビューボート
セグメントの場合には、局部変換マ）　ＩＪラックス世
界座標系をそのビューボートのアイ座標系に変換する。

形状寸法プロセッサ３６はマトリックス連結を行う。そ
のマトリックス連結は、親セグメントの以前に連結され
たマトリックスを局部マトリックススへ乗する。その乗
算オペレーションによす、親セグメントの座標系が、表
示リスト樹木の１番士における座標、すなわち、ビュー
ボートセグメントの座標系に変換される。その結果得ら
れた変換されたマトリックスは、セグメントのグラフィ
ックスデータをビューボートセグメントの座標系に変換
する変換マトリックスである。連結されたマトリックス
は出力レジスタファイルに格納される。

セグメントのグラフィックス原形が見えると判定された
時に、その格納されたマトリックスは樹木横断器３２へ
転送される。

ビューボートセグメントにおいてのみ典型的に見出され
る１つの選別バッ７アパケットハ「ビューボート」パケ
ットである。このパケットは、投影項（視野、正投影寸
法、クリップ平面の鮮鋭匿（ｄｅｆｉｎｉｔｉｏｎ）等
）、スクリーンスケーリング環（ＣＲＴ表示器２６上の
最後の映像寸法のような）および適切なフラッグビット
を与えるビューボートを定める。投影項は４Ｘ３のマト
リックスに格納されるのが普通である。ビューポートパ
ケットか形状寸法プロセッサ３６により受けられると、
そのプロセッサは入カスクーリングマトリックスをスタ
ックレジスタファイル１２０　に格納し、入力スケーリ
ング環とフラッグピットを出方レジスタファイル１２０
に格納する。また、ビューホード定義パケットが出力レ
ジスタファイル１２２からシステムバス１８を介して表
示プロセッサ４０へ送られる。

ピユーポートセグメントのみに存在するＭ　７ＪＩ］　
パケットは「光源」パケットである。世界座標系で定め
られる光源は、出力レジスタファイル１２２に格納され
ている現在の変換マトリックスを光源座標に乗すること
により、アイスケールド座標系に回転させられ、その結
果が格納される。

樹木横断器３２により形状寸法プロセッサ３６へ送られ
た最後の選別バッファパケットは囲むボックスパケット
である。受けた形状寸法プロセッサ３６は、親セグメン
トの囲むボックスが全く見えないかどうかについての試
暑を始める。前記したように、セグメントの囲むボック
スが、セグメントのグラフィックス原形と、セグメント
の子セグメントを完全に囲む。

囲むボックスパケットにより定められた囲むボックスが
、ビューポートパケットにより定められた視野内にある
と判定され、ボックスの寸法がユーザが定めた間隔内に
ある（すなわち、物体は大きすぎず、小さすぎない）と
すると、形状寸法プロセッサ３６は樹木横断器３２まで
のＣＵＬＬＥＤＯＢＪＥＣ’ｌ’　ＶＩＳＩＢＬＥ信号
線１２４を作動させて、囲むボックス内の物体がａ狂的
に見えることを示す。セグメント囲むボックスが子セグ
メントの物体ｔｆｃはグラフィックス原形を囲むから、
完全に見えると判定されたセグメント囲むボックスに関
連するセグメントの子セグメントに対して、見えるか否
かの試験を繰返えす必要は力いことに注目されたい。一
方、囲むボックスが視野の完全に外側であるか、ボック
スの寸法が定められている間隔の中に入っていないとす
ると、ＣＵＬＬＥＤＯＢＪＥＣＴ　ＶＩＳＩＢＬＥ信号
線がリセットされる。

この後者の「見えない」セグメントおよびそれの全ての
子セグメントはそれ以上処理する会費がない。

形状寸法プロセッサ３６が選別ノくケラトを処理してい
る間に、樹木横断器３２がヘッダーブロックポインタと
、第４図のヘッダーブロックの子ポインタ（語１）と、
第９図に示されているようにスタックメモリ１２６中の
セグメントに対する１゜樹木レベル」指示器とを格納す
る。「樹木レベル」というのは階層構造内でのセグメン
トのレベルであって、制御器１０２により計算される。

したがつて、たとえば、同胞セグメントは同じ樹木レベ
ルを有する。子セグメントに対する樹木レベルは親セグ
メントの樹木レベルから１だけ高くされる。

セグメント物体が見えることが形状寸法プロセッサ３６
により判定されると、樹木横断器３２がフラッグ語と、
連結された変挨マトリックスと、物体の属性とが形状寸
法プロセッサ出力レジスタファイル１２２からスタック
バス３８を介してスタックメモリ１２６ヘコピーする。

この情報は、第９図に示すように、樹木横断器が供給し
たデータのすぐ上のスタック場所にコピーされる。

選別されたセグメントが以前の選別されたセグメントの
子セグメントであるとすると、情報がスタックレジスタ
ファイル１２０へもコピーされて、それを相続できるよ
うにする。「データコピー」出力１２７が形状寸法プロ
セッサ３６へ与えられてそのコピーを行わせる。

選別されているセグメントの物体が見えると判定される
と、樹木枦断器３２が、無用なデータの転送を遊けるた
めにデータを転送することなしに１メモリロードされた
信号（）・ンドシエイク信号線１２８の１つ〕を形状寸
法プロセッサ３６へ供給する。したかつて、見えない物
体のための属性がスタック１２６に格納されない。後で
詳しく説明するように、見える物体を有すると判定され
ている各セグメントに対するスタックメモリ１２６に格
納されているグラフィックスデータが、関連するグラフ
ィックス原形が表示リストメモリ１６かう形状寸法プロ
セッサ３６へ転送されるから、後でスタックバス３８を
介して形状寸法プロセッサへ転送される。見えない物体
に対する属性がスタックメモリ１２６に格納されないか
ら、それらのセグメントは更に処理されることはない。

セグメントの選別バッファが処理された後で、樹木横断
器は表示リストの別のセグメントへ進む。

ここで説明している笑施例においては、曹木横断器がセ
グメントの子を処理する前にそのセグメントの同胞を処
理する同胞優先法を樹木横断器が用いる。セグメントが
同胞を持っていないとすると、たとえば第２図を参照し
て、ビューボートセグメントＡはどのような同胞セグメ
ントも庸しない。

セグメン）Ａ選別バッファデータが処理された後で、樹
木横断器は最初の子セグメントであるセグメントＢまで
横断する。セグメントＢ選別バッファパケットを処理の
ために形状寸法プロセッサ３６へ送った後で、樹木横断
器は同胞セグメント、セグメントｃ１へ進み、セグメン
トｃの選別バッファパケットを形状寸法プロセッサ３６
への送シを開始する。何らの付加同胞セグメントを有し
ないセグメント囲、そうすると樹木横断器は、豆方体５
２を含んでいる観セグメントＣ囲むボックスが見えると
判定されるならば、最初の子セグメントへ進む。樹木横
断器３２はこのようにして横断を就けて、同胞セグメン
）Ｆ−にの選別バッファパケットを順次送る。

セグメントがどのような別のセグメントも持たず、かつ
子セグメントを持たない（またはセグメントを囲むボッ
クスが見えない）とすると、樹木横断器３２は逆戻りを
開始する。たとえば、セグメントにの全ての同胞セグメ
ントが１回横断されると、樹木横断器３２はセグメン）
Ｋに達する。

面６（セグメントにのグラフィックス原形）が潜在的に
見えると判定されると、樹木横断器３２は連結された変
換マトリックスと、セグメントＫに対する属性データを
形状寸法プロセッサ出力レジスタファイル１２２から形
状寸法プロセッサスタックレジスタファイル１２０へ転
送し、かつ面処理のために、セグメントデータバッファ
のグラフィックス原形パケット（面６のための〕の［）
ＬＭパス３４を介する形状寸法プロセッサ３６への転送
を開始する。

データバッファパケットは、選別バッファパケットと同
様に、第７図に示すようにポインタによってリンクされ
る。各データパケットは表示リストメモリ１６からＤＬ
Ｍデータバス１０７を介して、形状寸法プロセッサ３６
のＤＬＭレジスタファイル１１５（第８図）と、樹木横
断器３２のＤＬＭ　レジスタファイル１１２　とにコピ
ーされる。

樹木横断器３２はデータの流れ内の次のパケットを得る
ために各データパケットのポインタアドレスを用いる。

零ポインタが、現在のデータパケットがデータの流れ内
の最後のパケットであることを示す。

形状寸法プロセッサ３６は各データ原形パケットを通訳
し、適切なデータパケット面処理アルゴリズムを選択す
る。形状信号プロセッサは、ＧＰＤＬＭ　ＲＥＧＩＳＴ
ｆ２ＲＡＶＡＩＬＡＢＬｌｉ：信号線１１８を作動させ
ることにより、次のデータを受ける状態にあることを示
す。面処理が縁部ごとに形状寸法プロセッサ３６により
行われ、その面処理が終った時に各縁部に対するデータ
が縁部パケット書式でシステムパス１８を介して表示プ
ロセッサ４０へ転送される。

形状寸法プロセッサ３６が次のセグメントを面処理する
用意ができていることをその形状寸法プロセッサ３６が
示すと、樹木横断面３２は次の見える属性セグメントＪ
に対する属性および変換マトリックスデータをスタック
メモリ１２６の１番上から取り、そのデータをスタック
バス３８を介して形状寸法プロセッサ３６のスタックレ
ジスタファイル１２０へ転送する。樹木横断器３２は第
９図に示されているスタックメモリ１２６から格納され
ている物体ヘッダブロックポインタを用いて、まずヘッ
ダブロックをアドレスしてセグメントＪに対するデータ
バッファを得る。データバッファポインタを用いて、樹
木横断器はセグメントＪの面５グラフィックス原形に対
するデータバッファパケットをメモリ１６からアドレス
し、かつそれらのパケットをＤＬＭデータバス１０７　
ｔ−介して面処理のために形状処理プロセッサ３６へ転
送する。

図示の実施例の形状寸法プロセッサにより構成された面
処理アルゴリズムが頂点（陰影を施す場合は頂点の垂線
）をスクリーンの座標に変換し、多角形が見る人から見
えない向きに面している場曾にはその多角形を捨て、必
要があれば視野の境界（クリップ平面）に対して多角形
をクリップする。また、形状寸法プロセッサ３６は頂点
を透視法または平行法により二次元映像平面上に投影し
、頂点をビューボートに対してスケールする。

表示リストの再横断中に樹木横断器は「見える」セグメ
ント上での逆戻シを続行し、ヘッダブロックポインタと
、マトリックスおよび属性をスタック１２６から取出し
、データパケットおよびスタックデータを面処理するた
めに、「横断されない」子セグメントを有するセグメン
トに遭遇するまで、それらのデータパケットとスタック
データを形状寸法プロセッサへ送る。前記したように、
セグメントが同胞優先横断の下で同胞ポインタを有する
ものとすると、樹木横断器３２はそのセグメントの子ポ
インタを調べない（したがって横断しない）。

したがって、再横断中に、整列しているセグメントのう
ち再横断すべき次のセグメントが子セグメントを持ち、
かつ現在再横断されているセグメントが再横断すべき次
の整列しているセグメントの同胞セグメントであるとす
ると、子セグメントは以前の横断において横断されなか
ったものである。

横断されない子セグメントに遭遇すると、樹木横断器３
２は選別モード横断へ折υ返えされ、横断されていない
子セグメントから表示リストの横断を開始する。

たとえば、樹木横断器３２はセグメン）Ｂの選別の後で
、最初の横断中の子セグメントＯでは々く、同胞セグメ
ントＣまで同胞優先法に従って横断する。再横断中は、
再横断で樹木横断器がセグメントＣへ戻るまで、横断さ
れるセグメントが面処理される。整列させられているセ
グメントの次に再横断するセグメントＢが横断されない
セグメント、セグメントＤ１を有するから、セグメント
Ｃの後で面処理が終らされる。したがって、樹木横断器
３２は面処理のためにセグメン）Ｂに対するデータ原形
を送らず、その代りに選別モード横断へ折シ返えし、セ
グメントＤから横断と選別を開始する。

再横断されている現在のセグメントの語Ｎ＋２の樹木レ
ベル指示器と、スタック上の次のセグメント（すなわち
、整列されているセグメントのうち次に再横断すべきセ
グメント）の樹木レベルとを調べることにより、横断さ
れない子セグメントが検出される。両方の樹木レベルが
同じであり（すなわち、セグメントが同胞である〕、か
つスタック上の次のセグメントが妥当なポインタラ有ス
るものとすると、子セグメントは横断されなかったこと
に々る。

各セグメントが選別されて除外されるか、面処理される
まで、樹木横断器３２は表示リストの横断および再横断
を続行する。ビューポートセグメントの最後のデータバ
ッファパケットは「横断の終り原形」を含む。樹木横断
器はビューポートセグメントに対するデータバッファパ
ケットを最後の形状寸法プロセッサへ送る。したがって
、横断の終υ原形は形状寸法プロセッサ３６へ送られる
最後のパケットである。あるいは、スタックメモリ１２
６が空にされて、樹木全体が横断されたとすると、樹木
横断器は表示リストメモリ１６から「横断の終９」パケ
ットをアドレスし、そのパケットを形状寸法プロセッサ
３６へ送る。形状寸法プロセッサにより受けられると、
その形状寸法プロセッサ３６は横断の終９原形すなわち
パケットをシステムバス１８を介して表示プロセッサ４
０へ送る。そうすると表示プロセッサ４０はスクリーン
処理を開始し、端末プロセッサ１２への割込みを開始す
る。

表示リストメモリ１６は、ここで説明している実施例に
おいては、デュアルポート、フォアウェイインターリー
ブメモリボードである。第１０図は表示リストメモリ１
６のよシ詳しい概略ブロック図を示す。メモリ１６はダ
イナミックランダムアクセスメモリＡ−Ｄの４個のバン
クすなわち「リーブ」を含む。それらのメモリはシステ
ムバス１８から第１のボート２０２を介してアクセスで
きる。その第１のボート２０２　はデータインターフェ
イス２３０　と、アドレスインターフェイス２３２　　
ト、制御インターフェイス２３４　とを含む、それらの
メモリは、データインターフェイス２０５と、アドレス
インターフェイス２０６と、制御インターフェイス２０
８　とを含む第２のボート２０４を介して樹木横断器３
２からもアクセスできる。

ボート２０２．２０４　のインターフェイスは通常の入
力バッファと出力バッファを再する。

アドレス場所０，１．２．３がメモリＡ、Ｂ。

Ｃ，Ｄ内にそれぞｎ配置され、記憶場所４，５゜６．７
がメモＩＪ　Ａ　、　Ｂ　、　Ｃ、Ｄ内にそれぞれ配置
されるように、メモリＡ−Ｄのアドレスがインク＋　リ
ープされる。したがって、谷パケットの１６（ｉたは３
２）語をそのインターリーフ゛されたやυ方で、各パケ
ットの最初の語である語ＯｔメモリＡに格納するという
ようにして、メモリに格納できる。

メモリＡ−Ｄからデータバケツ）ｔ［出すために、パケ
ットのスタートアドレス、すなわち、パケットの語Ｏの
アドレス、が樹木横断器３２によりＤＬＭ　ＡｐＤｍａ
ｓｓバス１０４　を介して樹木横断器ボート２８４の樹
木横断器のアドレスインターフェイス２０６　へ送られ
る。ここで説明している実施例においては、樹木横断器
３２により供給された２４アドレスビツトの２ピツトが
、インターフェイス２０６のボード選択ロジックによυ
調べられて、それらのビットが、たとえばメモリボ−ド
上のＤＩＦスイッチ（図示せず）Ｋよりプログラムされ
たＤＬＭメモリボードアドレスコードに一致するかどう
かを判定される。表示リストメ％１７１６ｔ−正しくア
ドレッシングすることに加えて、樹木横断器３２は樹木
横断器ボート２０４の横断器制御インターフェイス２０
８により受けられているＤＬＭ　ＲＥＱＵＥＳＴ　＠　
１０Ｂを作動させる。それら２つの条件が満されると、
樹木横断器３２の要求とシステムバス１８の要求の衝突
を「調停する」優先権レゾルバ論理回路２１０へ要求が
送られる。システムバス１８または樹木横断器３２の一
方がメモリＡ−Ｄを既にアクセスしている間に、システ
ムバス１Ｂと樹木横断器３２の他方がそれらのメモリに
対するアクセスを求めているとすると、前記一方は、前
記他方がアクセスを再び許される前に、続行中のメモリ
アクセスが終った時に、メモリのアクセスを許される。

しかし、メモリＡ−Ｄのリフレッシュが要求されるとす
ると、樹木横断器３２とシステムバス１Ｂはアクセスを
否認されることがある。

第１１図は樹木横断器の読出し動作中における表示リス
トメモリ１６の動作を示すタイミング図である。表示リ
ストメモリ１６の正確なアドレッシングが、ＤＬＭ　５
ＥＬＥＣＴ　七して示されているタイミング線の正への
移行によｐ表でれている。

ＤＬＭ　ＲＥＱＵＩｌｉｌ：ＳＴ線１０６の作動が、Ｄ
ＬＭ　ＲｇＱとして示されているタイミング線の正への
移行によｐ懺されている。表示リストメモリ１６が正し
くアドレスされ、樹木横断器３２からのＤＬＭＲＥＱｔ
ＪＥＳＴ線がアクティブである（およびシステムバス１
Ｂによる表示リストメモリの進行中のアクセスが終って
いる）と、優先権レゾルバロジック２ｉＱ　が、ＰＲＩ
ＯＲＩＴＹ　ＲＥＳＯＬＩＲタイミング線の正への移行
により表されているように、メモリに対するアクセスを
許す。それから、パケットの最初の語のアドレスがメモ
！ＪＡ−Ｄに対する４個のメモリ制御器Ａ−Ｄへ送られ
る。各メモリ制御器Ａ−Ｄは、たとえげ７４Ｓ４０９集
積回路テップで構成できる。

メモＩＪ　Ａ　−Ｄの各記憶場所は行アドレスおよび列
アドレスにより定められる。メモリ制御器へ与、ｔられ
だアドレスビットの一部が行アドレスを指定し、アドレ
スビットの別の部分が列アドレスを指定する。制御信号
発生器および＋）　−７（ｚｅａｆ）復号論理回路２１
２によ多発生され、制御器Ａ〜Ｄへ与えられる行／列（
Ｒ／Ｃ）制御信号は、行アドレスビットがメモリＡ−Ｄ
へ最初に出力されるように、第１］図に示すように最初
は高レベルである。優先板レゾルバ２１０が樹木横断器
３２へ優先権を認めた後のｌＯメガヘルツのクロックパ
ルスが次に正へ移行した時に、制御発生器２１２は、各
メモリＡ−Ｄのために行アドレスイネイブル信号を発生
するためにメモリ制御器Ａ−Ｄにより用いられる行アド
レスストローブ入力信号（ＲＡＳＩＮ）　　を作動させ
る。このようにして、各メモリＡ−Ｄにおいてアドレス
場所行が選択される。

同じクロックパルスが負になると、メモリ制御器Ａ−Ｄ
への行／夕ＩＩ（Ｒ／Ｃ）信号線が状態を変えて、列ア
ドレスビットがメモリＡ−Ｄに対してゲート七七入−ｌ
　ｆ＞　ｌ　　　４　二ＩＩ　Ａ　〜ｎ　／７’ｌ　Ａ
　ツノ！ｌ−フのうちのただ１つが、列アドレスストロ
ーブ入力信号（ＣＡＳＩＮ、）が制御信号発生器２１２
により作動させられた後で、列アドレスビットを読出す
ことが可能にされる。樹木横断器３２により与えられた
２４個のアドレスビットのうちの２つのアドレスビット
により、特定のメモリＡ−Ｄが選択される。制御信号発
生器およびリーフ復号論理回路２１２がそれ゛ら２つの
アドレスビットを復号し、４本の列アドレスストローブ
人力＠（ＣＡＳＩＮＡ、　ＣＡＳＩＮ　Ｂ、　ＣＡＳＩ
Ｎ　Ｃ，ＣＡＳＩＮ　Ｄ）　ノうちの１本をリーフ選択
アドレスビットに従って起動する。パケットの最初の語
はメモリＡに格納されているから、最初に選択すべき列
アドレスストローブ入力は、ＣＡＳＩＮを起動させたク
ロックパルスと同じクロックパルスが負になった時の列
アドレスストローブ入力ＡすなわちＣＡＳＩＮ　Ａであ
る。ＣＡＳＩＮ　Ａ　　信号によりメモリ制御器Ａがメ
モリリーフＡに列アドレスビット’１入力させることが
できるようＫされ、それによりメモリＡのアドレッシン
グを終らせる。メモリＡにより入力された行および列の
アドレスビット入力が３２ビット語を選択する。その３
２ビット語はレジスタＡへ出力される。

ＲＡＳＩＮ信号が起動された時に、表示リストメモリ１
６が樹木横断器３２へのＤＬＭ　ＡＤＤＲＥＳＳＩＮＣ
ＲＦ、ＭＥＮＴ信号を起動して、樹木横断器３２がＤＬ
Ｍアドレスを、メモリＢＫ格納されているＤＬＭパケッ
トの次の語のアドレスまで増加する。

第１のアドレス（語Ｏのための〕がメモリ１６により入
力されてから１クロック周期の後で、メモリ１６により
第２のアドレス（＃＆１のための）が入力される。ここ
で説明している実施例においては、パケットの各語は同
じ行アドレスを持ち、列アドレスのみが変る。したがっ
て、ＣＡＳＩＮ　Ａ信号が起動されてから１クロツクパ
ルスの後で、メモリ制御器Ｂのための列アドレスストロ
ーブ入力信号、ＣＡＳＩＮ　Ｂ、が第１１図に示すよう
に起動される。その制御信号ＣＡＳＩＮ　Ｂによってメ
モリ制御器ＢはメモリＢに第２のアドレスの列アドレス
ビットを入力させることができるようにされ、その結果
として、アドレスされた３２ビット語（語１）が関連す
る出力レジスタＢへ出力させられる。同様にして、メモ
リ１６は更に２つのアドレスを入力してそれらのアドレ
スをメモリＣとＤへ向け、パケットの語２と３を出力レ
ジスタＣ，Ｄへそれぞれ出力する。この動作は、パケッ
トの１６（または３２）語の全てが読出されるまで、メ
モリＡ−Ｄを順次アドレッシングする樹木横断器３２で
繰返えされる。

語がレジスタＡ−Ｄから順次読出され、樹木横断器デー
タインターフェイス２０５の出力レジスタに格納される
。クロック周期の各牛サイクルごとに、データインター
フェイス２５は１６ビツト千語七ＤＬＭデータバス１０
７　に出力する。第１１図に示すように、第１のアドレ
スがメモリ１６により人力されてからクロックパルスが
５個程度発生された後で、最初の半語がＤＬＭデータバ
ス１０７上に発生される。しかし、その後で、パケット
の全ての語が読出されるまで、メモリ１６は半サイクル
ごとに半語を出力する。表示リストメモリ１６は出力線
１０８上で、データの出現する１クロツクパルス以前に
はデータは妥当であることを樹木横断器３２に示す。

表示リストメモリ１６は、樹木横断器ＤＬＭレジスタフ
ァイル１１２のレジスタアドレスと、形状寸法プロセッ
サＤＬＭレジスタファイル１１５のレジスタファイル（
第１１図）とを与えるレジスタアドレス発生器２２２も
有する。それらのレジスタアドレスは、表示リストメモ
リ１６からのパケットのデータ語が格納される場所を定
める。

第１１図に示すように、レジスタファイルのアドレスは
、表示リストメモリ１６により出力される語と同期して
発生される。アドレスは逐次発生されるから、アドレス
発生器２２２はたとえばカウンタで構成できる。

表示り・ストメモリ１６は、第１１図に　ＳＹＳＴＥＭ
　ＲＥＳ’ＥＴとして示されているタイミング線により
示されているように、樹木横断器の各読出し要求が終っ
た時に、またはシステムバス１８の各読出し要求または
各書込み要求が終った時に、２サイクルのリフレッシュ
を開始するシステムリセットおよびりフレッシュ制御論
理回路２１４　も有する。読出し要求または書込み要求
が行われないとすると、システムリセットおよびリフレ
ッシュ制御論理回路２１４内のカウンタが、システムク
ロックの６４カウントの後で装置をリセットさせて２サ
イクルリフレツシユが起るようにする。

二重ボートメモリとして、表示リストメモリ１６はシス
テムパス１８によりシステムパスホード２０２　を介し
てアクセスすることもできる。第１図の端末アクセスｖ
１２は表示リストデータをシステムパスポート２０２に
曹込んで、それを維持する。前記したように、システム
バス１８は標準のＶＭＥバスである。したがって、シス
テムパスポート２０２のインターフェイス２３０，２３
２　。

２３４はＶ　Ｍ　Ｅバスの特定の信号線を受けるように
設計される。

システムパスポート２０２を介して表示リストメモリ１
６をアクセスするために、システムバス１８のアドレス
および制御信号は、ここで説明している実施例において
は、３回の試験に通らなければならない。第１に、ＶＭ
ＥアドレスバスのＶＭＥアドレスビットＡＥ２２〜ＡＥ
２９は、ＤＬＭメモリボード上のＤＩＰスイッチ（図示
せず）でプログラムされたボード選択コードに一致せね
ばならない。第２）ＶＭＥシステムバスのアドレス修飾
ビットが４個のプリセットコードに合致せねばならない
と同時に、ＶＭＥ入力ｍ認応答（ＩＡｄＫ）制御信号が
高レベルでなければならず、アドレスピッ）ＡＥ３０．
ＡＥ３１は低レベルでなければならず、ＶＭＥアドレス
ストローブ（ＡＳ）は低レベルにならなければならない
。第３に、アドレスストローブＡＳの移行と一致して（
まタハアドレスストロープＡｓが低レベルになってから
１クロックサイクル以内に）、ＶＭＥ長語Ａｇ０１とデ
ータストローブＤＳＯＯ，ＤＳＯＩ　　；６：低レベル
にならなければならず、またはバス誤、り（ＢＥＲＲ）
警報が生じ、システムバス１Ｂはアクセスを許されない
。それら３つの条件を満すことが、典型的なシステムバ
スデータ書込み動作のタイミング図を示す第１２図にお
ける３つのタイミング線ＢＯ行により表される。

上記３つの争件の全てがＡさｎると、システムバスメモ
リの要求が優先権レゾルバ２１０（第１Ｏ図）へ送られ
る。表示リストメモリが樹木横断器３２によってリフレ
ッシュされなｆｆｎば、優先権レゾルバ論理回路２１０
により直接のアクセスが許される。

システムバス１８に対するアクセスの許可は、第１２図
のＰＲＩＯＲＩＴＹ　Ｒε５ＯＬＶｆｉＲタイミング線
の正への移行によって表される。システムバスの入力ア
ドレスは、先行する°負りロックの縁部ニオいてシステ
ムバスアドレスインターフェイス２３２０入力レジスタ
（図示せず）にクロック入力される。それから、アドレ
スインターフェイス入力レジスタへのクロック信号は、
メモリ要不が終了さぜられるまで優先権レゾルバ出力に
よりゲートオフされる。

優先権がシステムバスに許された後のクロックの次の正
への移行時に、行アドレスストローブ入力信号（ＲＡＳ
ＩＮ）が論理回路２１２によって起動されて、メモリＡ
−Ｄが行アドレスビットへ入力できるようにする。１つ
の牛クロックサイクル後に、行／列イネイブル信号（Ｒ
／Ｃ）が低レベルにトゲされて、メモリ制御器Ａ−Ｄに
よりメモリＡ−Ｄへ送られるアドレスデータを行アドレ
スビットから列アドレスビットへ変える。クロックの次
の正移行により列アドレスストローブ入力（ＣＡＳＩＮ
）制御信号が開始される。その信号は、第１２図に記号
ＣＡＳＩＮ　Ｘで示されているリーフ特殊列ストローブ
信号である４個の信号ＣＡＳＩＮ　Ａ　　、ＣＡＳＩＮ
　　Ｂ　　、ＣＡＳＩＮ　Ｃ、ＣＡＳＩＮ　Ｄ　　うち
の１つを発生するために、制御信号発生器およびリーフ
復号論理回路２１２によって用イられる。システムバス
アドレスのＶＭＥ　７　）”レスビットＡＢＯ２，ＡＢ
Ｏ３が制御信号発生器およびリーフ復号論理回路２１２
により復号され、ＣＡＳＩＮ　　Ｂ　　、ＣＡＳＩＮ　
Ｃ、ＣＡＳＩＮ　　Ｄが発生されるかを決定するために
用いられる。

リーフ特殊列ストローブ信号ＣＡＳＩＮ　Ｘが負へ移行
すると、列アドレスビットが適切なメモリリーフＡ、Ｂ
、ＣまたはＤにクロック入力される。

メモリ１６へのデータの書込みに際しては、書込み動作
の当初に書込み（ＷＲ）　制御信号が低レベルになる。

制御信号発生器およびリーフ復号論理回路２１２は、４
つのメモリ制御器Ａ−Ｄのために、第１２図においてＷ
ＥＸで示されている書込みリーフ特殊イネイブル制御信
号ＷＦＩ：Ａ　、　ＷＥＢ　。

ＷＥＣまたはＷＥＤを発生する。制御信号ＣＡＳＩＮ　
Ｘが低レベルになってから１つの牛クロックサイクル後
に、選択されたメモＩＪ　Ａ　−Ｄのための関連する書
込みイネイブル信号ＷＥＸが低レベルになって、システ
ムバス１８により供給されたデータを選択されたメモＩ
ＪＡ−Ｄの選択されだ記１意場所に書込めるようにする
。書込みイネイブルパルスＷＥＸが終るト、システムバ
スマスタへ与４　Ｐ　Ｊ−１１Ｎハイｍ　　ギーΔ７１
クヤ暑旦ｒｉ　１７１１−ｒ７−ｕ−１１レベルになっ
て、書込みサイクルが終ったことを示す。

読出し動作のためには、列アドレスストローブ入力信号
ＣＡＳＩＮ　Ｘが高レベル状態に戻ってからｌクロック
周期経過した後で、低レベルになる。

読出し動作または書込み動作においては、データ確認応
答信号ＤＴＡＣＫが終る前およびシステムのリセットが
行われる前に、ＶＭＥシステムバス制御信号ｏｓｏｏ　
　とＤＳＯＩが高レベルになる。

ＣＡＳＩＮ　Ｘ信号の正へ移行する縁部が、メモリから
読出されたデータを適切な出力レジスタＡ〜Ｄにロード
させ、高レベルになシっつあるシステムバス制御信号Ｄ
ＳＯＯまたはＤｓｏｌ　によりシステムリセットが開始
されるまで、レジスタの３状態出力が可能状態にされる
。前記したように、システムのリセットにより、各脱出
し要求または各書込み要求が終った時に２サイクルリフ
レツシユが開始される。データを書込むために表示リス
トメモリ１６のシステムバス要求を１５クロック周期ご
とに行うことができ、かつデータを読出すために表示リ
ストメモリ１６のシステムバス要求を１６周期ごとに行
うことができる。優先権レゾルバロジックおよびシステ
ムリセット時間によりひき起される遅延時間のために、
システムバスアクセスは樹木横断器アクセスよシも長い
。

二重ボートフォアウェイインターリーブメモリはこの分
野において良く知られている。したがって、第１１図お
よび第１２図の制御信号を発生する特殊な組合せロジッ
クは、この分野の当業者にとっては周知のことでおる。

第４４〜５６図は表示リストメモリ１６を構成する特殊
なボードレベル論理回路および集積回路を示す。

第１３図は樹木横断器３２の制御器１０２のより詳しい
ブロック図を示す。この制御器１０２はマイクロシーケ
ンサ３００を含む。このマイクロシーケンサは、動作可
能状態にされた時に、マイクロコードメモリ３０２に格
納されているプログラムを実行する。マイクロシーケン
サ３００は樹木横断器３２０種々の装置の動作を制御す
る。あるいは、マイクロプロセッサすなわち論理状態マ
シンの代りにマイクロシーケンサ３００は覆々の制御信
号を１ｍの状態および制御レジスタ３０４を介して出力
する。マイクロシーケンサ３００によりレジスタ３０４
　を介して状態信号も発生される。マイクロシーケンサ
３００から制御信号を受け、状態信号をマイクロシーケ
ンサ３０Ｇへ出力する１つの装置が表示リストメモリ（
ＤＬＭ）インターフェイス回路３０６である。ここで説
明している実施例においては、０５Ｍインターフェイス
３０６は、表示リストメモリ１６からデータのパケット
を読出すために１８！の隣接する表示メモリアドレスを
発生するピコ制御器である。後で詳しく説明するように
、表示リストメモリの読出し動作はマイクロシーケンサ
３００により開始される。

０５Ｍインターフェイス３０６は、樹木横断器３２の局
部データバス３０８からマイクロシーケンサ３００によ
り転送されたスタートパケットアドレｘｆロードする。

０５Ｍインターフェイス３０６は、マイクロシーケンサ
３００　のそれ以上の介在か１．に、パケットの碑りの
アドレスを発生でさ７．−表示リストメモリ１６から読
出されたパケットは形状寸法プロセッサ３６と、樹木横
断器３２のＤＬＭレジヌタファイル１１２　とに転送さ
ｎる。

ここで説明している実施例のＤＬＭレジスタファイル１
１２は多ボートレジスタファイルであって、表示リスト
メモリ１６からのデータの転送の進行中に、そのデータ
転送の最初の結果をマイクロシーケンサ３００が調べる
ことを可能にする。とくに、前記したように、マイクロ
シーケンサ３００はＤＬＭレジスタファイル１１２に格
納されているパケットから次のパケットのスタートアド
レスを得ることができる。次のパケットのスタートアド
レスを得ることができる。次のバケツｒのスタートアド
レスは局部データバス３０８　を弁じて０５Ｍインター
フェイス３０６へ転送され、別のパケット読出し動作を
開始させる。後で詳しく説明するように、レジスタファ
イル１１２は樹木横断器３２と形状寸法プロセッサ３６
の間の迅速なデータ交換も行えるようにして、形状寸法
プロセッサ３６と樹木横断器３２のスタックメモ１Ｊ１
２６１ｃ１間（７）スタック転送中にデータバッファと
して機能する。

前記した↓うに、スタックメモリ１２６は横断データ処
理動作と、それに続く戻９横断データ処理動作との間の
メモリバッファの機能を行う。したがって、ここて説明
している実施例においては、選別横断中に得られたデー
タは、表示リストの面処理戻り横断中に形状寸法プロセ
ッサへ転送されるまで、スタックメモリ１２６に格納さ
れる。

形状寸法プロセッサ３６と樹木横断器３２のスタックメ
モリ１２６　との間のデータ転送が、双方向スタックバ
ス３１０　とスタックバス３８を介して行われる。それ
らのデータ転送はＤＬＭバス３４を介するデータパケッ
トの転送とは独立しているから、ここで説明しそいる実
施例のＤＬＭバス３４は一方向バスとすることができる
。そうすることによりＤＬＭバス３４の動作が簡単にな
し、したカッてＤＬＭパス３４の動作速度が著るしく高
くなる。更に、２本の別々のバスであるスタックバス３
８とＤＬＭバス３４が形状寸法プロセッサ３６の入力帯
域幅が実効的に２倍になる。したがって、形状寸法プロ
セッサ３６のデータロード時間および遊び時間がそれに
対応して短くなる。

スタックメモリ転送動作の制御がスタック制御器３１２
により行われる。そのスタック制御器はマイクロシーケ
ンサ３００により制御される。スタック転送のスタート
アドレスと、転送すべき語の数と、向きおよび宛先はマ
イクロシーケンサ３００により局部データバス３０８を
介して与えられる。スタック制御器３１２はマイクロプ
ロセッサによりそれ以上制御されることなしにスタック
の転送を終ることができる。

樹木横断器３２は標準の算術論理器（ＡＬＵ）３１４も
含む。マイクロシーケンサ３００の制御の下に、ＡＬＵ
３１４　は加算、減算、桁送り、マスキングおよびデー
タ格納の各機能を行う。

第１４図はＤＬＭインターフェイス３０６を詳しく示す
ブロック図でちる。ＤＬＭ　インターフェイス３０６は
、表示リストメモリ１６をアドレッシングする隣接する
２４ビツトアドレスを発生する２４ビツトカウンタ３１
４を含む。表示リストメモリ１６から読出すべきパケッ
トのスタートアドレスの上位２０ビツトが、局部データ
バス３０８のデータ線２５−６（２５：６）から　ＤＬ
Ｍアドレスカウンタ３１４の上位２０ビット位置にロー
ドされる。ここで説明している実施例においては、各パ
ケットのスタートアドレスの下位４ビツトが全２０であ
るよりに、パケットは表示リストメモリ１６に格納され
る。したがって、ＤＬＭ　アドレスカウンタ３１４の下
位４ビット位置は初めはＯにセットされる。ＡＳ３７４
集積回路のようなバッファトライバ回路３１６がＤＬＭ
アドレスカウンタ３１４の出力端子を表示リストメモリ
アドレスバス１０４に結合する。表示リストメモリ１６
が最初のアドレスを入力すると、ＤＬＭアドレスカウン
タ３１４０カウントが増加させられて、パケットの次に
隣接するアドレスを表示リストメモリ１６へ与える。

局部データバス３０８からアドレスの上位２０ビツトを
ロードするための制御信号と、ＤＬＭアドレスカウンタ
３１４　のカウントを増すための制御信号が、論理回路
３１８により与えられる。その論理回路はプログラムさ
れるアレイ論理（ＰＡＬ）回路により構成される。ＰＡ
Ｌ回路をプログラムするやり方は第１５Ａ−１５ｃ図に
示す論理図により表されている。論理回路３１８　とＤ
ＬＭアドレスカウンタ３１４　が−緒に論理状態マシン
を形成する。その論理状態マシンの論理状態移行か第１
６図に示されている。第１６図に示す論理状態移行図は
、基本形に変えられた次の状態移行を表す。

４？）６ん、ＤＬＭインターフェイス３０６の選切な制
御信号を得るために他の論理状態マシンを構成できるこ
とがもちろんわかる。

第１６図に示すように、論理状態マシンは４種類の基本
的な状態すなわちモードＲＥＩ：ＳＥＴ、　Ｃ０ＵＮＴ
、ＥＸＴＥＮＤ、ＥＮＤを有する。それらの状態は２つ
の状態変数「Ｇ」と「Ｆ」により表される。

リセット状態（ＧＦ＝ＯＯ）は電源投入時に起る。

論理回路３１８　（第１４図と第１５Ａ＝１５Ｃ図）へ
の同期リセット（５ＹＮＣＨＲＥＳｇＴ　）入力線が起
動されている時に、リセット状態に入る。その５ＹＮＣ
ＨＲＥＳｇＴ　　制御信号Ｊｄ、システムパスインター
フェイス１００（第１３図〕にょシ与えられる。

プログラムされるアレイ論理回路（第１５Ａ図〕は４個
の２リツプフロンプ３２０〜３２３を含む。

それらの２リツプフロツプはセットされた時にそれぞれ
状態ＲＥＳＦＪＴ、Ｃ０ＵＮＴ、ＥＸＴＥＮＤ　　おｊ
ヒＥＮ［）を示す。フリップフロップ３２０〜３２３へ
の入力は、ＤＬＭインターフェイス３０６　へ与えられ
る５ＹＮＣＨＲＥＳＥＴを含む種々の制御信号入力を用
いる適切な組合わせロジックの出方へ結合される。

ＲＥＳＥＴ状態忙お状態上、論理状態変数ＧとＦの状態
は、表示リストメモリ１６からのデータパケットの樹木
横断器と形状寸法プロセッサへの転送を示すタイミング
図である第７図に示すように、ともに０である。状態／
制御レジスタ３０４からの２本の「パケットロード」ス
トローブ線のいずれかを可能状態にすることにより　Ｃ
０ＵＮＴ状態が入れられ、論理回路３１８へ与えられる
。最初のロードパケット可能化線ＤＬＭ　　ＩＦ　Ｗｌ
ｏ　ＧＰが、表示リストメモリ１６から樹木横断器３２
へのデータ転送のみを開始する。第２のロードパケット
可能化＠ＤＬＭ　ＩＦ　ＬＤ　Ｗ　ＧＰが、樹木横断器
３２と形状寸法プロセッサ３６へのデータ転送を開始す
る。第１７図に示す実施例においては、パケットが樹木
横断器と形状寸法プロセッサへ転送されるように、起動
させられるのは万Ｄ「ＴｒＬＤ　Ｗ／ＧＰ信号である。

データバス３４を介するデータの形状寸法プロセッサ３
６への転送には、形状寸法プロセッサＤＬＭレジスタフ
ァイル１１５　（第８図〕を使用できることを要する。

形状寸法プロセッサＤＬＭレジスタ１１５を使用できる
ことは、ＧＰ　　ＤＬＭＲＥＧ　ＡＶＬ　制御信号入力
１１８により形状寸法プロセッサ３６から論理回路３１
８へ知らせる。

いずれかのロードパケットストローブがスター）　ＤＬ
Ｍパケットアドレスの上位２０ビツトを、第１４図のＤ
ＬＭアドレスカウンタ３１４ヘロードさせる。このアド
レスロードストローブ信号は、Ｓｏ　　（第１５Ｂ図）
で示される出力を有する組合わせロジックにより発生さ
れ、アドレスカウンタ３１４（第１４図〕　へ与えられ
る。アドレスロードストローブ制御信号Ｓｏの起動は、
第１７図のタイミング図にも示されている。

ＤＬＭ　　ＩＦ　ＬＤ　Ｗ／ＧＰ　ロードパケット制御
信号が正になった時に、ＤＬＭインターフェイス論理回
路３１８のフリップフロップ（第１５Ｂ図）がセットさ
れ（第１７図のＷ／ＧＰ　　Ｑタイミング＠）、パケッ
トは形状寸法プロセッサと樹木横断器へ転送されること
を示す。（他のロードパケットストローブ、ＤＬＭ　　
ＩＦ　Ｌｏ　ｗｌｏ　　ｃｐ、が起動されたとすると、
第２のフリップフロップ３２５がセットされて、データ
転送が形状寸法プロセッサ３６にコピーされなかったこ
とを示す。）また、移行状態変数Ｆがセットされて、第
１６図と第１７図に示すようにＣ０ＵＮＴ状態への移行
を示す。

ここで説明している実施例においては、第１５Ａ〜１５
Ｃ図のＤＬＭインターフェイス論理回路３１８　は同期
し、樹木横断器３２の　ＤＬＭ　　レジスタファイル１
１２の入力と、形状寸法プロセッサ３６のＤＬＭ　　レ
ジスタファイル１１５の人力と＋７）＝ｒンパナピリデ
°イを確保する。したがって、ロードパケットストロー
ブＤＬＭ　　Ｉ／Ｆ　ＬＤ　ＷＧＰの終了中にクロック
パルスが負になると、ＤＬＭインターフェイス３０６に
より与えられるアドレスが妥当であることを表示リスト
メモリ１６に示す。ＤＬＭインターフェイス論理回路３
１８の組合わせロジック（第１５Ｂ図）により　　ＤＬ
ＭＲＥＱＵＥＳＴ　制御信号が発生される。データ転送
により形状寸法プロセッサ３６のＤＬＭ　　レジスタフ
ァイル１１５にデータがコピーされるから、ＤＬＭ要求
制御信号が　ＤＬＭインターフェイス論理回路３１８に
より起動される前に、形状寸法プロセッサレジスタが利
用できる制御信号入力−ＲＥＧ　ＡＶＬ　を起動させね
ばならない。

Ｃ０ＵＮＴ状態中に、ＤＬ、Ｍインターフェイス３０６
　は表示リストメモリ１６からのＤＬＭアドレス増分（
ＤＬＭ　ＡＤＲＩＮＣ）　　制御信号の起動を待つ。Ｄ
ＬＭアドレス増分信号の起動後に第１のクロックパルス
が正になると、ＤＬＭインターフェイス論理回路３１Ｂ
　（第１５Ｂ図）により発生されたパルスイネイブル信
号ＥＮＰがＤＬＭアドレスカウンタ３１４に第１７図に
示されているような増加を開始させる。１６番目のパケ
ットアドレスが送られるか、拡張された転送が開始され
たのであれば、３２個のアドレスが送られるまで、アド
レスカウンタ３１４は、表示リストメモリ１６へ供給さ
れるアドレスの場大を続ける。

前記したように、この実施例のパケットの長さは全て１
６語または３２語である。データ転送の進行中に、いず
れかのロードパケットスロープ信号を起動させることに
より拡張された転送が開始される。したがって、第１６
図および第１７図に示すように、ロードパケット制御信
号ＤＬＭ　ＩＦ　ＬＤ　Ｗ／ＧＰが２回目に正になると
、状態変数Ｇが正にさせられて論理状態マシンをｇｘ’
ｒｒ：Ｎｏ状態に置く。第１４図に示すように、カウン
タ３１４　の出力の下５桁のアドレスピッ）　ＥＤＣＢ
Ａ　　が論理回路３１Ｂ　へ帰還されて、３２番目　（
または１６番目）のアドレスがいつ送られたかをそれら
の論理回路が判定できるようにする。３２番目（または
、拡張されなければ１６番目〕のアドレスが送られると
、ＤＬＭインターフェイス論理回路３１ＢはＤＬＭ　Ｒ
ＥＱＵＦ２ＳＴ制御信号と　ＥＮＰ制御信号を終らせる
。論理状態マシンは、第１６図および第１７図に示すよ
うに、ＥＮＤ状態への移行も行う。表示リストメモリ１
６からの　ＤＡＴＡ　ＶＡＬＩＤ信号カ終ッテ、ＤＬＭ
インターフェイス３０６をリセットする壕で、ＤＬＭイ
ンターフェイス３０６はＥＮＤ状態に留る。

ＤＬＭ１６からのデータ転送が始まる時に、ＤＬＭイン
ターフェイス論理回路３１８がＧＰ　ＤＬＭ　ＲＥ−Ｇ
ＩＳＴＥＲＬＯＡＤ信号を形状寸法プロセッサ３６のＤ
ＬＭレジスタファイル１１５へ与えて、そのレジスタフ
ァイルがデータパケットを入力できるようにする。デー
タ転送が終ると、ＤＬＭインターフェイス論理回路３１
８は、第１３図の状態／制御レジスタ３０４により受け
られるＤＬＭ　Ｉ／Ｆ　ＤＯＮＥ制御信号を起動させる
。状態／制御レジスタ３０４はＤＬＭインターフェイス
３０６から最下位ＤＬＭアドレスビットも受ける。これ
によりパケット転送が開始されると、樹木横断器パケッ
ト語カウントを調べて、要求があれば、パケット転送中
の語の数を増すことができるようにされる。

正常な３２語の境界内に３２語パケットが無いとすると
、第１５Ｃ図に示されている特殊な回路を使用できる。

第１５Ｃ図の回路は、制御論理回路３１８への最上位入
力アドレスビットＥを変更する。

転送サイクルのスタート時にはＥビットは常にＯである
。１６番目のアドレスが送られた後で、回路の出力が１
にトグルする。この回路出力は、第１４図のＤＬＭアド
レスカウンタ３１４からのＤＬＭアドレスの最上位ピッ
）Ｅの代りに用いられる。しかし、データパケットが１
つのページの境界内に留っているとすると、第１５Ｃ図
の回路は不要である。

マイクロシーケンサ３００によりそれ以上制御されるこ
となしにマイクロシーケンサによｐスタートアドレスが
与えられると、ＤＬＭインターフェイス３０６はデータ
パケットの１６（または３２）のアドレスを発生できる
から、マイクロシーケンサは他のタスクへ変わることが
でき、パケットは表示リストメモリ１６から自動的に読
出される。これによυ、表示リストの横断または逆横断
の全体のデータ処理速度が更に高くされる。

第１８図はスタック制御器３１２と、そのスタック制御
器のスタックメモリ１２６とスタックデータバッファ３
１０への相互接続と詳しく示すブロック図である。２つ
の主なスタックデータ転送モードがある。第１のモード
においてはデータはスタノクメモリ１２６と樹木横断器
３２のＤＬＭレジスタファイル１１２（第１３図）の間
のデータ転送が第２のスタックデータ転送モードで行わ
れる。

図示の実施例においては、横断と、表示リストメモリ１
６に格納されている表示リストの選別とが行われている
間に、レジスタファイル１１２と形状寸法プロセッサ３
６からデータがスタックメモリ１２６に書込まれる。と
くに、子ポインタと、物体ヘッダブロックポインタと、
樹木レベル語トがレジスタファイル１１２から転送され
、フラッグ語と変換マトリックスおよびその他の属性が
、選別過程中に潜在的に見えるものと判定された物体に
対して、形状寸法プロセッサから転送される。この過程
は、セグメントが調べられていない子セグメントを有す
るかどうかを樹木横断器が判定できるようＫするために
、ポインタと樹木レベル語がレジスタファイル２１１へ
戻される動作が行われる、表示リストの面処理動作の部
分中に逆にされる。

もしそうであれば、樹木横断器は選別モードへ戻ってセ
グメントの子を選別する。それ以外には、樹木横断器は
、面処理のために、セグメントのデータパケットをＤＬ
Ｍバス３４を介して形状寸法プロセッサ３６へ転送する
。また、セグメントの物体を面処理するために、変換マ
トリックスと、その他の属性データ語とがスタックメモ
リ１２６から樹木横断器によって形状寸法プロセッサ３
６へ転送される。。

先に述べたように、各セグメントのためのスタックメモ
リ動作は、マイクロシーケンサ３００（第１３図）によ
）開始されると、独立に続けることができる。スタック
制御器３１２は、スタックメモリ１２６の読出し動作ま
たは書込み動作のために、順次アドレスを発生するアド
レスカウンタ３３０を含ｔｒ。マイクロシーケンサ３０
０はスタートアドレスをローカルデータバス３０８から
アドレスカウンタ３００にロードする。そのアドレスは
状態／制御レジスタ３０４（第１３図）から、ロードデ
ータバスΦスタックアドレスロード（Ｋ号（ＬＤＢＳＴ
ＫＡＤＬＤ）によりロードされる。

アドレスカウンタ３３０により発生されたスタックメモ
リアドレス（ＳＴＫＭＥＭＡＤ）が、メモリ制・御器回
路３３２の行／列（Ｒ，Ｃ）アドレス入力端子へ与えら
れる。ここで説明している実施例においＣは、メモリ制
御器回路３３２は７４８４０９集積回路であって、この
集積回路は適切なりプレツシュカウンタと、ライントラ
イバとを含んで、スタックメモリ１２６のダイナミック
自ランダムアクセスメモリをサポートする。アドレスカ
ウンタ３３０のスタックメモリアドレス出力を、状態／
制御レジスタ３０４（、第１３図）からのローカルデー
タバス・スタックアドレス選択ＣＩ、ＤＢＳＴＫＡＤＳ
ＥＬ）信号が起動された時に、読出しバッファ３３４を
介してマイクロシーケンサ３００に↓り読出すこともで
きる。ＡＬＵ３１４は読出されたアドレスを比較して、
切迫しているスタックあふれ状態を検出できる。

転送すべき語の数は８ピット制御語のうちの５ビツトに
より定められる。状態／制御レジスタ３０４からのロー
カルデータバス・スタック語カウンタロード（、ＬＤＢ
ＳＴＫＷＤＣＮＴＬＤ）制御信号が起動された時に、制
御語は制御語レジスタ３３６内にロードされる。制御語
の残りの３ピツトは宛先（形状寸法プロセッサ３６また
はレジスタファイル１１２）、向き（読出しまたは書込
み）およびコピーモード（形状寸法プロセッサの出力レ
ジスタファイル１２２からのデータを、形状寸法プロセ
ッサ３６のスタックレジスタファイル１２０ニコピーも
するか否か）を定める。状態／制御レジスタ３０４から
のローカルデータバス・スタック語カウンタ選択（ＬＤ
ＢＳＴＫＷＤＣＮＴＳＥＬ）制御信号が起動されると、
制御語をマイクロシーケンサ３００によυローカルデー
タバス３０８上に読出すことができる。

制御語の３つの転送制御ピットはスタック制御論理回路
３３８へ与えられる。そのスタック制御論理回路は状態
レジスタ３４０に組合わされて、制御器３１２の制御シ
ーケンスを決定する状態マシンへ信号を与える。スタッ
ク制御論理回路３３８と状態レジスタ３４０は、メモリ
制御器３３２と、スタックデータバッファ３１０と、ア
ドレスカウンタ３３０と、語カウンタ３４２とのための
適切な制御信号を発生する。語カウンタ３４２は制御語
レジスタ３３６からの５ビット語カウント（２の補数で
）をロードし、各語が転送されるたびにその語カウンタ
のカウントは増加させられる。比較器３４６が語カウン
タ３４２の出力をモニタし、語カウンタの出力（ＷＤ　
Ｃ−ＮＴ）が全部１になった時に転送長＃）（ＤＥＮＤ
）信号を与えて、指定された数の語が転送されたことを
示す。語カウンタの出力ＷＤＣＮＴは、樹木横断器３２
のＤＬＭレジスタファイル１１２のためのレジスタアド
レスと、形状寸法プロセッサ３６のレジスタファイル１
２０　、１２２のためのレジスタアドレスも与える。マ
イクロシーケンサ３００は状態／制御レジスタ３０４を
介して語カウントをモニタすることもできる。

図示の実施例のスタックメモリ１２６は２５６Ｋ　ｘ３
２ピットのダイナミックＲＡＭメモリである。第９図に
示すように、選別動作中に潜在的に見えると判定された
各物体に対して、２３語がスタックメモリに格納される
。したがって、スタックメモリ１２６は１つの横断路に
おいて、あふれることなしに１１０００以上の物体を受
けることができる。

各順次アクセスが１つの２５６半語（バイト）ページ内
に含まれるように、データはスタックメモリ１２６に格
納することが好ましい。さもないと、ページのロールオ
ーバを行えるようにするために、データ転送を中断する
必要があることになる。そのようなロールオーバ状態は
、アドレスカウンタ３３０によりカウンタリツブル桁上
げ出力（ｒ　ＲＯ−ＬＬＯｖＥＲＪと名づけられる）信
号線を介してスタック制御論理回路３３８へ知らされる
。ロールオーバの中断が起ると、アドレスカウンタ３３
０からの新しい行アドレスがメモリ制御器３３２へのス
タックメモリアドレス（ＳＴＫＭＥＭＡＤ　）バスに置
かれた時に、メモリ制御器３３２からメモリ１２６への
行アドレスストローブ（ＲＡＳ）出力線がレベルを高く
される。

ここで説明している実施例における樹木横断器レジスタ
ファイル１１２は１６ビツトの時間的に多重化されたデ
ータを入力および出力する。スタックデータバッファ３
１０は双方向バッファであって、スタックメそり１２６
からのデータをバッファして、スタックデータバス３８
の時間的に多重化されたデータバスサイクルを、樹木横
断器レジスタファイル１１２と形状寸法プロセッサ３６
とに一致させる。

スタック制御論理回路３３８の状態マシンと状態レジス
タ３４０は第１９図に示すようにＲＥＳＥＴ、ＩＤＬＥ
／ＲＥＦＲＥＳＨ，ＬＯＡＤＥＤ／ＲＥＦＲＥＳ、５Ｔ
−ＡＲＴおよびＭＥＭＯＲＹ　ＣＹＣＬＥ　　と名づけ
られた５つの大きい状態を有する。それらの状態は「モ
ード」状態と名づけられ、状態変数Ｆ　、　Ｅ　、　Ｄ
Ｋよシ定められる。各モード状態は、状態変数Ｃ９Ｂ、
Ａ（第２０図）により定められる６つまでの小さい、す
なわち１−逆」状態を含むことができる。

状態マシンのモード状態と逆状態は、状態レジスタ３４
０（第１８図）により制御信号出力を発生するために用
いられる。

ＲＥＳＥＴモード状態には電源投入によｐ入り、スタッ
ク制御器状態マシンはＩＤＬＥ／ＲＥＦＲＥＳＨモード
状態に直ちに入る（第１９図）。この状態においては、
スタック制御器状態マシンハスタックメモリ１２６を周
期的にリフレッシュし、その間にマイクロシーケンサ３
００がスタックデータの転送を開始することを待つ。マ
イクロシーケンサ３００がスタック制御論理回路３３８
と語カウンタ３４２（ｌ１ｇ１８図）へのローカルデー
タバス・スタックメモリスター）　（ＬＤＢＳＴＫＭＥ
ＭＳＴＲＴ）制御信号を起動した時に、データ転送が開
始される。

形状寸法プロセッサが宛先またはソースとして選択され
、かつデータの受信または送信の用意ができていないと
すると、スタック制御器状態マシンはＬＯＡＤＥＤ／Ｒ
ＥＦＲＥＳＨモード状態（第１９図）へサイドトラック
される（　５ｉｄｅｔｒ＾ｃｋｅｄ）。そのモード状態
においては、スタックモード状態１２６のリフレッシュ
動作は、形状寸法プロセッサがレディ状態になるまで継
続される。制御語レジスタ３３６と、形状寸法プロセッ
サ３６からのスタックバス３８のＧＰ　０ＵＴＰＵＴ　
ＲＥＧＩＳＴＥＲＬＯＡＤ−ＥＤ制御線およびＧＰ　　
ＲＥＧＩＳＴＥＲＡＶＡＩＬＡＢ−り、Ｅ制御線（第２
９Ａ図）との宛先ビットと、向きビットおよびコピービ
ットの関数である形状寸法プロセッサレディ（ＧＰＲＤ
Ｙ）制御信号にょし、形状寸法プロセッサのレディ状態
が示される。スタックメモリスタート（ＳＴＫＭＥＭＳ
ＴＲＴ）制御信号が起動されると、語カウンタ３４２が
制御語レジスタ３３６からの語カウントをロードさせら
れる。

形状寸法プロセッサ３６がレディ状態である（ｃｐＲＤ
ｙ起動）ことをその形状寸法プロセッサが示すと、第１
９図に示すように、スタック制御器状態マシンは５ＴＡ
ＲＴ主な状態へ進む。５ＴＡＲＴ状態への遷移は第２１
図にも示されている。その図は、スタックメモリ１２６
から典型的な読出し動作と、スタックメモリ１２６への
典型的な書込み動作トに対するレジスタファイルアドレ
スの発生を示すタイミング図である。

５ＴＡＲＴ主な状態から、スタック制御論理回路３３８
のスタック状態マシンと状態レジスタ３４０がメモリサ
イクル（ＭＥＭＣＹＣＬＥ　）へ進む。このメモリサイ
クル中にはスタックメモリ１２６からのデータがアクセ
スされる。スタックメモリ１２６から読出されたデータ
は、樹木横断器のＤＬＭレジスタファイル１１２と、形
状寸法プロセッサ３６のスタックレジスタファイル１２
０との少くとも一方に書込まれる。レジスタファイルア
ドレスは語カウンタ３４２（第１８図）の６ピツト出力
（ＷＤＣＮＴ　）の上位５ビツトにより与えられる。メ
モリサイクル（ＭＥＭＣＹＣＬＥ　）中は、スタック状
態マシンは語カウンタ３４２ヘスタックメモリ語カウン
タイネイブルパルス（５ＴＫＷＤＣＮＴＥＮＰ）制御信
号を与えて、指定された数の語がスタックメモリ１２６
から読出されるまでカウンタ３４２のカウントを増加さ
せる。各レジスタファイルは、２個の逐次１６ビツト半
語の３２ピット語を、語カウンタ３４２の出力端子から
の各［偶数Ｊ（ＷＤＣＮＴ不起動（ｉｎ−ａｃｔｉｖｅ
）の最下位ビット）アドレスに入力する。

形状寸法プロセッサレジスタファイルとの間のデータの
転送は１クロツクサイクルだけ遅らされる。

ここで説明している実施例においては、樹木横断器３２
のＤＬＭレジスタファイル１１２はウェイチック（Ｗｅ
ｉｔｅｋ　）ＬＯ６６マルーＦ−ポー　）’ｖジｘタフ
フィル集積回路である。形状寸法プロセッサ３６のスタ
ックレジスタファイル１２０と出力レジスタファイル１
２２は、■にマルチボートレジスタファイル集積回路に
よって実現される。第２１図に示すように、形状寸法プ
ロセッサ３６のスタックレジスタファイルと出力レジス
タファイルは、ＤＬＭレジスタファイル１１２がアドレ
スされてから１０メガヘルツクロック周期後に１回アド
レスされる。

したがって、第１８図のスタック状態マシンにより発生
された形状寸法プロセッサスタック読出しイネイブル（
ｃｐ　　５ＴＡＣＫ　ＲＥＡＤ　ＥＮＢ）信号または形
状寸法プロセッサスタック書込みイネイブル（ＧＰ　　
５ＴＡＣＫ　ＷＲＩＴＥＥＮＢ）信号は、語カウンタ３
４２の出力ＷＤＣＮＴの最下位ビット（「奇数アドレス
」）の起動に一致する。スタックメモリ１２６から読出
されたデータが樹木横断器ＤＬＭレジスタファイル１１
２へ書込まれるとすると、状態レジスタ３４０（第１８
図）のスタック読出しイネイブル（ＳＴＫ　ＲＤＥＮ）
制御信号出力が起動され入−ｎＴ有し、・ンスｉ７了メ
ル１１つ≠１ムギー々詰でツｌツクメモリ１２６へ書込
まれるとすると、状態レジスタ３４０のスタック書込み
イネイブル（ＳＴＫ　Ｗ−ＲＩＴＥ　ＥＮＢ　）出力が
起動される。全ての語が転送されると、比較器３４６の
ＥＮＤ出力信号が起動させられる。

第２２Ａ図は、樹木横断器ＤＬＭレジスタファイル１１
２からスタックメモリ１２６への典型的な書込み動作を
示す。ＬＯＡＤ？イクル中は、適切な制御（アドレスを
含む）信号がＤＬＭレジスタファイル１１２へ与えられ
る。５ＴＡＲＴサイクル中の１クロツクサイクル後にル
ジスタファイルのメそリセルへアクセスが許され、１ク
ロツクサイクル後に、２つの時間的に多重化された２つ
の１６ビツト半語（ＭＢＳとＬＢＳ　）でデータが発生
される。ここで説明している実施例においては、最初の
データが供給されてから１クロック周期後にデータが再
び与えられるように、アドレスが最初に与えられてから
１クロック周期後にアドレスが２回目に与えられる。デ
ータ転送の残りの語に対するアドレスは、メモリサイク
ル中にＤＬＭレジスタファイル１１２へ与えられる。

スタック制御論理回路３３８の状態マシンと状態レジス
タ３４０は、双方向データバッファ３１０（第１８図）
のために制御信号Ｇと、クロックされるＢソース（ＣＢ
Ａ）およびクロックされるＡツーＢ（ＣＡＢ＞を発生す
る。スタックデータバッファ３１０はＤＬＭレジスタフ
ァイル１１２からのデータを、データバッファ３１０の
Ａ入力端子／出力端子をスタックメモリ１２６へ結合す
るＡバス３４７へ送ル。

第２２Ａ図に示すように、クロックされるＢツー入信号
が起動させられると、ＤＬＭレジスタファイルからの最
上位パイ１ｌｓＢが約１０メガヘルツのクロックの１サ
イクルの間Ａバスに出力する。クロックされるＢソース
　（ＣＢＡ）信号が２回目に起動させられると、最下位
のバイトＬＳＢが約１０メガヘルツのクロックの別の１
サイクルの間Ａバスに与えられる。それらのバイトは、
第２２Ａ図に示すように、１０メガヘルツクロツクサイ
クルの後の半分の間に、スタックメモリ１２６のデータ
入力ボートにより入力される。第２２Ｂ図は別の向きに
おけるデータの転送を示す。すなわち、双方向スタック
データバッファ３１０を通じてのスタックメモ１７１２
６から、形状寸法プロセッサの樹木横断器レジスタファ
イル１１２とスタックレジスタファイル１２０との少く
とも一方へデータを転送する読出し動作を示す。

第１８図の状態マシンによるスタックメモリ制御器３３
２に対する適切カ入力信号の発生タイミングを第２３図
に示す。スタックメモリ１２６をアクセスするためにメ
モリ制御器３３２によυ発生される出力信号も第２３図
に示されている。

第１９〜２２図に示されている大きいすなわち「モード
」状態と小さいすなわち「逆」状態に対する状態式が付
録Ａにおいて述べられている。その付録Ａに示すように
、モード状態変数りは大きい状態変数Ｆ−Ｄおよび小さ
い状態変数Ｃ−Ａの関数ばかりでなく、状態ｒＥＮＤＪ
　、　ｒＲＯＬＬＯＶＥＲＪおよびｒＲＥｓＥＴＪの関
数でもある。ｒ　ＥＮＤ　」状態は、第１８図の語カウ
ンタ３４２があふれて、指定された数の語が転送された
ことを示した時に起る。

「ＲＯＬＬＯＶＥＲ」状態は、ページの終りに達したこ
とを第１８図のアドレスカウンタ３３０が示した時に起
る。大きい状態変数ＥとＦは状態ｒ　５ＴＡＲＴＢＩＴ
Ｊの関数でもある。この状態は状態ｒｓＴＡＲＴ」の関
数である。その状態ｒｓＴＡＲＴｊ　　は、スタックメ
モリの転送を開始させるためにマイクロシーケンサがＳ
ＴＫ　ＭＥＭ　５ＴＲＴ信号を起動した時に起る。スタ
ックメモリ制御器３３２と双方向スタックデータバッフ
ァ３１０のための入力制御信号の発生も付ｆｉＡに示さ
れている。

第１３図のマイクロシーケンサ３００のための算術動作
と論理動作が算術論理装置（ＡＬＵ）３１４により行わ
れる。それらの動作は零ポインタを調べること、値を増
加または減少させること、スタックのあふれを調べるこ
と、およびフラッグピットをテストすることが含まれる
。第２４図に示すように、ＡＬＵ３１４は５個の４ビツ
トＡＬＵ（ＡＭＤ２９０１）集積回路３５０ａ〜３５０
ｅを通常のピットスプライス設計で相互に接続して構成
される。そのされる。第２４図のピットスプライス構成
の動作がアドバンスト・マイクローデバイセズ（Ａｄｖ
ａ−ｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉｃｅｓ　）による
「バイポーラ・マイクロプロセッサ−ロジック・アンド
・インターフェイス（Ｂｉｐｏｒ　Ｍｉｃｒｏｐｒｏｃ
ｅａａｏｒ　Ｌｏｇｉｃ　ａｎｄＩｎｔｅｒｆａｃｅ　
）　Ｊ　（１９８３）と題するデータブックの５−５〜
５−３１ページに詳しく述べられている。

ＡＬＵ　ユニット３５０ａ　〜３５０ｅは１６個の格納
レジスタと１個のシフトユニットを含む。それらのユニ
ットの動作は第１３図のマイクロプロセッサ１３により
制御される。状態／制御レジスタ３０４からの１７ビツ
トＡＬＵ命令（ＡＬＵＩＮＳＴ）語がソースレジスタと
、動作選択と、宛先レジスタと、ＡおよびＢレジスタ選
択とを指定する。

ＡＬＵ　ユニット３５０ａ〜３５０ｅの出力がローカル
データバス３０８へ接続される。この出力は、データを
ＤＬＭレジスタファイル１１２へ書込むべき時に、状態
／制御レジスタ３０４からのローカルデータバＸ　ＡＬ
Ｕ　７−Ｘ　１／レジスタ択（ＬＤＢＡＬＵＳＲＣＳＥ
Ｌ）ニー・エム・ｆイー（ＡＭＤ）２９０２　桁上？］
’ルックアヘッド集積回路を含む３段桁上げルックアヘ
ッド回路を用いることにより、ＡＬＵ３１４の桁上げの
伝わる時間が短縮されている。この３段桁上げルックア
ヘッド回路は桁上げの伝わる時間を１クロツクサイクル
まで短くする。

１つのプログラムされるプレイ論理ユニット３５４が、
ＡＬＵユニット３１４のための循環桁送シ制御器を構成
する。ＡＬＵユニット３１４のための入力は状態／制御
レジスタ３０４からのＡＬＵ命令（ＡＬＵ−ＩＮＳＴ）
　語のピット７を含む。そのビットは桁送りを上または
下として指定する。ＡＬＵ３−ニット３１４はＡＬＵ最
上位出力ビット（ＡＬＵ　ＭＳＢ）と２ビツト（ｓｏ、
ｓｌ）桁送シ命令（ＳＨＩＦＴ　　ｌＮ５Ｔ）語も入力
する。この（ＳＨＩＦＴ　　ｌＮ５Ｔ）語は桁送シを０
．１、回転または算術桁送りとして定める。

それらの機能は前記アドバンスト・マイクロデパイセズ
のデータブック５−２２ページに記載されている。ユニ
ット３５４のＰＡＬ出力０１〜０４を定める制御式が付
録Ｃに述べられている。第１３図の状態／制御レジスタ
３０４がＡＬＵ最上位ビット（ＡＬＵ　ＭＳＢ）７ラツ
グと、あふれ（ＡＬＵＯＶＲ）フラッグと、ゼロ（ＡＬ
ＵＺＥＲＯ）フラッグと、桁上（ＡＬＵＣＡＲＲＹ）フ
ラッグとの任意の１つをテストできるテスト状態マルチ
プレクサを形成する。

第２５図は図示の実施例のＡＬＵ　３５０ａ　〜３ＳＯ
ｅのレジスタに格納されているデータを指定する。横断
動作および逆横断動作のためにデータをどのよ。

うにして用いるかについて、マイクロシーケンサ３００
の動作の説明に関連して以下に詳しく説明する。

ここで説明している実施例においては、第１３図のＤＬ
Ｍレジスタファイル１１２はウェイチック（Ｗｅｉｔｅ
ｋ）１０６６集積回路で構成される。第２６図に示すよ
うに、　　ＤＬＭレジスタファイル１１２は、データバ
ッファ３５６によ、９　ＤＬＭバス３４のＤＬＭデータ
バス１０７へ結合される書込みボー）ＺＱ−２１５・を
有する。選別動作および面処理動作を行っている間に表
示リストメモリ１６から読出された各パケットの初めの
１６語が、第２７図に示すようにレジスタ・アドレス０
Ｏ−ＯＦに格納されている。第２７図はレジスタファイ
ル１１２の場所の割当てを示す。ＤＬＭパケット語のた
めのレジスタアドレスが、表示リストメモリ１６からの
レジスタアドレスバス１１４ヘアドレスバツフア３５８
により結合されている制御ボー）Ｃ１８〜Ｃ２２を通じ
て入力される。

先に述べたように、表示リストメモリ１６からＤＬＭレ
ジスタファイル１１２に格納されているパケット語が、
他のデータに対するポインタを含む。

したがって、たとえば、第４図に示されているようなセ
グメント制御ブロックが同胞セグメントおよび子セグメ
ントに対するポインタと、選別バッファおよびデータバ
ッファに対するポインタとを有する。同様に、各選別ま
たはデータパケットバッファはバッファの次のパケット
に対するポインタを有する。ＤＬＭレジスタファイル１
１２は、ローカルデータバス３０８に結合されている３
２ピット読出し／書込みボートＤＯ〜Ｄ３１を含む。零
ポインタを調べるためにポインタはローカルデータバス
３０８を介してＡＬＵ３１４へ送られ、それからそれら
のポインタは一時的に格納される。表示リストメモリ１
６からのパケットの転送を開始させるために、それらの
ポインタはローカルデータバス３０８を介してＤＬＭイ
ンターフェイス３０６へ送ることもできる。樹木横断器
が表示リストメモリ１６の表示リストを横断するにつれ
て、横断アルゴリズムに従って、種々のポインタが、第
２７図に示すように、レジスタアドレス場所に格納され
る。

ＤＬＭレジスタファイル１１２は、スタックデータバス
３８へ結合される１６ビツト読出しボートＷＯ〜Ｗ１５
と１６ビツト書込みボートＹＯ〜Ｙ１５も有する。調べ
られてＡＬＵ３１４に格納されたアドレスポインタと、
ＡＬＵ３１４により計算された樹木レベル（ＡＬＵ語Ｏ
Ａ）が、選別過程中に潜在的に見えると判定されたセグ
メントに対して、ＤＬＭレジスタファイル１１２を介し
てスタックメモリ１２５へ転送される。データが３２ピ
ツト語としてＡＬＵ３１４から読出しボートｗｏ〜Ｗ１
５を介して読出され、１６ピツトの時間的に多重化され
たフォーマットで書込みボートＹＯ−Ｙ１５を介してス
タックメそり１２６に書込まれる。

スタックメモリ１２６からのデータは、読出しボートＷ
Ｏ〜Ｗ１５を介してＤＬＭレジスタファイル１１２によ
り読出される。スタックから読出されたデータに対する
レジスタアドレスを表す語カウンタ３４２の出力が、Ｄ
ＬＭレジスタファイル１１２の制御入力端子Ｃ６〜０１
ＧとＣ２４〜０２Ｂへ結合される。スタックメモリ１２
６からの語は、第２７図に示すように、レジスタアドレ
ス場所１Ｄ〜１Ｆに格納される。

レジスタファイル１１２はマイクロシーケンサ３００（
第１３図）のマイクロコードメモリ３０２によってもア
ドレスされる。マイクロコードメモリ３０２からのアド
レスはアドレスバッファ３６０によりバッフアサしてか
ら、ＤＬＭレジスタファイル１１２の制御ボートＣＩ２
〜０１ＢとＣ３０〜Ｃ３３により入力される。第２８図
に詳しく示されているアドレス制御ロジック３６２は複
数のＯＲゲート３６３を有する。アドレス制御ロジック
３６２は、ＤＬＭ１６からＤＬＭデータ妥当（ＤＬＭ　
ＤＡＴ　ＶＡＬ）制御信号とＤＬＭレジスタアドレスの
４ビツトを受け、第１８図のスタック制御器の状態レジ
スタ３４０からスタック読出しイネイブル（ＳＴＫ　Ｒ
Ｄ　　ＥＮ）制御信号とスタック書込みイネイブル（Ｓ
ＴＫＷＲＫＮ）　　制御信号を受け、状態／制御レジス
タ３Ｑ４から同期リセット（ＳＹＮＣＨＲＥＳＢＴ）制
御信号とレジスタファイル選択（ＲＥＧＦＩＬＥ　５Ｅ
Ｌ）制御信号を受けて、Ｃ１１、Ｃ１７，Ｃ２３，Ｃ２
９゜Ｃ３４，Ｃ３５，Ｃ３３制御信号として入力された
適切なレジスタファイル制御信号を発生する。

第２９Ａ図と第２９Ｂ図はマイクロシーケンサ３００ト
、システムバスインターフェイス１００ト、マイクロコ
ードメモリ３０２と、状態／制御レジスタ３０４とを詳
しく示す。図示の実施例のマイクロシーケンサ３００は
ニー・エムｉディー（ＡＭＤ　）２９１０マイクロシ一
ケンサ集積回路で実現される。状態／制御レジスタ３０
４とマイクロシーケンサ３００は単一レベルのパイプラ
イン構造で構成される。それの全体的な動作が前記ＡＭ
Ｄデータブックの５−１２３〜５−１３９　ヘージに詳
しく記載されている。

入カポ−）Ｉ３〜工０に受けた４ビツト命令と、マイク
ロシーケンサ３００の内部状態とに応答して、マイクロ
シーケンサは１２ビツトマイクロコードアドレス（ＭＩ
ＣＡＤ）をバス３６４を介してマイクロコードメモリ３
０２へ出力する。ここで説明している実施例においては
、マイクロコードメモリ３０２は２Ｋｘ６４ビツトのス
タッチツクＲＡＭとして構成される。マイクロコードメ
モリ３０２は書込み可能な制御記憶装置とも呼ばれる。

マイクロシーケンサ３θ０からのマイクロコードアドレ
スに応答して、マイクロコードメモリ３０２は６４ビッ
ト制御語を、状態／制御レジスタ３０４のパイプライン
レジスタ３６６へ出力する。パイプラインレジスタ３６
６の出力を介して、マイクロコードメそす３０２からの
制御語は樹木横断器３２の動作を制御する。

パイプラインレジスタ３６６は２４本の出力線（ＬＤＢ
（２９：６））を有し、それらの出力線はローカルデー
タバス３０８へ接続される。状態／制御レジスタ３０４
のソース制御デマルチプレクサ３６８からのローカルデ
ータバスマイクロコード選択（Ｌ−ＤＢＭＩＣＫＳＥＬ
）制御信号が起動された時に、パイプラインレジスタ３
６６からデータをローカルデータバス３０８へロードで
きる。ソース制御デマルチプレクサ３６８は１２本の出
力線を有し、各出力線は１度に１本ずつ起動できる。ソ
ース制御デマルチプレクサ３６８の制御出力信号の多く
は、パイプラインレジスタ３６６のような特定の装置が
データをローカルデータバス３０８へ出力できるように
する。起動させられる特定の出力線は、第２９Ａ図と第
２９８図にローカルデータバスソース選択（ＬＤ−ＢＳ
ＲＣ８ＥＬ（３：Ｏ））で示されているパイプラインレ
ジスタ出力制御語の４ピツトにより決定される。

宛先制御デマルチプレクサ３７０は、ある特定の装置が
ローカルデータバス３０８からのデータを入力できるよ
うにする。宛先制御デマルチプレクサ３７０の可能状態
にされた特定の出力は、パイプラインレジスタ３６６の
制御語出力のローカルテータバス宛先選択（ＬＤＢＤＩ
ＳＴＳＥＬ　（３：　Ｏ’）　）ビットにより選択され
る。

状態／制御レジスタ３０４は状態フラッグレジスタ３７
２も含む。このフラッグは樹木横断器３２の種々の装置
と形状寸法プロセッサ３６から状態信号とフラッグ信号
を入力する。それらの信号にはＡＬＵ３１４（第２４図
）からのＡＬＵゼ（１！（ＡＬＵＺ−ｅｒｏ）制御信号
と、ＡＬＵあふれ（ＡＬＵ　０ＶＲ）制御信号と、ＡＬ
Ｕ桁上げ（ＡＬＵ　ＣＡＲＲＹ　）制御信号と、ＡＬＵ
最上位（ＡＬＵＭＳＢ）制御信号とが含まれる。

マイクロシーケンサ３００はそれらの信号をモニタして
、マイクロプログラムの実行を制御する。レジスタ３７
２の状態信号とフラッグ信号は、マイクロシーケンサ３
００により状態フラッグマルチプレクサ３７４を介して
１度に１つ読出される。マイクロシーケンサ３００へ送
られた特定の信号は、パイプラインレジスタ３６６のマ
イクロコード制御語の状態選択ピッ）　（Ｃ０ＮＤＳＥ
Ｌ）により選択される。

状態フラッグレジスタ３７２からの各信号は、パイプラ
インレジスタ３６６のマイクロコード制御語出力の状態
極性（Ｃ０ＮＤＰＯＬ）ビットに従って反転（または非
反転）できる。

ソースと、動作と、宛先およびＡレジスタとＢレジスタ
の選択を走めるＡＬＵ命令語が、パイプラインレジスタ
３６６のマイクロコード制御語のＡＬ−ＵＩＮＳＴビッ
トにより与えられる。ＡＩ、Ｕ命令語のビット７が、桁
送シが上か下かを判定する。ＡＬＵ桁送シ命令（ＳＨＩ
ＦＴ　　ｌＮ５Ｔ）は桁送シの種類（０゜１、算術また
は回転）を定めるものであって、パイプラインレジスタ
３６６のマイクロコード制御語によっても与えられる。

マイクロシーケンサ３００は、状態／制御レジスタ３０
４のソース制御デマルチプレクサ３６８のローカルデー
タバスＡＬＵソース選択（ＬＤＢＡＬＵＳＲＣ８ＥＬ）
制御信号出力線を起動させることにより、ＡＬＵ３１４
の出力をローカルデータバス３０８に置く。

マイクロシーケンサ３００は、ＤＬＭレジスタファイル
１１２ｔたはＡＬＵ３１４からのＤＬＭスタートアドレ
スをローカルデータバス３０８を介してＤＬＭインター
フェイス３０６へ供給することにより、表示リストメモ
リ１６から読出されたデータパケットを開始する。マイ
クロシーケンサ３００ｕ、パケット分形状寸法プロセッ
サにコピーすべきかどうかに応じて、形状寸法プロセッ
サコピー（ＤＬＭ　Ｉ／ＦＬＤＷＯＯＰ）制御線無しの
表示リストメモリインターフェイスロードと、宛先制御
デマルチプレクサ３７０の形状寸法プロセッサコピー（
（ＤＬＭＩβＬＤＷＯＧ？）制御線付きの表示リストメ
モリインターフェイスロードのいずれかの起動も行う。

データパケット転送が、状態フラッグレジスタ３７２と
状態フラッグレジスタマルチプレクサ３７４を介してモ
ニタされる。表示リストメモリ１６にょシ与えられるＤ
ＬＭレジスタファイルアドレス（ＤＬＭＲＥＧＡＤ）信
号の上位３ビツトとＤＬＭデーデー尚（ＤＬＰｗｉ　Ｄ
ＡＴ　ＭＡＬ）信号の上位３ビツトがバッファ３７６を
介して状態フラッグレジスタ３７２へ入力される。ＤＬ
Ｍインターフェイス３０Ｂにょシ発生されたＤＬＭデー
タ転送終了制御信号（ＤＬＭＩ／ＦＤＯＮＥ）　と、ス
タック制御器３１２の状態レジスタ３４０により発生さ
れたモード状態変数「Ｅ」とが状態フラッグレジスタ３
７２により直接入力される。

データをスタックメモリ１２６との間で転送させるため
に、マイクロシーケンサ３００はスタートスタックアド
レスを、第１８図のスタック制御器３１２のアドレスカ
ウンタ３３０へ初めにロードする。

スタックアドレスはＡＬＵ３１４により計算されて、宛
先制御デマルチプレクサ７３０からのローカルデータバ
ススタックアドレスロード（ＬＤＢＳＴＫＡＤ−ＬＤ）
制御信号が起動された時に、　ローカルデータバス３０
８からロードされる。マイクロシーケンサ３００は転送
すべき語の数と、宛先およびコピーモードを、宛先制御
デマルチプレクサ３７０のローカルデータバススタック
語カウンタロード（ＬＤＢＳ−ＴＫＷＤＣＮＴＬＤ）制
御線へのロードも行う。

形状寸法プロセッサ出力レジスタファイル１２２（第８
図）からスタックメモリ１２６へ転送するために、形状
寸法プロセッサ３６は状態フラッグレジスタ３７２への
形状寸法プロセッサ出力レジスタロードされた（　ＯＰ
　０ＴＬＤＥＤ）信号を起動する。

実際の転送は、ソース制御デマルチプレクサ３６８のス
タックメモリ転送開始（ＳＴＫＭＥＭ　５ＴＲＴ）制御
出力線の起動により開始される。転送が終了すると、樹
木横断器３２がソース制御デマルチプレクサ３６８の形
状寸法プロセッサ出力レジスタ利用可能（ＧＰＯＵＴＭ
ＥＭＡＶＬ）制御出力線を起動ｆる。

形状寸法プロセッサ３６からの選別された物体可視（Ｇ
Ｐ　ＯＢＪ　ＶＩＳ）制御線上にセグメントの物体が見
えるとして示された時のみ、データは形状寸法プロセッ
サから状態フラッグレジスタ３７２へ転送される。面処
理中は、スタックデータは形状寸法プロセッサスタック
レジスタファイル１２０へ転送される。レジスタファイ
ル１２Ｇがロードされると、そのことはソース制御デマ
ルチプレクサ３６８のＴＴ　ＧＰ　ＳＴＫ　ＭＥＭＬＤ
ＥＤの起動により、形状寸法プロセッサ３Ｂへ知らせら
れる。

アドレスカウンタ３３０のアドレス出力を読出すために
、ソース制御デマルチプレクサ３６８のローカルデータ
バススタックアドレス選択（ＬＤＢＳＴ−ＫＡＤＳＥＬ
）出力制御線が起動される。ソース制御デマルチプレク
サ３６８のローカルデータバススタック語カウンタ選択
（ＬＤＢＳＴＫＷＤＣＮＴＳＥＬ）制御信号出力線の起
動により、制御語レジスタ３３６の制御語出力をローカ
ルデータバス３０８を介して読出せるようにする。

ＤＬＭレジスタファイル１１２をアドレスするために、
マイクロコードパイプラインレジスタ３６６から第２６
図のアドレス制御論理回路３６２へのレジスタファイル
選択（ＲＥＧＦＩＩＪ″５ＥＬ）制御線出力が起動され
る。アドレスはマイクロコードメモリ３０２からのマイ
クロコード制御語データバス（ＭＩＣＤＡＴＡ）の１６
ビツトによυ与えられる。

そのアドレスは、関連するデータを利用できる２サイク
ル前に供給される。レジスタファイル１１２との間でロ
ーカルデータバス３０８を介してデータの転送を行うた
めに、ソース制御デマルチプレクサ３６８のローカルデ
ータバスレジスタファイル選択（ＬＤＢＲＧＦＬＥＳＥ
Ｉ、）制御出力線が起動される。

パイプラインレジスタ３６６のマイクロコード制御語の
５ビツトが、マイクロシーケンサ３００に対する次のマ
イクロコード命令（ＭＩＣＩＮＳＴ）を含む。論理ゲー
ト３７８を介して受けたマイクロコード命令語に応答し
て、マイクロシーケンサ３０Ｇは次のマイクロコードア
ドレス（ＭＩＣＡＤ）をマイクロコードメモリ３０２へ
出力する。アドレスされたマイクロコード制御語がマイ
クロコード命令から読出され、パイプラインレジスタ３
６６に格納されて、樹木横断器の動作のために次の制御
信号セットを与える。

マイクロコードメモリ３０２に格納されている樹木横断
器マイクロコードのプログラム設計言語が付録Ｂに記載
されている。樹木横断器マイクロコードは「主」プログ
ラムと７個のサブプログラムすなわち手続きを備えてい
る。マイクロコードについてのコメントが／申ｃｏｍｍ
ｅｎｔ申／の形で与えられる。

主プログラムの第１のステップ（Ｂ−２ページ）は、２
行目のコメントにおいて述べられているように、レジス
タとフラッグ初期設定することである。、！２５図に示
すように、ＡＴ、ＴＴデータ旗柚し・ジスタ語ｏｃが「
逆転およびプロセス」フラッグ（ビット１）を有する。

その「逆転およびプロセス」フラッグは、樹木横断器を
面処理モードに切換えるものとすると、セットされる。

また、「面処理」モードビット（ビット１９）は、特定
の面を処理するものとすると、セットされる。それらの
共に表示リストの選別横断の初めに最初にリセットされ
る。

最初に横断すべきセグメントはビューボートセグメント
である。ビューボートセグメントのビューボートパケッ
トを表示プロセッサ４０（第１図）へ送ることにより、
ビューボートは初期設定される。

ＤＬＭレジスタファイル１１２（第１３図）は、表示リ
ストの選別横断中および面処理逆横断中にセグメントと
バッファポインタを格納するために、いくつかのレジス
タ場所１０〜ＩＢ（第２７図）を有する。ＤＬＭレジス
タアドレス場所１０〜１３には、見える（または潜在的
に見える）と選別作業中に判定された最後のセグメント
物体匡対して、同胞ポインタと、子ポインタと、選別バ
ッファポインタと、ヘッダブロックポインタとが格納さ
れる。

しかし、最初に、第１のセグメントのポインタ（すなわ
ち、ビューボートセグメント）が、主プログラムの５行
目と６行目に述べられているように、最後に見える物体
格納レジスタにロードされる。

スタック制御器のアドレスカウンタ３３０は、スタック
メモリ１２６内の現在のメモリ場所を指すスタックポイ
ンタである。スタックポインタがスタックメ七り１２６
の最初の場所へ戻ったとすると、それは、全てのセグメ
ント（樹木物体）が横断および逆横断されて、表示リス
トを使いきったことを示す。表示リストの全ての物体が
使いきられたとすると、ＡＬＵ語ＯＣ（第２５図）のフ
ラッグビット１７がセットされる。主プロセツサの８行
目はこの「樹木物′体が使いきられた」フラッグビット
を調べ、樹木物体が使いきられるまで（すなわち、使い
きられた樹木物体のビットがセットされるまで）８行目
のｒ　ｄｏループ」ルーチンヲ実行する。

１０〜２０行に述べられている別のｄＯループルーチン
は８行目の使いきられた樹木物体ｄＯループ内に入れ子
犬に入れられる。１０〜２０行のルーチンは、逆および
プロセスモードビット（ＡＫＵ語ＯＣ５ビット１）がセ
ットされるまで繰返えされる。選別横断中に同胞セグメ
ントと子セグメントを持たない見えるセグメントに遭遇
した時にそのモードビットはセットされる。それから樹
木横断器は表示リストの聞処理再横断の切換わる。逆お
よび面モードピットがセットされなかったと仮定すると
、スタックの最大容量をこえて「スタックあふれ状態」
を示したかどうかを判定するために、主プログラム（１
１１行目がスタックポインタを調べる。もしこえなけれ
ば、主プログラムは制御を、付録ＢのＢ−４ページに述
べられている「物体選別」手続きへ移す。

「最後の物体を探したか」どうかを示す別のフラッグビ
ット（ＡＬＵ語ＯＣ，ビット３）をＡＬＵ３１４が維持
する。選別すべきセグメントのための同胞ポインタ、子
ポインタ、選別バッファポインタおよびヘッダーブロッ
クポインタが、ＤＬＭレジスタファイル１１２（第２７
図）の「最後に探された物体」レジスタアドレス場所１
４〜１７にそれぞれ格納される。このセグメントは「最
後に探された物体」と名づけられる。選別プロセス中に
、セグメントが続いて潜在的に見えるものと判定された
とすると、それらのポインタはＤＬＭレジスタファイル
１１２のアドレス１０〜１３の「最後の見える物体」場
所へ転送される。それでそのセグメントは「最後の見え
る物体」と名づけられる。

「最後の物体が探された」フラッグがセットされないと
すると、「物体選別手続き」は制御を付録Ｂｔ７）Ｂ−
８ページの「最後に探された物体選択」手続きへ移す。

最後の見える物体が同胞セグメントを有するものとする
と（すなわち、同胞ポインタは妥当）、最後に探される
物体選択手続きに最後に見える物体レジスタ（アドレス
１０）から同胞ポインタを得て（８行目）、第２７図の
最後に探さｎた物体ヘッダブロックポインタレジスタ（
アドレス１７）に同胞ポインタを格納する。同胞セグメ
ントのそのヘッダブロックポインタはＤＬＭインターフ
ェイス３０６（第１３図ンへ転送されて、ＤＬＭレジス
タファイル１１２へのヘッダブロックパケットの転送を
開始する。このヘッダブロックパケットから同胞セグメ
ントの同胞ポインタと、子ポインタおよび選別バッファ
ポインタ（第４図）が第２７図の最後に探された適切な
物体ポインタレジスタ（アドレス１４〜１６）に与えら
れる。それから樹木横断器が選別バッファＤＬＭインタ
ーフェイス３０６へ送って、選別のために形状寸法プロ
セッサ３６への同胞セグメント選別バッファパケットの
転送を開始する（９行）。次に、「最後の物体が探され
た」フラッグ（ビット３、ＡＬＵ語ＯＣ）がセットされ
、「最後に探された物体同胞／子」フラッグ（ＡＬＵ語
ＯＣ，ビット５）がセットされて、探された最後の物体
が最後知見える物体の同胞であったことを示す。

最後に見える物体が同胞セグメントを持たないが、子セ
グメントを持っているとすると、樹木横断器は子セグメ
ントのヘッダーブロックをフェッチし、それから最後に
探された物体レジスタに子セグメントの適切なポインタ
を選別して、それらのポインタを格納するために、子セ
グメントの選別バッファを形状寸法プロセッサ３６へ転
送する（１４〜１７行）。

最後に見える物体が同胞セグメントまたは子セグメント
を持っていないとすると、樹木横断器は選別横断路の終
９に達したのであって、プロセス面モードビット（ＡＬ
Ｕ語ＯＣ１ビット１９）をセットする。また、「最後の
物体が探された」フラッグと「次に探す物体」フラッグ
（それぞれビット３と４）がリセットされる。

それから「最後に探される物体選択手続き」は制御を付
録ＢのＢ−４ページの物体選別手続きの６行目へ戻す。

そうすると、その６行目は制御を主プログラムの１９９
行目戻す。スタックがあふれなかったと仮定すると、１
０〜２０行目のｄＯループが物体選別手続きを再び呼出
す。

最後の物体が探されると（セグメントが選別された）、
物体選別手続きの８行目における樹木横断器が、形状寸
法プロセッサ３６が最後に探された物体の選別プロセス
がｉって、セグメント属性データを形状寸法プロセッサ
３６　（Ｊ８図）の出力レジスタファイル１２２に格納
したかどうかを判定する。

形状寸法プロセッサの出力を利用できないとすると（８
行）、次に探すべき物体のポインタが探された次の物体
のポインタレジスタ１８−Ｉ　Ｂ（第２７図）にロード
されたかどうかを樹木横断器が判定する。もしロードさ
れなけｎば、付録ＢのＢ−７ページの次に探す物体手続
きが呼出される。その手続きは、同胞ポインタが妥当で
おれば、すなわち、［探された最後の物体」が同胞を有
するものとすると、「探された次の物体」へラダーブロ
ックポインタ（ＤＬＭレジスタファイルアドレスＩＢ　
）を「探された最後の物体」同胞ポインタ（ＤＬＭレジ
スタファイルアドレス１４）に対して更新する。「探さ
れた最後の物体」セグメントが同胞を持たないとすると
、「探された最後の物体」子ポインタが、妥当であれば
、「探された次の物体」へラダーブロックにコピーされ
る。

探された次の物体へラダーブロックポインタ、次に横断
すべきセグメントのヘッダーブロックにスタートアドレ
スを与える。このヘッダーブロックポインタはＤＬＭイ
ンターフェイス３０６（第１３図）へ転送されて（６行
または１０行）、ＤＬＭレジスタファイル１１２へのヘ
ッダーブロックの転送を開始させる。ヘッダーブロック
パケットから同胞ポインタと、子ポインタと、選別バッ
ファポインタとが探された次の適切な物体レジスタアド
レス場所１８〜ＩＡ　（第２７図）にコピーされる。

「探された次の物体」フラッグ（ＡＬＵ語ＯＣ１ビット
４）もセットされて（３行）、このセグメントが既に探
されたものであることを示す。探された最後の物体が妥
当な同胞ポインタまたは子ポインタを持たないとすると
、樹木横断器は探された次の物体レジスタの適切なレジ
スタを選別して、「処理すべき面」フラッグビットをセ
ットする。

これにより「探された次の物体」手続きが終る。

物体選別手続きへ戻って、形状寸法プロセッサ出力を利
用できるものとすると、最後の物体が潜在的に見えるも
のと選別手続き中に形状寸法プロセッサ３６により判定
さｎたかどうかを判定するために、樹木横断器は形状寸
法プロセッサから状態フラッグレジスタ３７２（第２９
Ａ図）までの形状寸法プロセッサが選別した見える物体
（ＧＰ　０ＢＪＶＩＳ）制御出力線１２４テストする（
１６行）。最後の物体が見えると判定されておれば、樹
木横断器に、付録ＢのＢ−６ページに記載さｎている「
無条件更新」手続きを開始する。この手続きにおいては
、樹木レベルポインタが増加された後で最後に探された
同胞／子フラッグが「子」にセットされたとすると、最
初のステップ（６行）は、第９図に示すように、探され
た最後の物体ポインタをスタックメモリに格納すること
である。また、探された最後の物体ポインタが最後の見
える物体ポインタレジスタ１０〜１３（第２７図）へ転
送される。探された最後の物体が同胞であるとすると、
形状寸法プロセッサは形状寸法プロセッサ出力レジスタ
ファイル１２２からの属性データをスタックメモリ１２
６（第８区）のみへ転送する。あるいは、探された最後
の物体が子セグメントであると、データは形状寸法プロ
セッサスタックレジスタファイル１２０にも同様に格納
される（第８図）。先に述べたように、スタックレジス
タファイル１２０内のデータは属性の相続のために用い
られる。

それから、樹木横断器は探された最後の物体ポインタレ
ジスタ１４〜１７（第２７図）をリセットする（１５行
目）。探すべき次の物体のポインタを利用でき、かつそ
のポインタが妥当であるとすると、樹木横断器は探され
た次の物体のポインタ（レジスタアドレス１８〜ＩＢ）
を探された最後の物体ポインタレジスタに格納する（ア
ドレス１４〜１７）（１９行目）。探された次の物体フ
ラッグ（ＡＬＵ語ＱＣ、ピット４）をリセットした後で
（２１行目）、新しい探された最後の物体の選別バッフ
ァが形状寸法プロセッサ３６へ送られる。

制御は「物体選別」手続のＢ−５ページの１行目へ戻る
。探された最後の物体が見えないことが形状寸法プロセ
ッサ３６により知らされたとすると、そのセグメントと
、そのセグメントの全ての子孫とが無視され、それ以上
処理さｎない。したがって、探された最後の物体が同胞
でろれば、物体選別手続きにおける樹木横断器が最後の
見える物体の同胞ポインタ（ＤＬＭレジスタファイル場
所１０）を探された最後の物体の同胞ポインタに置き換
える（４行目）。さもないと、最後の見える物体の子ポ
インタが探された最後の物体の同胞ポインタで置き換え
られる。また、探された最後の物体の見えるフラッグが
リセットさｎる。

並んでいる次に横断すべき物体が探されると、次の物体
が探された最後の物体の同胞であるならば、探された最
後の物体のポインタレジスタが探された次の物体のポイ
ンタに置き換えられる。しかし、次の物体が探された最
後の物体の子であるとすると、次の物体の載物体が見え
ないと判定されるから、次の物体は選別されない。また
、面プロセスフラッグがセットされる。物体選別手続き
のＢ−５ページの２７行目は制御を主プログラムへ戻す
。

スタックかめふれを起さなければ、面プロセスがセット
されて、樹木横断器が同胞セグメントまたは子セグメン
トを持たないセグメントに遭遇するまで、主プログラム
は１０〜２０行のｄｏルーズの循環と、表示リストのセ
グメントの選別とを続行する。その点で、主プログラム
は「逆および面処理」手続きを呼出す。その手続きによ
り樹木横断器は表示リストを再横断し、横断路の選別さ
れたセグメントの潜在的に見える物体を面処理する（Ｂ
−３ページ、２〜４行）。

選別手続き中にスタックメモリ１２６があふれたとする
と、主プログラムはシステムバスインターフェイス１０
０のあふれフリップ７０ツブと割込み要求フリップ７０
ツブをセットする。それらの７リツプ７０ツブは、宛先
制御デマルチバイブレータ３７０（第２９Ａ図）のスタ
ックあふれセット（ＳＴ　ＯＶ　ＦＬ　ＳＴ）制御出力
線を起動することによりセットされる。それから樹木横
断器は無限ループへ飛越して、樹木横断器３２による割
込み要求に応答した端末プロセッサ１２による起動を待
つ。

簡単にいえば、面処理手続きは最後に選別された潜在的
に見える物体の属性データおよび変換マトリックスをス
タックの１番上から形状寸法プロセッサスタックレジス
タファイル１２０（第８図）へ再ロードすること、およ
び形状寸法プロセッサ３６が物体を面処理するためにそ
の物体に対するデータバッファパケットを形状寸法プロ
セッサＤＬＭレジスタファイル１１５に転送することを
備える。最後に選別された物体に対する面処理が終った
後で、スタックに格納されている残りの選別された物体
が逆および面処理ルーチンにより逆の順序で同様に処理
される。その逆の順序においては、それらの物体は選別
されて、「先入れ、後出し」法で格納される。妥当な子
ポインタを有するスタック物体に遭遇するまで、選別さ
れた潜在的に見える物体の面処理が続行される。その点
において、「選別スべき子」フラッグがセットされ、逆
および面処理ルーチンを出て、制御を主プログラムへ戻
す。

逆および面処理手続きは付録ＢのＢ−９〜Ｂ−１２ペー
ジに述べられている。第１のステップ（５行目）におい
ては、Ｂ−１３ページの「ポツプスタック」手続きが呼
出される。ポツプスタック手続キニ、子ポインタと物体
へラダーブロックポインタおよびスタックの１番上にお
ける物体の樹木レベルおよびフラッグ語（第９図参照）
を含ム初めの４語をＤＬＭレジスタファイル１１２（第
８図）へ転送する。選別手続き中に物体が潜在的に見え
るものと判定されたかどうかを判定するために、フラッ
グ語はＡＩＩＪ３１４へ転送される。（１１行）。物体
が潜在的に見えるということをそのフラッグ語が示した
とすると（１３行）、ＤＬＭレジスタファイル１１２へ
のへラダーブロックの転送を開始させるために、樹木横
断器はヘッダーブロックポインタをＤＬＭインターフェ
イス３０６（第１３図）へ送る（１４行）。ヘッダーブ
ロックが妥当なデータバッファポインタを有しておれば
、その物体の面処理操作のために、樹木横断器はその物
体の属性と変換マトリックスをスタックメモリ１２６か
らスタックバス３８を斤して形状寸法プロセッサ３６へ
転送する（２０行）。物体のヘッダーブロックが妥当な
データバッファポインタを持たず、セグメントが原形を
持たないことを示すと、スタックアドレス（ＡＬＵ語０
０）が減少させられて、スタック上の次の物体を指す。

同様に、物体の一部が見えると判定されたと物体フラッ
グ語が示したとすると（３０行）、スタックアドレスは
減少させられる。スタックアドレスを減少することによ
りアンダーツ０−が生じさせられたとすると、面処理手
続はスタックの１番上に戻っており、「樹木が使いきら
れた］フラッグがセットされる。

そのためにポツプスタック手続が終し、制御を逆および
面処理手続の７行目へ戻す。

物体ヘッダーブロックが呼出し制御ブロックであるとす
ると（８行）、パートナ−ポインタ（語４、第６図）が
０にセットされる（９行）。データバッファポインタが
妥当であって、物体がデータ原形を有し、一部が見える
フラッグ（選別）くツ７ア属性パケットの語２）がそれ
らの原形が潜在的に見えることを示したとすると（１２
行）、樹木横断器はその物体のための表示リストメモリ
に格納されているデータパケットの転送を開始する。

樹木横断器はデータバッファポインタをＤＬＭインター
フェイス３０６へ送る。そのＤＬＭインターフェイスは
パケットの初めの１６語をＤＬＭレジスタファイル１１
２と形状寸法プロセッサ３６のＤＬＭレジスタファイル
１１５へ送る。ノ（ケラトの長さカ３２語であれば、付
加１６語が形状寸法プロセッサ３６のＤＬＭレジスタフ
ァイル１１５へ転送される（３０るために、樹木横断器
は次のパケットポインタを樹木横断器８１Ｍレジスタフ
ァイル１１２に格納されている最初のパケットからとυ
出し、そのポインタをＤＬＭインターフェイス３０６へ
転送して次のパケットの転送を開始させる（２７行）。

次のデータバッファポインタが０であって、その物体の
ためのデータバッファ中に付加パケットが無いことを示
すまで、このプロセスは続行される（Ｂ−１０ページ、
４行）。表示リストメモリ１６からのデータパケットと
、スタックメモリ１２６からの属性および変換マトリッ
クスを用いて、形状寸法プロセッサ３６はその物体を面
処理する。そｎから、樹木横断器は選別すべき子（ＡＬ
Ｕ語ＯＣ１ピット２）をリセットし、フラッグを逆にし
て、処理する（　ＡＬＵ語ＯＣピット１）（Ｂ−１０ペ
ージ、８行）。

Ｂ−１１ページに述べらｎている制御を続けて、スタッ
ク上の次の物体を面処理すべきか（見えるならば）、ま
たはスキップすべきか（見えないなきかを樹木横断器は
次に決定する。まず、樹木横断器はスタック上の次の物
体のスタックアドレスを計算する（６行）。そのよう々
次の物体に対する樹木レベルと子ポインタはＡＬＵ　３
１４へ転送される。（７行と８行）。現在の物体（以前
に面処理された物体）の樹木レベルが次のスタック物体
の樹木レベルに等しくないとすると、次のスタック物体
は以前に処理された物体（現在の物体）の親である。次
のスタック物体が呼出しセグメントでないとすると（１
３行）、逆および面処理フラッグがセットされ（２２行
）、探された最後の物体の子ポインタと、探された最後
の物体の同胞ポインタが０にされて、樹木横断器ｔ−ｒ
だまして」「逆および面処理」ルーチンに再び入れて次
のスタック物体の面を処理させる。（樹木横断器は、子
セグメントまたは同胞セグメントを持たないセグメント
に遭遇したと樹木横断器には見えるから、先に述べたよ
うに樹木横断器は「逆および面処理」ルーチンに自動的
に入る。） 現在の物体の樹木レベルが次のスタックの物体の樹木レ
ベルに等しければ、それらの物体は同胞である（Ｂ−１
２ページ、２行）。次のスタックの物体が妥当な子ポイ
ンタを有するものとすると（６行λ樹木横断器は、探さ
れた最後の物体の同胞ポインタを０にセットし、探され
た最後の物体の子ポインタを次のスタック物体の子ポイ
ンタにセットし、かつ子を選別すべきフラッグにセット
することにより選別横断へ戻る（次のスタック物体の子
セグメントを選別する）（７〜１３行）。

次のスタックの物体が妥当な子ポインタを有するものと
すると、先に述べたようにフラッグとポインタをセット
して１−逆および面処理」手続きを再び呼出すことによ
り、次のスタックの物体が面処理される。

妥当な子ポインタを有する見える次のスタック物体に遭
遇するまで（またはスタックが使いきられるまで）、樹
木横断器は逆および面処理ルーチンの再呼出しと、呼出
された各見えるセグメントの面処理を続ける。その点に
おいて、逆および面処理ルー°チンが励起され、ストッ
クが使いきらなければ、樹木横断器は選別横断へ戻って
、スタックの物体の子でスタートする。

次に第１３図を参照する。樹木横断器３２のシステムバ
スインターフェイス１００カシステムパス１８からの外
部要求に応答する。ここで説明している実施例において
は、それらの要求は端末プロセッサ１２から発生される
。システムバスインターフェイス１００はアドレス行と
、アドレス変更予行とシステムバス１８のハンドシェイ
ク信号を復号して、要求されている樹木横断器の動作を
決定し、樹木横断器の適切なシステムバスハンドシェイ
ク信号を発生する。そのシステムバス１８は■ＩＩＥ／
＜スであるかう、システムバスインターフェイス１００
は樹木横断器３２が■侶スレーブと■侶インターラック
の機能を実行することを許す。

システムバスインターフェイス１００のハードウェアお
よびハンドシェイク書式は、前記■侶インターフェイス
仕様マニュアルに述べられているように、標準的な■侶
インターフェイス要求に合致Ｂ３２および長い語の転送
■εオプションを実現する。ここで説明している実施例
においては、システムバスインターフェイス１０Ｇは逐
次アドレッシングモードや短い語の転送は行わない。樹
木横断器３２は、システムバスの要求中に、推奨された
非Ｉ１０アドレス変更子コード（０９，ＯＡ、００．Ｏ
Ｅ）を認識する。

樹木横断器３２に対する■侃により開始された要求すな
わち命令に３つの種類に分けることができる。各種類は
類似のやシ方で実現される命令を含む。それら３種類は
次の通シでらる。

１、　マイクロコードメモリまたは書込み可能な記憶装
置（ＷＣＳ）の読出し動作および書込み動作。

２）マイクロシーケンサ停止動作とマイクロシーケンサ
再スタート動作および樹木横断器リセット動作。

３、　マイクロシーケンサスタート動作。

装置が動作を開始する時は、端末プロセッサ１２が一連
のＷＣＳ＠込み命令を出す。それらの命令は、・１７＋
ノーパフＩＱ−Ａ＼−小づスカ自−ｙ−Ｌ幸か紺＋織断
器のマイクロコードメモリ３０２へ送る。第２９Ｂ図に
示されているように、インターフェイス１０Ｇの■侶イ
ンターフェイス同期および制御論理３００のマイクロコ
ード格納／■侶イネイブル（ＭＩＣ８／ＶＭＥＥＮ）制
御線出方がマイクロシーケンサ３００（第２９Ａ図）の
入力端子へ結合される。ＭＩＣ８／ＶＭＥＥＮ　　制御
線がアクティブの時は、マイクロシーケンサ３００のア
ドレス出力が高インピーダンス状態にされる。その高イ
ンピーダンス状態にょし、システムバスインターフェイ
ス１００ハマイクロコードアドレス（ＭＩＣＡＤ）　　
バスを制御すること、およびマイクロコードをマイクロ
コードデータ（ＭＩＣＤＡＴＡ）バスを介してマイクロ
コードメモリへ転送することを許す。マイクロシーケン
サ３００が動作しておれば、読出しおよび書込み可能な
制御記憶装置命令がマイクロシーケンサ３００の動作を
直ちに停止させる。■侶システムバス書込み信号（ＷＲ
ＩＴＥ）　　は、システムバスに結合されているマイク
ロコードメモリ３０２とＷｃｓデータバッファ３８２と
間のデータの流れの向きを定める。

■況インターフェイス同期および制御論理３８０は、複
数のプログラム可能なプレイ論理装置（ＰＡＬｓ　）を
含む状態マシンによｐ実現される。その状態マシンは端
末プロセッサ１２からの割込み命令とスレーブ要求命令
を復号する。それらの命令はシステムパス１８の■侶ア
ドレス（ｖＡ）アドレスを介して送られる。■釦インタ
ーフェイス同期制御論理３８０の状態マシンは、制御論
理３８０の内部からのローカル状態信号も復号して、イ
ンターフェイス１００とマイクロシーケンサ３００を制
御する。

■伍アドレスストローブ（Ａｓ）が上昇した時に、シス
テムパス１８からの■侶アドレス（ＶＡ）情報がＶεア
ドレスレジスタ３８４に保持される。それからそのアド
レスは■侃インターフェイスアドレスバス（ＶＡＤＢＵ
Ｓ）上にイネイブルされ、その■侶インターフェイスア
ドレスバスからそのアドレスハ、マイクロコードアドレ
ス（ＭＩＣＡＤ）バスト、ローカルデータバス（ＬＤＢ
　）およびマイクロコード分岐アドレス（ＭＩＣＢＲＡ
Ｄ）バスに対して複数のアドレスレジスタ３８６内に受
けられる。

■正データバス（ｖｏＡＴＡＢｔｒｓ　）から来る■正
データは双方向バストランシーババッファ３８８内ニ保
持され、■侶インターフェイス内部データバス３８９上
にイネイブルされる。内部データバス３８９からデータ
はＷＣＳデータバッファ３８２またはローカルデータバ
ス（ＬＤＢ）　　３９０に受けられる。割込み中は、Ｄ
ＬＭＩ／Ｆ　ＤＯＮＥおよびＳＴＫ　０ＶＦＬのような
樹木横断器状態フラッグが割込みデータバッファ３９２
からのデータバス３８９に利用できる。ｗｃｓデータバ
ッファ３８２とローカルデータバスレジスタ３２はシス
テムパス１８で利用することもできる。

システムパス１Ｂの外部■正データバスとアドレスバス
は、樹木横断器３２を駆動するｌＱＭＨｚのクロック信
号に同期する。■侶インターフェイス岡期および制御論
理３８０は、■電システムパス１８の非同期■侶ハンド
シェイク信号を麗インターフェイス状態マシンに同期さ
せるパルス同期回路３ｓｏａ　（第３０図）を含む。第
３０図に示すｒ　らｆ−后ＩＪｔ８１５１ａ’ＪＲｎ＆
ｌ＋ｆｆ％ｎイ　−／パ　　ＪＨｎりと、一対の７４１
２０パルス同期集積回路５０４，５０６と、反転された
クロックを用いるＡＳ３７４　　レジスタ集積回路５０
８とを含む。すなわち、レジスタ５０８はクロックサイ
クルの中間点においてクロックされる。同期された信号
は反転されないが、元の信号が受けられてから最少限５
０ナノ秒間遅延させられる。同期回路３８０ａは蜀アド
レス安定（Ａｓ）信号と、組合わされたデータストロー
ブ（ＯＳＯおよびＤＳＩ　）信号と、割込み確認応答入
力（ＩＡＣＫＩＮ）信号とを利用する。関連する同期さ
れた出力信号は添え字ｒ３７４Ｑｊで示される。

先に述べたように、書込み可能な制御記憶装置読出し／
書込み命令にマイクロシーケンサ３００の動作を停止さ
せる。制御論理３８０の状態マシンは、マイクロシーケ
ンサのクロックフリップ７０ツブ５１４（第２８図）を
リセットすることにより、マイクロシーケンサの動作を
停止させることにより、マイクロシーケンサクロック信
号ＭＳＥＱＣＬＫを不能状態にする。ＤＬＭインターフ
ェイス３０６とスタック制御器３１２（第１３図）は停
止させられ々いが、割込まれたサイクルによるスタック
およびＤＩＭインターフェイスにおけるデータの損失を
阻止するために動作を続けることを許される。

書込み可能な制御記憶装置（ＷＣＳ）の動作が終った時
の停止状態にマイクロシーケンサ３００は放置される。

スタート命令または再スタート命令を発することにより
、マイクロシーケンサ３００は再スタートさせられる。

マイクロシーケンサの再スタート命令と停止命令は、マ
イクロシーケンサのクロックフリップフロップ（第３８
図）をそれぞれセットおよびリセットする。樹木横断器
のリセット命令は樹木横断器３２のリセット（ＳＹＮＣ
ＲＥＳＥＴ）信号線を起動する。■ｌＩＪセット（ＳＹ
Ｓ　ＲＥＳＥＴ）信号と樹木横断器リセット命令はマイ
クロシーケンサ３００のクロック信号（ＭＳＥＱＣＬＫ
）を停止させる。

第３の種類の命令はスタート命令を含む。ここで説明し
ている実施例においては、それらのスタート命令は動作
が非常に類似する。スタート命令は、システムバス１８
の樹木横断器３２の種々の場所に対する読出しと書込み
を可能にする。それらのスタート命令は、スタックメモ
リ１２６に対する読出しおよび書込みの動作と、スタッ
ク制御器３１２のスタックアドレスカウンタ３３０（第
１８図）に対する読出しおよび書込みの動作と、スタッ
ク制御器３１２（第１８図）のスタック語カウンタ３４
２からの読出し動作、または制御レジスタ３３６への書
込みとの動作と、ローカルデータバス状態レジスタに対
する読出しまたは書込みの動作と、ローカルデータバス
フラッグレジスタに対する読出しまたは書込みの動作と
、ＤＬＭレジスタファイル１１２（第１３図）に対する
読出しまたは書込みの動作と、選別／面処理動作および
ビック／アイデント（ｉｄｅｎｔ）　ｉｎ１作を開始さ
せること、ＤＬＭインターフェイス３０６状態の読出し
と、新しいアドレスにおいてマイクロシーケンサ３００
をスタートさせることを含む。

マイクロシーケンサのスタート命令の実行においては、
マイクロシーケンサのクロック信号（ＭＳＥＱＣＬＫ）
　　をイネイブルさせるために■侶インターフェイス状
態マシンがマイクロシーケンサクロック・フリップフロ
ップを七ッ卜する。■侃状態マシンは■侃アドレスも格
納し、ローカルデータバス（ＬＤＢ）がそれを利用でき
るようにもする。

書込みスタート動作が選択されたとすると、ｖＭＥデー
タバス（ＶＤＡＴＡＢＵＳ）からの■侶データ語も格納
され、ローカルデータバスがそれを利用できるようにさ
れる。

たとえば、重要な書込みスタート命令は、選別／面処理
およびピック／アイデント動作を開始する命令である。

この命令においては、ローカルデータバスが利用できる
ようにされた■侶データ語に表示リストメモリ・ルート
セグメントパケットアドレスを含み、それらの動作を開
始させるためにＤＬＭインターフェイス３０６により用
いられる。

読出し動作が選ばれると、ローカルデータバスから■［
Ｆ］”データレジスタ３９０に置かれたデータに、シス
テムバス１Ｂの■侶データバスへ戻される。

スタート命令においては、状態マシンが制御そのゲート
はマイクロシーケンサの場所０００Ｈに飛越させ、■侶
アドレスの下位ビットを、マイクロシーケンサマツプレ
ジスタへのマイクロブランチアドレス（ＭＩ　ＣＢＲＡ
Ｄ　）バスに置く。それから、マイクロシーケンサ３０
０は、命令サービスルーチンに対するマツプ向は飛越し
命令（マイクロシーケンサオーピーコード２）を実行す
る。このルーチンは、マイクロコードメモリの、マイク
ロブランチアドレス（ＭＩＣＢＲＡＤ）バスにより供給
される■侃アドレスの下位１２ビツトによυ識別される
アドレスに格納される。そのアドレスは任意の樹木横断
器マイクロコード場所を選択するために十分でらる。

マイクロブランチアドレスは、マイクロコードメモリ３
０２からのマイクロコード語の一部を格納する第２のパ
イプラインレジスタ３９４によっても供給できる。特定
のマイクロブランチアドレスソースは、パイプラインレ
ジスタ３６６のマイクロコード命令（ＭＩＣＩＮＳＴ）
出力により選択される。そ−ｋｑ　＋、＋Ａ・ツバ−ａ
　２０Ｑ　Ｉｆｆ此φム引λ　インバーｌ３９６は２つ
の出力ＶＢＲＡＤとＶＩＮＳＴＢＲヲ有Ｌ、それらの出
力はアドレスレジスタ３８６の出力とパイプラインレジ
スタ３９４の出力をそれぞれ交互にイネイブルする。

１つの特殊なスタート命令は、マイクロシーケンサ３０
０を１つの場所においてループさせ、■正データバスの
それがループするアドレスへ戻させるトラップ命令であ
る。トラップ命令はデータソースとして多目的フィール
ドを選択する。そのフィールドは分岐場所を含むｏ、　
Ｍデータレジスタ３９０は宛先としても選択される。こ
のようにして、トラップ命令はマイクロシーケンサの現
在のアドレスを結果として戻す。

■のインターフェイス同期制御論理３８０の■伍インタ
ーフェイス状態マシンは、■侶スレーブ要求に応じて３
つの状態を、および割込み要求に対する４つの状態をサ
イクルする。外部■電スレーブサイクルと割込み要求サ
イクルの状態図表現が第３１図に示されている。先に述
べたように、同期および制御論理３８０（第２９Ｂ図）
の状態マシンをプログラム可能なアレイ論理回路（ｐｕ
、ａ）で実現できる。第３１図の状態遷移図で表されて
いる８種類の論理状態が、第３２図および第３３図のＰ
ＡＬ実現における個々のフリップフロップ５１０ａ〜５
１０ｈにおのおの割当てられる。初期設定においては、
アイドル状態（０００）フリップフロップ５１０＆がプ
リセットされる。他の全てのフリップ７０ツブ５１０ｂ
〜５１０ｈはリセットされる。したがって、論理状態１
がアクティブ制御状態フリップ７０ツブへ伝えられる。

制御論理３８０により割込み要求が検出されたとすると
、■侃インターフェイス状態マシンが第３１図の左側に
示されている経路をたどる。それは状態００１，０１１
および０１０を含む。割込みサイクル中に、下位の３つ
の■侶アドレスビットが割込みアドレスに駆動され、割
込み確認応答線（ＶＭＥ　ＩＡＣＫ）が低レベルに駆動
される。それからアドレス安定！（ＡＳ）が低レベルに
駆動される。割込み確認応答を確めるためにはこれで十
分であるが、この特定のスレーブが確認応答されること
を確めない。

この特定のスレーブが割込みを確認応答したという確認
は、低レベルに駆動されるＩＡＣＫＩＮ線も含む。

■［Ｆ］インターフェイス状態マシンは、それらの条件
が満されたかどうか、および応答の前に樹木横断器側込
みがセットされたかどうかを判定する。

全ての条件が満されたとすると、■侶インターフェイス
状態マシンが割込み確認応答出力（Ｉ　ＡＣＫＯＵＴ）
を高レベルに保ち、■侶データストローブ（ＤＳ３７４
Ｑ）を待ち、それから、割込みデータバッファ３９２に
格納されている状態／ＩＤバイトを■正データバス３８
９に置くことを可能にする。おる条件が正しくないとす
ると、■侶インターフェイス状態マシンはシステムバス
１８からの信号をシステムバス１８に対するＩ　ＡＣＫ
ＯＵＴ　出力まで送る。

状態／ＩＤバイトの下位ビットは樹木横断密状態情報、
たとえばＲＵＮ／ＨＡＬＴ、ＤＬＭ　Ｉ／Ｆ　ＤＯＮＥ
。

ＳＴＫ　ＲＵＮＮＩＮＧおよびＳＴＫ　０ＶＦＬの各条
件を含む。

上位４ビツトは樹木横断器ＩＤである。それは、ここで
説明している実施例においては、１０００（２進）であ
る。第３２図は、制御論理３８０の■侶インターフェイ
ス状態マシンの割込み要求サービス部３８０ｂを論理的
に実現したものを示す。

■のスレーブ（データ転送）命令が検出されたとするト
、葎インターフェイス状態マシンは第３１図の右側に示
されている経路をたどる。それは状態１０１　、１１１
　、１００および１１０を含む。命令が舊込み命令の時
には状態１１１に入る。あるいは、命令が読出し命令の
時には状態１００に入る。両方の場合に、鷲アドレス情
報がＰＡＬデコーダに保持される。それの論理構成が第
３３図に示さｎている。■侃アドレス情報はマイクロシ
ーケンサアドレスと、マイクロシーケンサ分岐と、ロー
カルデータバスレジスタ３８６とにも保持される。樹木
噴断器３２はデータを長い語モードで転送するから、■
侶アドレス語の最下位ビットは、この実施例では、常に
０でるる。■侶アドレスにより表されている特定のスレ
ーブ関数が１０１状態サイクル中に復号される。それら
の命令の書式が第３４図に示されている。復号された関
数は前記マイクロシ−ケンサのスタート命令と、ストッ
プ命令と、再スタート命令と、リセット命令と、書込み
可能な制御記憶装置読出し／書込み命令とを含む。それ
らの命令はオーピーコードビット１７と１８により定め
られる。

それらの命令の実行においては、■侶インターフェイス
状態マシンが■εアドレスの下位部分（ビット１〜１３
）をマイクロシーケンサアドレス（ＭＩＣＡＤ）　　パ
スに置けるようにする。読出しＷＣＳ動作が選択される
ものとすると、語部分選択として次に下位のビット、た
とえばマイクロコードデータ（ＭＩＣＤＡＴＡ）語の下
位ビットＯ〜３１または上位ビット３２〜６３を状態マ
シンは復号する。データトランシーババッファ３８２の
適切なバッファが、選択さ九たビットを送ることができ
るようにされる。

データストローブ（ＤＳ３７４Ｑ）がアクティブの時に
■侶データレジスタ３８８がイネイブルされる。

■伍しジスタ３８８は、■侶転送確認応答が受けられた
時に、ディスエイプルにされる（データストローブＤＳ
３７４Ｑが高レベルに戻る）。

書込みＷａＳ動咋が選択されたとすると、■侶インター
フェイス状態マシンが■侶アドレスヲ復号し、ＷＣＳデ
ータバック７３８２に格納されている■侶データを、マ
イクロコードメモリ３０２に達するマイクロコードデー
タ（ＭＩＣＤＡＴＡ）バスに与えることができるように
する。この状態マシンはマイクロコードメモリ３０２の
出力を同時にディスエイブリし、■侶書込み可能制御記
憶装置書込みイネイブル（ｖｗｃｓｗＲＴｐＮｎ）制御
線を選択する。それらの書込み制御線は、書込み可能制
御記憶装置命令サイクルが終った時に選択される。

先に述べたように、マイクロシーケンサ書込み開始命令
により、マイクロシーケ／す３００は■εアドレスの下
位ビットに含まれているアドレスに開通てられ、マイク
ロシーケンサ３００のクロックフリップフロップ（第３
８図）が実行状態にセットされる。■のアドレスの下位
ビットはバッファ３８６の分岐アト１／スレジスタから
得られる。それらのビットは、状態マシンＶＢＲＡＤ制
御信号が起動された時に、マイクロ；−ド分岐アドレス
（ＭＩＣＢＲＡＤ）によう与えられる。選別／面処理動
作およびピック／アイデント動作のための表示リストメ
モリスタートアドレスを含む■侶データ語は、ローカル
データバスバッファ３９０から得ることができる。デー
タ語と■εアドレスは、マイクロシーケンサの制御の下
に、ローカルデータバス（ＬＤＢ）上で選択的にイネイ
ブルできる（すなわち、ソース制御デマルチプレクサが
ＬＤＶＢＤＡＴＡＳＥＬまたはＬＤＢＶＡＤＳＥＬ　　
（第２９Ａ図）を出力する）。

いくつかの例外を除き、読出し開始命令は書込み開始命
令に非常に類似している。■εアドレスの最上位ビット
、すなわち、■但書込み信号をテストすることによυ、
マイクロシーケンサ３００はＷスレーブ読出し命令と醒
スレーブ書込み命令を弁別できる。読出し命令により、
マイクロシーケンサ３００はデータ語をローカルデータ
バスバッファ３９０に書込まされる。■ｅインターフェ
イス状態マシンはローカルデータバス書込み動作を検出
し、■侶データレジスタ３８Ｂを介して７ステムバスへ
データ出力を与えることを可能にする。

システムパス１８がデータ転送を確認した時に、状態マ
シンはレジスタ３８８を不能状態にする。

第３２図と第３３図に示す状態マシンＰＡＬ回路への入
力順の数減少させるために、システムバス１Ｂからの入
力信号の多くは、第３５図の論理回路３８０ｄにより表
されているＰＡＬ回路へまず与えられて、減少された出
力信号ＭＥ　、　ＩＲＱＸ’　ＩＮＴＲＰＴ　。

ＩＡＣＫＯＵＴ、ＷＯ２および５ＴＡＲＴを発生する。

同期および制御論理３８０の制御出力を発生するために
、以下に付加ＰＡＬ回路はもちろん、第３２図と第３３
図に示す状態マシンＰＡＬ回路によって、それらの出力
信号は入力信号として用いられる。

付録りは、アドレスレジスタ３８６と、ＶＭＶＬＤＢレ
ジスタ３９０ト、ＷＣＳデータバック７３８２と、割込
ミデータバツファ３９２と、■電データレジスタ３８８
とを制御する、同期および制御論理３８０のイネイブル
信号およびクロック線信号のための出力制御論理式を記
述するものである。付録りのレジ。

スタ出力制御論理式の論理回路により実現したものを第
３６区に示す。その図に示すように、レジスタ出力制御
論理３ｓｏｅは第３２図および第３３図の状態マシン制
御状態情報と、入力減少論理３８０ｄ　（第３５図）か
ら選択された状態情報を組合わせて、■侶インターフェ
イス１０Ｇの上記レジスタのための制御信号を発生する
。

第３７図は、システムバス１Ｂに対する割込み要求（Ｉ
ＲＱＸ）制御信号を発生するための同期および制御論理
３８０の一部３８０ｆを示す。制御論理３Ｂｏｆはフリ
ップフロップ５１２を含む。この７リツプ７０ツブは、
マイクロシーケンサ３０Ｇのソース制御デマルチプレク
サ３６８（第２９Ａ図）のローカルデータバス割込み選
択（ＬＯＢ　ＩＮＴＥＲＲＵＰＴＳＥＩＪＣＴ　）制御
信号出力によってセットでき、かつ、割込みがシステム
バス１８により確認された時にリセットされる。

第３８図に示すように、同期および制御論理３８０の一
部３８０ｇがマイクロシーケンサクロック線Ｍｓｇｑｃ
ｔ、ｘを制御する。制御回路３８０ｇはフリップフロッ
プ５１４を含む。このフリップフロップは、マイクロシ
ーケンサのクロックをディスエイプルにすベキ時にリセ
ットされ、マイクロシーケンサのクロックの実行を許す
べき時にセットされる。

フリップフロップ５１２は樹木横断器同期リセット信号
５ＹＮＣＨＲＥＳＥＴによってリセットでき、がっ、■
侶アドレスのビット１６によっても制御される（第３４
図）。妥当な樹木横断器■侃命令を受けると、■侃イン
ターフェイス１００がその命令を終ると、すなわち、イ
ンターフェイス１００が第３１図に示されているモード
１１０を出ると、フリップ７０ツブ５１２は■侶アドレ
スビット１６に従ってセットされる。

樹木横断器３２の同期リセット信号５ＹＮＣＨＲＥＳＥ
Ｔが制御回路３８０ｈ　（第３９図）にょシ発生される
。フリップ７０ツブ５１６は、システムバス同期リセッ
ト信号または■侶命令（第３４図）のビット１５によっ
てセットできる。樹木横断器同期リセット信号は樹木横
断器３２のみをリセットする。■侶アドレスビット１５
がセットされ、命令が終った後で樹木横断器リセット動
作が始って、樹木横断器■侶インターフェイス１００が
ｉ在の命令サイクルを終ることができるようＫする。

カウンタ５１８がリセット制御回路３８０ｈに含まれて
、２５５クロック周期すなわち２５．５マイクロ秒とい
うようにリセット時間を最短にする。したがって、ここ
で説明している実施例においては、■電システムリセッ
トが起きて２５．５マイクロ秒が経過するまで、樹木横
断器３２は■侶指令を受けない。

第４０図は、１クロツクのための第３８因の実行／停止
回路３８０ｇのべ出力を遅延させるための、同期および
論理３８０の論理回路部３８０１のフリップ７０ツブ５
２０を示す。遅延されていない阻取信号が命令駒入カゲ
ート３７８　（第２９Ａ図）へ与えられるとすると、マ
イクロシーケンサ３００は再び実行する。その代りに、
フリップフロップ５２０からのＤＥＬＡＹＥＤ　ＲＵＮ
出力信号がマイクロシーケンサ命令アンドゲート３７８
へ与えられたとすると、マイクロシーケンサがスタート
または再ス（マイクロシーケンサリセット）は命令００
０Ｈへ飛越させ、先に述べたようにマイクロシーケンサ
割込みとして用いられる。■伍アドレスビット１８（第
３４図）は、遅延させられたＲＵＮ信号と、遅延させら
れていないＲＵＮ信号のいずれを選択するかを制御する
。

スタックのめふれが検出されると、マイクロシーケンサ
３００は、宛先制御デマルチプレクサ（第２９Ａ図）（
Ｄスタ７りあふレセット（ＳＴ　０ＶＦＩ、　ＳＴ）出
力制御線を起動する。この信号は、同期および制御論理
３８０（！４１図）の一部３８０ｊのスタックあふｎ７
リツプフロツブ５２２をセットする。また、スタックろ
ふれが検出された後でマイクロシーケンサ３００は割込
みを発生する。端末プロセッサ１２は割込みを確認し、
割込みデータバッファ３９２（第２９Ｂ図）に格納され
ている状態／ＩＤバイトのビット３としてスタックあふ
れフラッグを受ける。■化インターフェイス状態マシン
割込み確認応答サイクルの最後の状態（０１０）からふ
れ（０１１）の間に状態／ＩＤバイトが鷲データバッフ
ァ３８８にロードされ、その後で最後の状態（０１０）
に変更できる。また、同期リセット（ＳＹＮＣＨＲＥＳ
ＥＴ）信号によりスタックらふれフリップフロップ５２
２をリセットできる。

下記の状態のいずれかが起きた時に郁システムバスの誤
シが検出される。

１、　■ｇ　バス制御信号ＤＳＬが低レベルの時の割込
み確認応答。

２）　　ＶＭＥバス長語転送以外のデータ転送。

３、　　Ｍバスデータス）Ｏ−プ（Ｏ８０，０８１）が
ともに低レベルでない時の長語転送。

４、　　ＶＭＥアドレスビットＡ０１が高レベルの時の
長語転送。

バス誤り制御信号を発生するための同期および制御論理
３８０の一部３８０Ｋが第４２図に示されている。■侶
インターフェイス状態マシンの命令または割込み確認応
答サイクル中にバス誤シが検出されると、バス誤υフリ
ップ７ｏツブ５２４がセットされる。そのバスｘｂフリ
ップフロップ５２４は、現在のサイクルが終る時または
リセット中にりセットされる。

読取ジスタート命令を支持するためにマイクロコードメ
モリ３０２がプログラムされるとすると、樹木横断器３
２はデータ値をローカルデータバスバッファ３９０へ戻
すべきである。更に１端末プロセツサ１２は、樹木横断
器３２が、別の命令を送る前に、特定のスタート命令を
実行するために十分な時間をとらせるべきである。

第５７〜６３図はここで説明している実症例における樹
木横断器３２を実現するための特定の集積回路の相互接
続を示すものである。

ここで説明している実施例における端末プロセッサ１２
はワンチップ汎用マイクロコンピュータである。第４３
図は第１図の端末プロセッサ１２の詳しいブロック図で
ある。この端末プロセッサ１２は副プロセツサ部４００
を含み、この副プロセツサ部４００はマイクロプロセッ
サと、関連する周辺集積回路チップとを有する。ここで
説明している実権例においては、そのマイクロプロセッ
サはナショナル・セミコンダクタ（Ｎａｔｉｏｎａｌ　
Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）ＮＳ　３２０３２　ＣＰ
Ｕチップで構成でき、周辺チップはナショナル・セミコ
ンダクタＮＳ　３２０８１浮動小数点ユニット（ＦＰＵ
）ト、ナショナル・セミコンダクタＮＳ　３２０８２メ
モリマネージメントユニツト（ＭＭＵ）　　と、ナショ
ナル・セミコンダクタＮ５３２２０１タイミング制御二
ニツト（ＴＣＵ）　　とを含むことができる。

制プロセッサ部４００は、３２ビツトローカルデーｌバ
ス４０２と２４ピツトローカルアドレスバス４０４を介
して、端末プロセッサ１２の別の部品と交信する。デー
タが副プロセツサ部４００とデータバス４０２０間を、
副プロセツサ部４００のデータトランシーバを汗して転
送される。副プロセッサ部４００ハ、アドレスバス４０
４　Ｋ置くべきアドレスを保持するラッチも有する。

端末プロセッサ１２は副メモリ部４０６も含む。

この副メモリ部はダイナミック・ランダムアクセスメモ
リ（ＤＲＡＭ）と読取り専用メモリ（ＲＯＭ）を４０２
およびローカルアドレスバス４０４との間の読出し動作
と書込み動作は、副メモリ部４０６のバスインターフェ
イスを介して行われる。ランダムアクセスメモリは副プ
ロセツサ部４００　、または外部直接メモリアクセス装
置によυアクセスできる。

端末プロセッサ１２は外部装置と交信するために４つの
インターフェイスを有する。第１のインターフェイスは
、システムバス１８をｉ末７”１ツサ１２のローカルデ
ータバス４０２　ドローカルアドレスバス４０４に結合
スるシステムバスインターフェイス４０８である。先に
述べたように、この実権例のシステムバス１８は標準の
ＶＭＥパスである。

システムバスインターフェイス４０８は、全体の■釦パ
スのための仲裁ロジックを含むＶＭＥマスタおよびスレ
ーブインターフェイスである。インターフェイス４０８
のスレーブ部は、副メモリ部４０６のランダムアクセス
メモリ部を直接アクセスできる。システム■のバス１８
に対するインターフェイスとして、システムバスインタ
ーフェイス４０８Ｉ詩　借二１１１ζノイらノ１ノｌ罰
−姉中１１１１−ズ（ｒｅａｄ　ｒｅｌｅａｓｅ）　　
と、サイクル翻訳およびバイト交換とを含む通常のアド
レスおよびデータ経路制御機能を含む。システムパスイ
ンターフェイス４０Ｂは割込み取扱い器と、タイムアウ
トモジュールと、アドレス復号と、ローカルパス仲裁と
、適切な■のパス同期および制御論理とを有する。

第２のインターフェイス４１Ｇは４本の非同期直列線を
有するインテリジェント直列インターフェイスを構成す
る。各非同期直列線はプログラム可能なボー速度を有し
、少くとも２本は標準のモデム制御器を有することが好
ましい。タブレット２０と、キーボード２２および表示
装置２６（第１図）をそｎらの直列ポートを介して端末
プロセッサ１２へ結合できる。

インターフェイス４１０の制御は、この実施例で゛ハロ
８０９　ＣＰＵで構成されるマイクロプロセッサによ９
行われる。インターフェイス４１０のＣＰＵ　ハデュア
ル・ユニバーサル非同期受信器／送信器（ＤＵＡＲＴＳ
　５ＣＮ６８６８１）を制御する。直列ポート−４１２
がドライバ／受信器を升してＤＵＡＲＴＳへ結合される
。この実施例においては、ドライバ／受信ｉハＲ８２３
２プロトコルとコンパチブルである。

インターフェイス４１０との間でやシとシされるデータ
は、８ビット周辺パス４１４に結合されているデュアル
ボートル巴を通る。３２ピツト＝８ビツト・データバス
インターフェイスが、８ビット周辺バス１４を端末プロ
セッサ１２の３２ビツトローカルデータバス４０２へ結
合する。

インターフェイス４１Ｇは並列インターフェイスも有す
る。この実施例においては、その並列インターフェイス
はセントロニクス規格（ＣｅｎｔｒｏｎｉｃｓＳｔａｎ
ｄａｒｄ）に適合するよちに構成さｎる。したがって、
インターフェイス４１０のセントロニクスポート４１７
をプリンタに結合できる。

イーサネット・インターフェイス４１８が端末プロセッ
サ１２をホストコンピュータに結合する。

イーサネット・インターフェイス４１８は直接メモリア
クセス制御器を含む。この直接メモリアクセス制御器は
インターフェイス４１８を２４ビツトローカルアドレス
バス４０４へ結合する。イーサネット・インターフェイ
ス４１８からのデータはランス（Ｌａｎｃｅ）　ＡＭ７
９９０　を通って１６ビツト周辺バス４２０に達する。

その周辺パスは３２ビツト→１６ビツトデータパスイン
ターフエイスバス４２２により３２ビツトローカルデー
タバス４０２へ結合される。

ここで説明している実施例においては、イーサネット・
インターフェイス４１８は取外しできる別のボードに設
けられる。異なる種類のインターフェイスｔ−１１ｆる
ホストコンピュータに対しては、イーサネット・インタ
ーフェイス４１８を用いずに、別のインターフェイスポ
ードを用いることができる。

ディスクドライブ（１示せず）を端末プロセッサ１２０
８ビツト周辺パスへ結合するために、小型コンピュータ
装置インターフェイス（ＳＣ８Ｉ）４２４を設けること
ができる。そのＳＣ８Ｉインターフェイス４２４は、２
４ビツトローカルアドレスバス４０４へ結合される直接
メモリアクセス（ＤＭＡ　）制御器を含む。

割込み制御器４２６は、種々の周辺装置と、樹木横断器
３２と、端末プロセッサに結合される形状寸法プロセッ
サ３６とのための入来割込み信号を取扱う。端末プロセ
ッサ１２は実時間クロック４２８と、プログラム可能な
タイマ４３０をも有する。

発生器４３２が、インターフェイス４１Ｂおよび５Ｃ３
Ｉインターフエイス４２４のｌ制御器と、プログラム可
能なタイマ４３０と、インテリジェント直列／セントロ
みクスインターフエイス４１０のデュアルボー）　ＲＡ
Ｍと、メモリ４０６の状態ラッチおよびＥＰＲＯＭとの
ためのデータ確認応答１−　ＤＴＡＣＫｊ信号を発生す
る。

前記周辺装置のためのインターフェイスを有スるマイク
ロコンピュータと、メモリにグラフィックスデータを書
込むためのプログラムとはこの分野において良く知られ
ている。たとえば、フオレイ（Ｆｏｌｅｙ）　　および
パン・ダム（Ｖａｎ　Ｄａｍ）著［ファンダメンタルス
・オプ・インターアクティブ、コンピュータ・グラフィ
ックス（Ｆｕｎｄａｍｅｎｔａｌｓｏｆ　Ｉｎｔｅｒａ
ｃｔｉｖｅ　Ｃｏｍｐｕｔｅｒ　Ｇｒａｐｈｉｃｓ）ｊ
、アデイソン・ウェルズレ−・パブリツシャース（Ａｄ
ｄｉｓｏｎ　Ｗｅｌｓｌｅｙ　Ｐｕｂｌｉｓｈｅｒｓ）
　　発行の第９章にはグラフィックスデータを階層構造
で書くためのいくつかのアルゴリズムが示されている。

第６４〜９０図、第９１Ａ図および第９１Ｂ図には、こ
の実施例の端末プロセッサを実現するための特殊な集積
回路の相互接続を更に示す。

以上の説明から、グラフィックスデータベースの横断を
容易にする独特のアーキテクチャを本発明が提供するこ
とがわかる。樹木横断器３２は、データベースを作成お
よび維持する端末プロセッサとは独立に、表示リストメ
モリへ与える一連のアドレスを迅速に発生し、データベ
ースが完全に処理さｎるまでデータベースを横断する。

表示リストメモリ１６の出力ポートを形状寸法プロセッ
サ３６に結合する専用データ路は、極めて高いデータ帯
域幅バスをメモリ１６から形状寸法プロセッサ３６まで
発生する最少のハンドシェイク要求を有する。樹木横断
器３２と形状寸法プロセッサ３６の間の双方向スタック
バス３８が全体のデータ処理速度を一層向上させる。

本発明の種々の面の変更は当業者にとっては明らかなこ
とがもちろんわかるであろう。それらの変更のめるもの
は研究を行った後でのみ行われるようなものであり、別
の変更はエレクトロニクスにおける常識桟度のものであ
る。たとえば、ｖＭＥバス以外のバスをシステムノ（ス
１Ｂの代りに使用できる。他の実施例も可能であり、そ
れらの実施例の構成は用途に応じて異なる。したがって
、本発明の範囲は詳細な説明の項において述べた特定の
実施例により限定されるものではなく、特許請求の範囲
のみにより定めるべきである。

ｓｗｂｍ！Ａ）り−１ｗｔ５ｙｔｒｒ−亦ＴｔＴｙ’−
１）付　　　懺　　　Ａ 名　　称　　　　　　　　　　　　　　　　ページモー
ド状態式　　　　　　　　　　　　　Ａ−２力ウンタ状
態式　　　　　　　　　　　　Ａ−３メモリ制御器信号
式　　　　　　　　　　Ａ−４明ｍ否のｎｔａ（門合に
ズ叉Ｖレノ モード状態式（Ａ−２） ＋　Ｆ會Ｅ脅Ｄ１１Ｃ ＋　　Ｆ”Ｅ嚢？５命　　Ｂ ＋　　　Ｆ會Ｅ”５　　＊　　　　　　　　　　　　Ｅ
ＮＤ”ＲＯ［、ＬＯＶＥＲ＋　　ＲＥＳＥＴ 百−７＊百☆５ ＋Ｆ”百☆８１１Ｂ ＋　　Ｆ會Ｅ會０　　＊　　（ 十ＶΦＤ　”　　　　　　　　　　　　　　５ＴＡＲＴ
ＢＩＴ＋　　　Ｆ”Ｅ會Ｏ會　Ｃ＊Ｉｌｌ　　　　　　
”　　　百に５＋　　　ＲＥＳＥＴ 百　ｓ　　　　　　　Ｆ”Ｅ會０ ＋ＹΦＯ倉　　　　　　　　　　　　　！；ＴＡＲＴ１
３ｆＴ÷　　Ｖ＊　　Ｄ　会　で ＋？＊ｏ＊ａ 十　　百脅　　　Ｄ　ＩＩ　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　巳１ｊ８５７＋　　　Ｆ＊Ｅ”Ｄ　　會
　Ｃ＊Ｂ☆　　　　　　　百汀６÷　　ＲＥＳＥＴ 明細書の浄書（内容に変更なし） カウンタ状態式（Ａ−３） Ｋ富 Ｘ禽　１０ＭＨ２ｇ 十　　　　　　　　　　　Ｂ ＋　　　ＲＥＳＥＴ 百瓢 百會Ｋ Ｃ脅に ＋　　　Ｆ”Ｅ”Ｄ”　　　　　　　Ａ＋ＲＥＳＥＴ ひ 百會に 十　　　　　　　　で☆百 ＋　　　Ｆ’脅Ｅ”Ｄ”　　　Ｃ 十で會Ａ ＋ＲＥＳＥＴ ＳＴＡＲＴＢＩＴ− ５ＴＡＲＴ会５ＴＡＲＴＢＩＴ ＋　　　Ｆ”Ｅ嚢り會 ＋ＲＥＳＥＴ 注＄ １０ＭＨｚ信号は１０　ＭＨｚクロック信号が反転およ
び遅延させられたものである。

明細書の浄＊＜内容に変更なしン メモリ制御器信号式−続き ＳＴＫ、ＭＥＭ、ＲＡＳＺＮ　　ツ Ｖ☆　Ｄ＊ご☆　Ａ 十　　Ｖ會　　Ｄ、會　　　Ｂ４ ÷　　ＦＥＥ會０１１　で會　　Ａ ＋　　　Ｆ”Ｅ”Ｄ　　會　で★Ｂ ＋　　Ｆ會Ｅ”Ｄ　　舎　Ｃ ＋Ｆ嚢Ｅ會百會Ｂ ＋　　Ｆ會Ｅ☆Ω　會　　　　　　　　　　　　ＥＮＤ
會ＲＯＬＬＯＶＥＲ會　ＳＴＸ、ＭＥＭ、Ｒ／Ｗ＋　　
Ｆ☆Ｅ”［）☆　　　　　　　　　　　　Ｄ、ＥＮＤ☆
Ｒｏｔ、ＬＯＶＥＲ”ＳＴＫ、ＭＥＭ、Ｒ／ＷＳＴＫ、
ＭＥＭ、ＣＡＳＺＮ　　露 ｒ責Ｅ會Ｏ介　　　Ｂ會Ａ ＋　　　Ｆ”Ｅ”Ｄ　　會　Ｃ＊　　Ａ＋　　ＦｅＥ会
百禽Ｃ青百会　　ＥＮＤ＊ＲＯＬＬＯＶＥＲ＊ＳＴＫ、
ＭＥＭ、Ｒ／Ｗ＋　　Ｆ會Ｅ”Ｈ会　Ｃ★百会　　　Ｄ
、ＥＮＤ＋ＲＯＬＬＯＶＥＲ”ＳＴＫ、ＭＥＭ、Ｒ／Ｗ
＋　　Ｆ會Ｅ”Ｄ會 ＳＴＫ、ＭＥＭ、ＲＦＲ５Ｈ− ′ｆ★　Ｄ會ご ÷　　ｐ＊　　　Ｄ　＊Ｂ ＋　Ｙ会　Ｄ會　　　　　ＧＰＲＤＹ ＋　　Ｆ會Ｅ”Ｄ”Ｃ會Ｂ　會　ＥＮＤ＋　　　ｙ会ｇ
＊Ｑ＊　　５ＴＡＲＴ　　ＢＩＴ明細書の浄書（内容に
変更なし） メモリ制御器信号式−続き ５ＴＫ、ＭＥＭ、ＡＤＳ　　− と　ｏ１１ζ 十　　Ｆ＊　　　Ｄ　　＊　　　　　　　　　　５ＴＡ
ＲＴＢＩＴ十　　Ｆ★　　Ｄ　會　　　　Ｂ 十　　Ｆ會　　Ｄ　　”　　　　　　　　　　　　ＧＰ
ＲＤＹ＋　　　ＦｍＥ会Ｄ　會　　　Ｂ＊に ＋　　ｒ＊＋：＊Ｆ　　會　　百嚢λ ＋　　　ｐ青Ｅ會ｉ５會（會百★に＊　　　百ｎ６＋　
　　ＦＥＥ會ＯｅＣ☆Ｂ ＋　　Ｆ會Ｅ＊５　會　で舎百會に ＋　　　Ｆ＊Ｅ＊Ｄ”Ｃ”Ｂ”Ａ”ＲＯＬＩ、０ＶＥＲ
”ＥＮＤ階マ前ｌ［可て− Ｆ嚢Ｅ會Ｄ　会　ご☆Ｂ ＋　　　ＦＥＥ脅５　☆　で 十　Ｆ☆Ｅ＊１）１）　　Ｂ ＋　　　Ｆ”ＥｔＤ　　會　　　　　　　　　ＥＮＤ”
ＲＯＬＬＯＶＥＲ＊ＳＴＫ、ＭＥＭ、Ｒ／Ｗ＋　　　Ｆ
”Ｅ”Ｄ　　會　　　　　　　　Ｄ、ＥＮＤ＋ＲＯＬＬ
ＯＶＥＲ”ＳＴＫ、ＭＥＭ−Ｒ／ＷＳＴＫ、ＭＥＭ、Ｗ
ＩＮ　　− Ｆ會Ｅ　　　　嚢　　　Ｂ”　　　　ＳＴＫ、ＭＥＭ、
Ｒ／Ｗ十　　ＦＥＥ會百　会　で　　★　　　　百１５
ぐ、ＭＥＭ＝１ξ乙４＋　　　Ｆ”Ｅ會百　☆　　　　
　　　　ト１１で、ＭＥＭτｌし乙Ｑ＋ＩＰ＋ＮＤ＊５
ＴＡＣＫ、ＢＵＳ、Ｇ　　− Ｆ會Ｅ☆Ｄ　☆ ＋　　　Ｆ＊Ｅ＊Ｄ ＳＴＡＣＫ、ＢＩＪＳ、ＤＩＲ− ９ＴＡＣＫ、ＭＥＭ、Ｒ／Ｗ ＳＴＡＣＫ、ＢＵＳ、ＣＡＢ、ＥＮＢ　　詭　　＆６＋
　　　Ｆ”Ｅ”Ｄ　　＊　　Ｃ”Ｂ會　Ａ　會　　ＳＴ
Ｋ、ＭＥＭ、Ｒ／Ｗ＋　　Ｆ☆Ｅ會′５　会　で　会ａ
＊Ｘ＊　　　　ＳＴに、ＭＥＭ、Ｒ／ＷＳＴＡ（Ｊ、Ｂ
ＵＳ、ＣＢＡ、ＥＮＢ　　−１＆＆Ｆ”Ｅ會り＊百☆Ａ
　會　ＳＴＫ、ＭＥＭ、Ｒ／ＷＰＲＤＹ ＋　　ＳＴＫ、ＭＥＭ、ＤＥＳＴＩＮＡＴＩＯＮ注 この信号は希望の信号の前駆信号である。

明細書の浄ｉ！Ｆ（内容に変更なし） 付　　表　　　Ｄ Ｇ　Ｌｏｗ　ｍ　（Ｍｏｄｅ　１００　＋　Ｍｏｄｅ　
ｉｌｌ　＋　Ｍｏｄｅ　１１０）舎ＷＣ５會ＶＭＥ、Ａ
ｄｄｒ　　　１４ Ｇ　Ｈｉｇｈ　＝　＋Ｍｏｄｅ　１００　＋　Ｍｏｄｅ
　１１１　＋　Ｍｏｄｅ　１１０）会ＷＣＳ　嘴ＶＭＥ
＋Ａｄｄｒ　　　１４ ＶＭＥ　Ａｄｄｒ／Ｍｉｃｒｏ　Ａｄｄｒ　Ｂｕｆｆｅ
ｒ　３８６Ｅｎａｂｌｅ　ＩＩＩ　（Ｍｏｄｅ　１００
　＋　Ｍｏｄｅ　Ａｌｌ　＋　Ｍｏｄｅ　１１０）　”
　ＷＣ５Ｓヒａセｕｓ　　Ｂｙｔｅ　　Ｉｎセｒｐｔ　
　Ｄａｔａ　　Ｂｕｆｆｅｒ　　３９２Ｅｎａｂｌｅ　
　！　Ｍｏｄｅ　　ＯｌｌＶＭＥ　　Ｄａｔａ　　Ｂｕ
ｓ／Ｌｏｃａｌ　　Ｄａｔａ　　Ｂｕｓ　　Ｂｕｆｆｅ
ｒ　　３９０ＬｏｃａｌＤａｔａＢｕｓＲｅａｄＬｏａ
ｄｓ　ｌＯＭＨｚ”　ＬｏｃａｌＤａｔａＢｕｓＳｅｌ
ｅｃセ Ｌｏｃａｌ　　Ｄａｔａ　　Ｂｕｓ　　Ｗｒｉｔｅ　　
Ｌｏａｄ　　！　　ｌＯＭＨｚ　　貴　Ｍｏｄｅ　　１
ｌｌＧＡＳ　−カ汀η万會５ＴＡＲＴ　＊　ＷＲＩＴＥ
ＧＢＡ　　ｓ　　Ｌｏｃａｌ　　Ｄａｔａ　　Ｂｕｓ　
　ＶＭＥ　　Ｄａｔａ　　５ｅｌｅｃ仁ＶＭＥ　　Ｄａ
七ａ／ＶＭＥ　　Ｄａｔａ　　Ｂｕｓ　　Ｂｕｆｆｅｒ
　　３ＢＢＶＭＥ　Ｄａｔａ　Ｗｒｉｔｅ　　Ｌｏａｄ
　！　ＤＳ３７４Ｑ　”　ＷＲＩＴＥＶＭＥ　Ｄａｔａ
　Ｒｅａｄ　Ｌｏａｄ　ｍ　ＷＣ５会Ｍｏｄｅ　１００
会１０ＭＨｚＶＭＥ　ｏａｔａ　５ｅｘｅｃｔ　　　　
ｍ　５ｔａｒｔ　”　　（ＭＣｘ３＠　１００　＋　Ｍ
Ｏｔ３ｅ　１１０）注 ｌＯＭＨｚ信号は１０ＭＨｚクロックの前駆信号である
。

付　　　表　　　Ｂ 樹木横断器マイクロコードの プログラム設計言語についての記述 口　　　　　　次 ページ 主プログラム　　　　　　　　　　　　　Ｂ−２物体選
別手続き　　　　　　　　　　　Ｂ−４無条件更新手続
き　　　　　　　　　　Ｂ−６探された次の物体の手続
き　　　　　　Ｂ−７最後に探された物体選択手続き　
　　　Ｂ−８逆および面処理手続き　　　　　　　　Ｂ
−９ポツプスタック手続き　　　　　　　　　Ｂ−１３
主プログラム（Ｂ−２） ／２データレジスタとフラッグを初期設定＊／面プロセ
スモードビット（ＡＬＵ語ＤＣ，ビット１９と１）をセ
ット／リセット 初期設定ビューポート 第４のパケット情報を最後の見える物体格納レジメタに
ロード（ＤＬＭレジスタフラッグ場所１０〜１３）（樹
木物体が使いきられる）までｄｏ（ＡＬＵ語ＤＣ。

ビット１７） ＊ ／　スタックポインター第１の場所シ スタックポインタがスタックの最大より大きいならば逆
および面処理（ＡＬＵ語ＤＣ，ビット１）までｄ。

そうすると ／　スタックあふれ＊／ スタックあふれフリップフロップをセット割込み要求フ
リップフロップをセット 無限ループへ分岐 ／３端末プロセッサの動作を待つ２／ ｎｄｉｒ 物体選別開始 物体選別路シ ５ｎｄｄ。

７９面処理　／ 逆および面処理開始 逆および面処理路シ 逆およびフラッグ処理をリセット ｅｎｄｄｏ／＊樹木物体は使いきられた／ＶＭＥ割込み
フラッグをセット 無限ループへ分岐 ／　端末プロセッサの動作を待つ　／ ＊ 、、／’ ／′ ／′″ノ ／′ 、／ 物体選別手続き（Ｂ−４） 物体選別開始 （最後の物体が探されなかったとすると（ＡＬＵ語ＯＣ
、ビット３）） ／７そうすると　／ 探された最後の物体の選択開始 探された最後の物体の選択路シ さもないと／＊最後の物体は探されたフラッグであった
　／ （ＧＰ比出力用いられない）とすると ／　次の物体を置く＊／ （次の物体が探されなければ） 探された次の物体開始 探された次の物体路シ さもないと／＊探された次の物体　／ ｅｎｄｉｆ　／＊探された次の物体　／ｅｎｄｉｆ　　
／　ＧＰ比出力利用できる　／選別結果が受けられるま
で待つ （探された最後の物体か見えるものであれば）無条件更
新手続き開始 無条件更新手続き終り さもないと／＊最後に探された物体は見えないν（最後
に探された物体が同胞であれば）最後に探された・物体
の同胞ポインタを最後に探された物体の同胞ポインタに
代える さもないと／＊最後に探された物体は子であったν最後
の見える物体の子ポインタを最後に探された物体の同胞
ポインタに代える ｅｎｄｉｆ／＊最後に探された物体同胞／子ν見える探
された最後の物体フラッグをリセット（探された最後の
物体である）とすると（次の物体が最後に探された物体
の同胞）であれば 最後に探された物体ポインタ更新 新しい最後に探された物体選別 さもないと／　次の物体が最後に探された物体の子であ
った　／ ７次の物体フラッシューー親は見えない　／探された次
の物体リセット 面処理すべき物体フラッグセット ｅｎｄｉｆ　／　　次の物体同胞／子／ｅｎｄｉｆ／　
探された次の物体／ ｅｎｄｉｆ／”最後に探された物体の可視性νｅｎｄｉ
ｆ　／　探された最後の物体／選別路） 無条件更新手続き（Ｂ−６） 開始 （最後に探された同胞フラッグが子にセットされた）と
すると 現在の樹木レベルを高くする ｅｎｄｉｆ 探された最後の物体ポインタ（ＤＬＭ　ＲＦ’（１４−
１７）をスタック１２６に格納 探された最後の物体ポインタを最後に見える物体ポイン
タに格納する（ＤＳＭ　ＲＦ　　１Ｏ−１３）（最後に
探された物体の同胞フラッグが同胞にセットされた（Ａ
ＬＵ＠ＱＣ、ビット５））であれば ＧＰアウトデータをスタック１２６へ転送さもないと／
　最後に探された物体は子である　／ＧＰアウトデータ
をスタック１２６とＧＰスタックファイル１２０ヘコピ
ー ｅｎｄｉｆ 探された最後の物体ポインタをリセット（ＤＬＭＲＦ（
１４−１７）） （次の物体が探された）とすると 次の物体更新手続き開始 探された次の物体ポインタ（ＤＬＭ　ＲＦ（１８−ＩＢ
））を探された最後の物体ポインタ（ＤＬＭ　ＲＦ　（
１３−１７））に格納 探された次の物体フラッグをリセツ）（ＡＬＵ語ＯＣ，
ビット４） （新しい）探された最後の物体の選別原形をＧＰ３６へ
送る 次の物体更新手続き終シ ｅｎｄｉｆ／”次の物体が探されたν 探された次の物体手続き（Ｂ−７） 開始 探された次の物体フラッグ（ＡＬＣ語ＯＣピット４）を
セット （探された最後の物体の同胞ポインタが妥当）ならば 次の物体ヘッダポインタとフラッグを更新法に探すべき
物体のヘッダブロックを得る次の物体同胞フラッグを同
胞（ビット４）Ｋセット さもないと（探された最後の物体の子ポインタが妥当）
であれば 次の物体ヘッダポインタとフラッグを更新法に探すべき
物体のヘッダブロックを得る探された次の物体フラッグ
をセット 次の物体の同胞／子フラッグを子にリセットさもないと
／子または同胞なし／ 次の物体の同胞ポインタ、子ポインタ、選別ポインタを
零にする 探された最後の物体のポインタを零にする処理すべき面
ビットをセット（ビット１９）探された次の物体フラッ
グをリセット（ビット４） ｎｄｌｆ 最後に探された物体選択手続き（Ｂ−８）開始 ／＊最後に探された物体から選択ν ／＊最後の見える物体ポインタ　／ （最後の見える物体同胞ポインタが存在する）ならば 最後の物体が探されたフラッグ（ＡＬＵ語ＯＣ。

ビット３）をセット 最後に探された物体同胞／子フラッグを同胞にセット 探すべき同胞物体のヘッダブロックヲ得る探すべき同胞
物体の選別バッファを選別する（ＡＬＵ語ＯＣ，ビット
５） さもないと／＊子ポインタが存在νするならば最後の物
体が探されたフラッグをセット最後の探された物体同胞
／子フラッグを子にセット 探すべき干物体のヘッダブロックを得る探すべき干物体
の選別バッファを選別 さもないと７２同胞ポインタまたは子ポインタ存在せず
／ 探すべき次の物体リセット（ビット４）探された最後の
物体フラッグをリセット（ビット３） 面処理すべき物体フラッグをセット（ビットｅｎｄｉｆ
／＊次の物体存在ν 終シ 逆および面処理手続き（Ｂ−９） ／＊最後の物体はスタックに格納され、同胞また／／＊
は子を有しない。最後の物体はインボケーショ／／／＊
ではない（インボケ−ジョンは子を有する）。シボツブ
スタック手続き開始 ／＊属性をロードし、マトリックスを変換するシボツブ
スタック手続き終ジ インボケ−ジョンビットがセットされたとすると ハードナーポインタを零データポインタに変える ｅｎｄｉｆ／”インボケーションピットシ／＊データバ
ッファポインタを得る７／データバツフアポインタが妥
当で、ローカル可視性フラッグがセットされるならば ／“物体がデータ原形を有しν プロセス原形手続き開始 ／原形を分解し、ＧＰへ送る／ 次のデータバッファポインタが零になるまで行メモリ読
出しとＣＰコピーをセット ＤＬＭからデータブロックを読出す ／　アータバツファＯＬＭポインタを用いるポインタ　
／ ／＊場所にむいてスタート？ ／＊データブロックは次のブロックポインタ、語カウン
ト、オーピーコードフラッグ、およびＮ ／＊データ語を含む ／＊最最大力カウントブロック当シ３２語＊／／＊であ
ることに注意ν データブロックポインタを次のデータブロックポインタ
に・代える 新しいデータブロック語カウントが３２であると拡張さ
れたＤＬＭを３２へ転送 ｎｄｌｆ ＤＬＭ転送が終ったことを検証 ｅｎｄｏ／＊データブロックポインタは零ν原形処理手
続き終シ ー！、Ｉ！、外層Ｊ−／＊仏ｂ１峠百撮デー　カル沖も
１１八木／ｅｎｄｉｆ／＊物体面処理終了ν 選別すべき子と逆フラッグおよびプロセスフラッグをリ
セット （選別すべき子また°は逆および面処理あるいは樹木が
使いきられる） まで行う ＊ ／　次の物体を処理できるが、スキップできるかν／＊
または選別された子かを調べる＊／次の物体スタックア
ドレスを計算 次のスタック物体樹木レベルを得る 次のスタック物体子ポインタを得る 現在の物体樹木レベルが次のスタック物体樹木レベルに
等しくないとすると ？スタック物体は以前に処理された物体のν／＊親であ
る／ スタック物体がインボケ−ジョンであるとすると ／　親インボケーンヨンをスキップし、テストをν繰返
えす 現在ノスタックレベル＝印＃のスタック１７ベｎ−１／
　カウンタをポツプ／ スタックポインタをバンプする／別のスタックを指す さもないと ／＊親は一定の物体である一面処理できる　／スタック
ポインタをバンプする／　スタック物体を指す／ 逆および面処理フラッグをセット 最後の物体子ポインタを零にセット 最後の物体同胞ポインタを零にセット ／＊逆およびプロセスルーチンにだまして再び入れる　
／ ｅｎｄｉｆ／”スタック物体の種類′νさもないと／＊
現在の物体の樹木レベルは次のスタック 物体の樹木レベルに等しい＊／ ／　スタック物体は以前次処理された物体の／／　同胞
である。インボケ−ジョンにできなＶ／い／ スタック物体子ポインタが妥当であれば／予選別を構成
／ 最後の物体同胞ポインタを零にセット 最後の物体子ポインタをスタック物体子ポインタに等し
いようにセット 次の物体サーチおよび探された次の物体フラッグをリセ
ット選別すべき子フラッグをセットさもないと／＊スタ
ック物体の子ポインタが妥当でない′ｇ／ ／　スタック物体は子を持たず、面処理で／／　きる　
／ 逆および面処理フラッグ 最後の物体子ポインタを零にセット 最後の物体同胞ポインタを零にセット ｅｎｄｉｆ　／　　スタック物体の子ポインタ　／ｅｎ
ｄｉｆ　／　　現在の物体レベル　／５ｎｄｄｏ／＊選
別すべき子または逆および面処理または樹木が使いつく
された　／ 逆および面処理手続き終シ ポツプスタック手続き（Ｂ−１３） この手続きは、最後のスタック項目をスタックから形状
寸法プロセッサの入力ヘポツプし、スタックデータを樹
木横断器ヘコビーする。それから、この手続きはデータ
バッファポインタをヘッダブロックアドレスから得る。

このルーチンは逆および面処理ルーチンから呼出される
。

ポツプスタック手続き開始 スタックの１番上の物体の４語をＴＴＤＬＭレジスタフ
ァイル１１２へ転送 現在の樹木レベルを更新 スタックの物体フラッグ語を得る スタックの物体ヘッダポインタを得る （フラッグ語が可視性を示した）とするとＤＬＭからヘ
ッダブロックを読み出す （物体がインボケ−ジョン）であればデータポインタを
零にする ｎｄｉｆ ヘッダブロックが妥当なデータバッファポインタを有す
るならば スタックをＣＰへポツプ ／　属性と変換マトリックスをＱＰヘロードνさもない
と スタックアドレスを減少 ｅｎｄｉｆ／＊データポインデー当ν さもないと／＊フラッグ語が可視性を示す＊／スタック
アドレスを減少 ＠ｎｄｉｆ　／　　フッラグ語可視性テスト　／（スタ
ックアドレスがアンダーフロー）ならば使いきられた樹
木ビットをセット ｎｄｉｆ ポツプスタック手続き終り 付　　表　　Ｃ 桁送り制御論理式循環 Ｑｌ＃０４脅訂会５Ｏ ５ｌ会５Ｏ ０２−０３會３：「会ＳＯ 今人ＬｕにＳＢ　　ψ　Ｓｌ　會　５Ｏ５１会罰 ０３ｇ０２会’！Ｔ會Ｓ。

＋０４会Ｓ１會５Ｏ ５１會３１５ ０４　　　　−　　　　　０１　　會　Ｈ会　ｓ。

＋０３舎５１會５Ｏ ５１會５Ｏ ｏｌ　　０Ｅ　　−ｌＮ５Ｔ　　ｆ７１０２　０Ｅ　　
−ｌＮ５Ｔ　　（７１ ０３０Ｅ−ＩＮＳＴ（７１ ０４０Ｅ　　−ＩＮＳＴ　（７） 注゛ＯＦ２は「出力イネイブル」 付　　　表　　　Ｄ ＶＭＥ　　Ｉ／Ｆレジスタ出力制御論理式％式％ のηフフ石＝＝ロー ＶＭＥ　＾ｄｄｒ／ＭＬｃｒｏ　Ａｄｄｒ　Ｂｕｆｆｅ
ｒ　　３８６！ｎａｂＬｅ　　＠　　ｆＭｏｄｅ　　１
００　＋　Ｍｏｄ＠　Ａｌｌ　＋　Ｎｏｄｅ　　１１０
１　１１　ｗｃ５Ｓｔａｔｕｓ　ｌ１ｙｔｅ　Ｉｎｔｒ
ｐｔ　Ｄａｔａ　Ｂｕｆｆｅｒ　３９２！ｎａｂＬｅ　
　ｍ　　ｘｏｄｅ　　ＯｌｌＶＭＥ　　Ｄａｔａ　　Ｂ
ｕｓ／ＬｏｃａＩ　Ｄａｔａ　　Ｂｕｓ　　Ｂｕｆｆｅ
ｒ　　コ９０Ｌｏｃａｌ　Ｄａｔａ　Ｂｕｓ　Ｒ＠ａｄ
　Ｌｏａａ　ｍ　］汗正正・　Ｌｏｃａｌ　Ｄａｔａ　
Ｂｕｓ５ｅｌｅｃセ ＬｏｃａｌＤａヒａＢｕｓＷｒｉｔｅＬｏａｄｍｌＯＭ
ｈｚ會ＭｏｃｌｅｉｌｌＣＡＢ１１Ｕ百Ｔ７１χ５１１
ＳＴＡＲＴ舎）シＲＩＴＥＧＢＡ　　ｓ　　Ｌｏｃａｌ
　　Ｄａｔａ　　Ｂｕｓ　　ＶＭＥ　　Ｄａｔａ　　５
ａｌｅｃセＶＭＥ　Ｄａｔａ／Ｖｌｕ　Ｄａｔａ　Ｂｕ
ｓ　Ｂｕｆｆｅｔ　　３１１８ＶＭＥ　Ｄ＆Ｆ−８％４
ｒｉヒ＠　Ｌｏａａ　　−ＤＳ３７４Ｑ　　会　ＷＲＩ
ＴＥＶＭＥＤａＬａＲｅａｄＬｏａｄｍＷＣ５会Ｍｏｄ
ｅ１００會ｌ−５ｉｉ丁ｒ＝。

Ｖ）４ＥＱ、−ａＳ＠１ｅｃｔＩＩＳｔａｒｔ会（にｏ
ｄｅ１００＋Ｍｏｄｅ１１０１注 １０ＭＨ２信号は１０ＭＨｚクロックの前駆信号である
。

【図面の簡単な説明】

第１図は本発明のグラフィックスプロセッサの一実施例
のブロック図、第２図は階層データベースの一例を示す
線図、第３図はデータベースにより表された物体の例を
関連する座標系とともに示す概略斜視図、第４図は第２
図のデータベースのめるセグメント制御ブロックの略図
、第５図は第２図のデータベースの例制御ブロックを示
す略図、第６図は第２図のデータベースの呼出し制御ブ
ーロックの略図、第７図は第２図の選別バッファまたは
データバッファパケットの略図、第８図は第１図のグラ
フィックスプロセッサの形状寸法処理サブシステムのブ
ロック図、第９図は第１図のグラフィックスプロセッサ
の樹木横断器のスタックのデータ書式を示す略図、第１
０図は８１図のグラフィックスプロセッサの表示リスト
メモリのブロック図、第１１図は第１図のグラフィック
スプロセッサの樹木横断器による読出し動作を示すタイ
ミング図、第１２図は第１図のグラフィックスプロセッ
サのシステムバスを汗して行われる書込み動作を示すタ
イミング図、第１３図は第８図の樹木横断器の詳しいブ
ロック図、第１４図は第１３図の樹木横断器のための表
示リストメモリインターフェイスのブロック図、第１５
Ａ図〜第１５Ｃ図は第１４図の表示リストメモリインタ
ーフェイスの制御論理回路を実現する論理回路のブロッ
ク図、第１６図は第１５Ａ図〜第１５Ｃ図の制御論理回
路の減少された状態遷移図、第１７図は第１３図の樹木
横断器による典型的な表示リストメモリ読出し動作を示
すタイミング図、第１８図は第１３図の樹木横断器のス
タック制御回路の詳しいブロック図、第１９図および第
２０図は第１８図のスタック制御器の状態マシ／の状態
遷移図、第２１図はスタック転送動作中のレジスタファ
イルの種々のアドレス信号および制御信号のタイミング
関係を示すタイミング図、第２２Ａ図および第２２Ｂ図
は第１８図のスタックメモリの書込み動作と読出し動作
をそｎぞれ示すタイミング図、第２３図は第１８図のス
タックメモリ制御器のアドレス信号とデータ信号および
制御信号のタイミング関係を示すりイミング図、第２４
図は第１３図の算術論理装置の詳しいブロック図、第２
５図は算術論理装置のレジスタの内容を示す略図、第２
６図は表示リストメモリレジスタファイルおよび関連す
るバッファ回路のブロック図、第２７図は第２６図の表
示リストメモリレジスタファイルの内容を示す略図、第
２８図は第２６図のアドレス制御ロジックの論理回路を
示すブロック図、第２９Ａ図および第２９Ｂ図は第１３
図のマイクロシーケンサと、状態／制御レジスタと、マ
イクロコードメモリとを示すブロック図、第３０図は第
１３図のシステムバスインターフェイスの同期回路のブ
ロック図、第３１図は第２９Ｂ図の同期および制御論理
の状態マシンの外部スレーブサイクルと割込み要求サイ
クルを表す状態遷移図、第３２図は第２９Ｂ図の同期お
よび制御論理の割込みサイクル状態マシンを実現する論
理回路のブロック図、第３３図は第２９Ｂ図の同期およ
び制御論理の外部スレーブサイクル状態マシンを実現す
る論理回路のブロック図、第３４図はシステムバスから
樹木横断器により受けられた命令の書式を示す線図、第
３５図は第２９Ｂ　ｌｆｆ１の同期および制御論理の状
態マシン用の入力論理回路のブロック図、第３６図は第
２９Ｂ図の同期および制御論理の状態マシン用の出力論
理回路のブロック図、第３７図はシステムバスに対して
割込み要求制御信号を発生するための第２９Ｂ図の同期
および制御論理の一部を示すブロック図、第３８図はマ
イクロシーケンサクロック線を制御するための第２９８
図の同期および制御論理の一部を示すブロック図、第３
９図は同期リセット制御信号を発生するための第２９Ｂ
図の同期および制御論理の一部を示すブロック図、第４
０図は第３８図の制御回路の出力を遅延させるための第
２９Ｂ図の同期および制御論理の部分を示すブロック図
、第４１図はスタックあふれ制御信号を発生するための
第２９Ｂ図の同期および制御論理の部分を示すブロック
図、第４２図はバス誤シ制御信号を発生するための第２
９Ｂ図の同期および制御論理の部分を示すブロック図、
第４３図は第１図のグラフィックスプロセッサの端末プ
ロセッサのブロック図である。 １２・・・・端末プロセッサ、１６・・・・表示リスト
メモリ、１８・・・・システムバス、３２・・・・樹木
横断器、３６・・・・形状寸法プロセッサ、４０・・・
・表示プロセッサ、４２・・・・フレームバッファ、４
６・・・・Ｚバッファ、１００・・・・システムバスイ
ンターフェイス、１０２・・・・制御器、１１２，１１
５・・・・ＤＬＭレジスタファイル、１２０・・・・ス
タックレジスタファイル、１２２・・・・出力レジスタ
ファイル、２０５・・・・樹木横断器データインターフ
ェイス、２０６・・・・樹木横断器アドレスインターフ
ェイス、２０８・・・・樹木横断器制御インターフェイ
ス、２１０・・・・優先レゾルバ、３００・・・・マイ
クロシーケンサ、３１２・・・・スタック制御器、３１
８　、３８Ｇ・・・・制御論理、３３０・・・・アドレ
スカウンタ、３７２・・・・状態フラッグレジスタ、３
８２・・・・書込み可能記憶装置データバッファ、３９
０・・・・論理データパスレジスタ、３９４・・・・パ
イプラインレジスタ、４００・・・・副プロセツサ部、
４２６・・・・割込み制御ユニット。 特許出願人　　ゼネラル・エレクトリック・カンパニイ
復代理人　山　川　政　樹（ｆ七為２名）図面の浄書（
内容に変更なし） ！Ｆｌ’Ｃ；、９　　　　ＪＩＴＴニア？＊Ａ；’；’
７７７’ｊｔｒ銚、３０ あ。。／　Ｌ−ご＝− ｄｌ（−ムクＣにＰ々ＡＴυρ５０ン Ａ６．π 、６ｏ４） 手続補正書ζλ人つ １．事件の表示 昭和６２年特　　許願第Ｇ５２ｇ１号 ２）発ａｆｌＩの名称 坪勿や仁と渚ピも１３り゛〉？イ・／７λ７”Ｃ１乞”
ｉ９３、補正をする者 事件との関係　　　　特　　　　許　出願人５□の日付
　昭和６Ｚ年５　月２６日 ′　二１ ６、補正の対象

Claims (21)

【特許請求の範囲】
1. （１）複数の記憶場所を有するメモリと、ホストプロセ
   ッサに応答してグラフィックスデータのセグメントをメ
   モリに書込む処理手段とを有し、各場所はアドレスを持
   ち、前記記憶場所は表示すべき物体を表すグラフィック
   スデータのセグメントを格納するためのものであり、グ
   ラフィックスデータのセグメントは階層的な構成で配置
   され、各セグメントのデータは別のセグメントのアドレ
   スを表す少くとも１つのポインタを含む、ホストプロセ
   ッサに使用する物体を表示するグラフィックスプロセッ
   サにおいて、 第１の処理手段に応答してメモリに格納されているグラ
   フィックスデータを逐次読出し、それらの読出されたグ
   ラフィックスデータにより表される物体の映像を表示す
   る第２の処理手段を備え、この第２の処理手段はメモリ
   からポインタを読出し、かつそれらの読出されたポイン
   タにより表されているセグメントアドレスに格納されて
   いるグラフィックスデータを読出す手段を含む物体を表
   示するグラフィックスプロセッサ。
2. （２）特許請求の範囲第１項記載のグラフィックスプロ
   セッサであって、各セグメントのグラフィックスデータ
   は逐次アドレスを有する複数の語のパケットに格納され
   、第２の処理手段は逐次アドレスを発生するカウンタ手
   段と、パケットのアドレッシング語のアドレスを出力す
   るためにカウンタ手段を初期設定する手段とを備えるグ
   ラフィックスプロセッサ。
3. （３）特許請求の範囲第１項記載のグラフィックスプロ
   セッサであって、複数のセグメントは同じ階層レベルに
   ある同胞セグメントと、同胞セグメントのアドレスを表
   す同胞ポインタと、より下位の階層レベルの子セグメン
   トと、子セグメントのアドレスを表す子ポインタとを有
   し、第２の処理手段は、セグメントにより表されている
   物体が所定のボリュームの外側にあるかどうかを判定す
   る選別手段を有し、第２の処理手段の読出し手段は、選
   別手段された物体が所定のボリュームの外側にあると判
   定された時に子セグメントのグラフィックスデータを除
   外する手段を有するグラフィックスプロセッサ。
4. （４）複数の制御線と複数のデータ線および複数のアド
   レス線を有するシステムバスと、 複数のデータ線を有する読取りバスと、 システムバスと読取りバスに結合され、表示すべき物体
   を表すグラフィックスデータのセグメントを格納する複
   数の記憶場所を有するメモリと、システムバスに結合さ
   れ、ホストプロセッサに応答してグラフィックスデータ
   のセグメントをシステムバスを介してメモリに書込み、
   開始アドレスを供給する第１の処理手段と、 システムバスと読取りバスへ結合され、第１の処理手段
   に応答して、第２の処理手段により供給されたセグメン
   トアドレスから始めて、メモリに格納されているグラフ
   ィックスデータを逐次読出し、それらの逐次読出された
   グラフィックスデータにより表される物体の映像を表示
   する第２の処理手段と、 を備え、前記メモリの各前記記憶場所はアドレスを有し
   、かつ表示すべき物体を表すグラフィックスデータのセ
   グメントを格納し、グラフィックスデータのセグメント
   は階層的な構成で配置され、各セグメントのグラフィッ
   クスデータは別のセグメントを表す少くとも１つのポイ
   ンタを含み、前記第２の処理手段はメモリからポインタ
   を読出し、かつ、読出しポインタにより表されているセ
   グメントアドレスに格納されているグラフィックスデー
   タを読出す手段を含む物体を表示し、ホストプロセッサ
   に使用するグラフィックスプロセッサ。
5. （５）複数の制御線と複数のデータ線および複数のアド
   レス線を有するシステムバスと、 複数のデータ線を有する読取りバスと、 システムバスと読取りバスに結合され、表示すべき物体
   を表すグラフィックスデータのセグメントを格納する複
   数の記憶場所を有するメモリと、システムバスに結合さ
   れ、ホストに応答してホストプロセッサに応答して、グ
   ラフィックスデータのセグメントをシステムバスを介し
   てメモリに書込み、セグメントアドレスを供給するデー
   タベース装置手段と、 メモリに結合され、データベース装置手段に応答して、
   メモリに格納されているグラフィックスデータを第２の
   処理手段により供給されたセグメントアドレスから始め
   て逐次読出すアドレッシング手段と、 読取りバスに結合され、アドレッシング手段によりアド
   レスされたグラフィックスデータを読取りバスを介して
   読取り、読取られたグラフィックスデータにより表され
   ている物体の映像を表示するグラフィックスデータ処理
   手段と、 を備え、前記メモリの各前記記憶場所はアドレスを有し
   、前記記憶場所は表示すべき物体を表すグラフィックス
   データのセグメントを格納し、各セグメントのグラフィ
   ックスデータは階層的な構成で配置され、各セグメント
   のグラフィックスデータは別のセグメントを表す少くと
   も１つのポインタを含み、 前記第２の処理手段はメモリからポインタを読出し、か
   つ、読出されたポインタにより表されているセグメント
   アドレスに格納されているグラフィックスデータをアド
   レッシングするポインタ読出し手段を含む物体を表示し
   、ホストプロセッサに使用するグラフィックスプロセッ
   サ。
6. （６）特許請求の範囲第５項記載のグラフィックスプロ
   セッサであって、各セグメントは同じ階層レベルにある
   セグメントのアドレスを表す同胞と、より低い階層レベ
   ルにあるセグメントのアドレスを表す子ポインタとを有
   し、セグメントの物体と関連する子ポインタの全ての物
   体を完全に含む囲むボリュームが各セグメントに組合わ
   され、グラフィックスデータ処理手段はセグメントを囲
   むボリュームが所定のボリューム内にあるかどうかを判
   定する選別手段を有し、アドレッシングポインタ手段は
   グラフィックスデータ処理手段に応答して、セグメント
   の囲むボリュームが所定のポインタ内にあることが判定
   された時のみ、セグメント子ポインタに関連するグラフ
   ィックスデータをアドレッシングする手段を含むグラフ
   ィックスプロセッサ。
7. （７）特許請求の範囲第６項記載のグラフィックスプロ
   セッサであって、各セグメントは親セグメントを定める
   子ポインタを有し、各セグメントは座標系が組合わされ
   、各子セグメントはそれの座標系を親セグメントの座標
   系に変換する変換マトリックスを有し、前記プロセッサ
   は、アドレッシング手段をグラフィックスデータ処理手
   段へ結合するデータ線を有する第３のバスを更に備え、
   前記グラフィックスデータ処理手段は子セグメントの変
   換マトリックスを親セグメントの変換マトリックスに連
   結する手段を有し、前記アドレッシング手段は、セグメ
   ント物体が所定のボリューム内にあることが見出された
   時に、セグメントの連結されたマトリックスを格納する
   手段を有するグラフィックスプロセッサ。
8. （８）特許請求の範囲第７項記載のグラフィックスプロ
   セッサであって、複数のセグメントの各セグメントのグ
   ラフィックスデータは少くとも１つのグラフィックス原
   形を表す座標データを更に含み、アドレッシング手段は
   、セグメントの座標データをアドレッシングする手段と
   、前記セグメントの格納されている連結されたマトリッ
   クスをグラフィックスデータ処理手段へ転送する手段と
   を有し、前記グラフィックスデータ処理手段はセグメン
   トグラフィックス原形座標データにセグメント連結され
   たマトリックスを乗じて座標データを別の座標系に変換
   する手段を有するグラフィックスプロセッサ。
9. （９）各セグメントが別のセグメントのアドレスを含ん
   でいるような、メモリに格納されているグラフィックス
   データの前記セグメントにより表されている物体の映像
   を表示するグラフィックスプロセッサにおいて、 メモリの出力端子へ結合され、メモリから読出したグラ
   フィックスデータを転送する一方向データバスと、 データバスとメモリに結合され、メモリに格納されてい
   るグラフィックスデータをアドレッシングして、データ
   バスから選択されたグラフィックスプロセッサを読取っ
   て、グラフィックスプロセッサの別のセグメントのアド
   レスを決定するアドレッシング手段と、 データバスに結合されてデータバスからのグラフィック
   スデータを処理する形状寸法プロセッサと、 を備えるメモリに格納されているグラフィックスデータ
   の前記セグメントにより表されている物体の映像を表示
   するグラフィックスプロセッサ。
10. （１０）各セグメントが別のセグメントのアドレスを含
    んでいるような、メモリに格納されているグラフィック
    スデータの前記セグメントにより表されている物体の映
    像を表示するグラフィックスプロセッサにおいて、 メモリの出力端子へ結合され、メモリから読出したグラ
    フィックスデータを転送する一方向データバスと、 データバスとメモリに結合され、メモリに格納されてい
    るグラフィックスデータをアドレッシングして、データ
    バスから選択されたグラフィックスプロセッサを読取っ
    て、グラフィックスプロセッサの別のセグメントのアド
    レスを決定するアドレッシング手段と、 データバスに結合されてデータバスからのグラフィック
    スデータを処理する形状寸法プロセッサと、 グラフィックスデータを格納するスタックメモリと、形
    状寸法プロセッサとスタックメモリの間でグラフィック
    スデータを転送するため、およびアドレッシング手段と
    スタックメモリの間でグラフィックスデータを転送させ
    るためにアドレッシング手段と形状寸法プロセッサおよ
    びスタックメモリに結合される第２のデータバスと、 を備えるメモリに格納されているグラフィックスデータ
    の前記セグメントにより表されている物体の映像を表示
    するグラフィックスプロセッサ。
11. （１１）特許請求の範囲第１０項記載のグラフィックス
    プロセッサであって、形状寸法プロセッサは、グラフィ
    ックスデータのセグメントの物体が所定のボリューム内
    にあるかどうかを判定するための選別手段を備え、前記
    アドレッシング手段は、ボリューム内にあると判定され
    た物体のグラフィックスデータを第２のデータバスを介
    して転送し、かつスタックメモリに格納する手段を有す
    るグラフィックスプロセッサ。
12. （１２）特許請求の範囲第１１項記載のグラフィックス
    プロセッサであって、アドレッシング手段は、メモリに
    格納されているグラフィックスデータを形状寸法プロセ
    ッサにより更に処理するために、それらのグラフィック
    スデータを第２のデータバスを介して形状寸法プロセッ
    サへ転送する手段を有するグラフィックスプロセッサ。
13. （１３）特許請求の範囲第１２項記載のグラフィックス
    プロセッサであって、付加グラフィックスデータをアド
    レッシングする手段を有し、形状寸法プロセッサは、ス
    タックメモリから転送されたグラフィックスデータに組
    合わせて付加グラフィックスデータを処理する手段を有
    するグラフィックスプロセッサ。
14. （１４）特許請求の範囲第１３項記載のグラフィックス
    プロセッサであって、付加グラフィックスデータは物体
    を表すグラフィックス原形であり、付加グラフィックス
    データを処理する形状寸法プロセッサは、所定のボリュ
    ームに対するグラフィックス原形をクリップするクリッ
    プ手段を含むグラフィックスプロセッサ。
15. （１５）おのおのアドレスを持ち、表示すべき物体を表
    すグラフィックスデータのセグメントを格納する複数の
    記憶場所を有するメモリを有し、グラフィックスデータ
    のセグメントは階層的な構成で配置され、各セグメント
    のグラフィックスデータは別のアドレスを表す少くとも
    １つのポインタを含む、物体を表示し、ホストプロセッ
    サに使用するグラフィックスプロセッサにおいて、 複数のデータ線を備え、メモリから読出されたグラフィ
    ックスデータのためのデータ路を構成する読取りバスと
    、 この読取りバスに結合されてメモリからのポインタを格
    納するレジスタファイルと、読取られたポインタにより
    表されているセグメントアドレスに格納されているグラ
    フィックスデータをアドレッシングする手段とを含み、
    メモリに結合されて、メモリに格納されているグラフィ
    ックスデータを逐次アドレッシングするアドレッシング
    手段と、読取りバスに結合され、前記アドレッシング手
    段によりアドレスされたグラフィックスデータを前記読
    取りバスを介して読取り、かつそれらのグラフィックス
    データを処理するグラフィックスデータ処理手段と、 スタックメモリと、 このスタックメモリをアドレッシング手段とグラフィッ
    クスデータ処理手段に結合する第２のバスと、 アドレッシング手段レジスタファイルからポインタを第
    ２のバスを介してスタックメモリへ転送し、グラフィッ
    クスデータ処理手段からグラフィックスデータを第２の
    バスを介してスタックメモリへ転送するスタック転送手
    段と、 を備える、物体を表示し、ホストプロセッサに使用する
    グラフィックスプロセッサ。
16. （１６）特許請求の範囲第１５項記載のグラフィックス
    プロセッサであって、各セグメントは同じ階層にあるセ
    グメントのアドレスを表す同胞ポインタと、より低い階
    層レベルにあるセグメントのアドレスを表す子ポインタ
    とを有し、セグメントの物体および関連する子ポインタ
    の全ての物体を完全に含む囲むボリュームが各セグメン
    トに組合わされ、グラフィックスデータ手段は、セグメ
    ントを囲むボリュームが所定のボリューム内にあるかど
    うかを判定する選別手段を有し、アドレッシング手段は
    グラフィックスデータ処理手段に応答して、セグメント
    の囲むボリュームが所定のポインタ内にあることが判定
    された時のみ、セグメント子ポインタに関連するグラフ
    ィックスデータをアドレッシングする手段を含むグラフ
    ィックスプロセッサ。
17. （１７）特許請求の範囲第１６項記載のグラフィックス
    プロセッサであって、子ポインタを有する各セグメント
    は親セグメントを定め、各セグメントには座標系が組合
    わされ、各子セグメントはそれの座標系を親セグメント
    の座標系に変換する変換マトリックスを有し、前記グラ
    フィックスデータ処理手段、子セグメント変換マトリッ
    クスを親セグメント変換マトリックスに連結する手段を
    有し、前記スタック転送手段は、セグメント物体が所定
    のボリューム内にあることが見出された時に、セグメン
    トの連結されたマトリックスをスタックメモリへ転送す
    る手段を有するグラフィックスプロセッサ。
18. （１８）特許請求の範囲第１７項記載のグラフィックス
    プロセッサであって、複数のセグメントの各セグメント
    のグラフィックスデータは少くとも１つのグラフィック
    ス原形を表す座標データを更に含み、アドレッシング手
    段は、セグメントの座標データをアドレッシングする手
    段を有し、前記スタック転送手段はスタックメモリから
    の前記セグメントの格納されている連結されたマトリッ
    クスをグラフィックスデータ処理手段へ転送する手段を
    有し、前記グラフィックスデータ処理手段はスタックグ
    ラフィックス原形座標データにセグメント連結されたマ
    トリックスを乗じて、座標データを別の座標系へ変換す
    る手段を有するグラフィックスプロセッサ。
19. （１９）おのおのアドレスを持ち、表示すべき物体を表
    すグラフィックスデータのセグメントを格納する複数の
    記憶場所を有するメモリに使用し、各セグメントは複数
    のグラフィックスデータパケットを備え、各パケットは
    逐次アドレスを有する記憶場所に格納され、各パケット
    のグラフィックスデータは別のパケットのアドレスを表
    す少くとも１つのポインタを含み、かつメモリから読出
    されたグラフィックスデータのパケットを処理する形状
    寸法プロセッサに使用する横断器において、ポインタの
    受信に応答して逐次アドレスを発生し、メモリの前記ポ
    インタにより表されているアドレスから始ってメモリか
    らグラフィックスデータのパケットを読出すカウンタ手
    段と、 メモリから読出したポインタを格納するレジスタファイ
    ルと、 スタックグラフィックスデータを格納するスタックメモ
    リと、 １）レジスタファイルに以前格納されたポインタをカウ
    ンタ手段へ転送して、パケットを読出す逐次アドレスの
    発生を開始させ、２）レジスタファイルからポインタを
    スタックメモリへ転送してそこに格納し、３）形状寸法
    プロセッサからグラフィックスデータをスタックメモリ
    へ転送してそこに格納し、４）スタックメモリからポイ
    ンタをアドレス手段へ転送して付加パケットを読出すた
    めの逐次アドレスの発生を開始させ、かつ５）スタック
    メモリからグラフィックスデータを更に処理するために
    それらのグラフィックスデータを形状寸法プロセッサへ
    転送させる、ための制御手段と、 を備えるメモリおよび形状寸法プロセッサに使用する横
    断器。
20. （２０）特許請求の範囲第１９項記載の横断器であって
    、形状寸法プロセッサは、セグメントの物体が所定のビ
    ューポート内で潜在的に見えるかどうかを判定するため
    の手段を有し、形状寸法プロセッサからのグラフィック
    スデータを格納するためにそれらのグラフィックスデー
    タを形状寸法プロセッサからスタックメモリへ転送する
    制御手段は、形状寸法プロセッサに応答して、潜在的に
    見えると判定された物体のみに対するグラフィックスデ
    ータを転送する横断器。
21. （２１）表示すべき物体を表すグラフィックスデータの
    セグメントを格納する複数の記憶場所を有するメモリと
    形状寸法プロセッサのための横断器であって、各前記記
    憶場所はアドレスを有し、グラフィックスデータのセグ
    メントが階層的な構成で配置され、各セグメントは複数
    のグラフィックスデータパケットを備え、逐次メモリア
    ドレスを有する記憶場所に各パケットは格納され、前記
    セグメントパケットは、親セグメントと子セグメントお
    よび同胞セグメントを含む関連するセグメントに対する
    複数のポインタを備えるヘッダーブロックと、選別バッ
    ファとデータバッファに対するポインタとを備え、各選
    別バッファはセグメントの物体の属性を定めるグラフィ
    ックスデータの複数のパケットを備え、各データバッフ
    ァは物体のグラフィックス原形を定めるグラフィックス
    データのパケットを備え、各パケットはバッファの別の
    パケットに対するポインタを含み、前記形状寸法プロセ
    ッサは、セグメントの物体が所定のビューポート内で潜
    在的に見えるかどうかを判定するために選別バッファパ
    ケットを処理し、かつ、セグメントのグラフィックス原
    形を処理するために以前に処理された選別バッファパケ
    ットからの属性グラフィックスデータに組合わせてデー
    タバッファパケットを処理する、メモリおよび形状寸法
    プロセッサのための横断器において、 ポインタの受信に応答して逐次アドレスを発生し、メモ
    リの前記ポインタにより表されているアドレスから始っ
    てメモリからグラフィックスデータのパケットを読出す
    カウンタ手段と、 メモリから読出したポインタを格納するレジスタファイ
    ルと、 スタックグラフィックスデータを格納するスタックメモ
    リと、 形状寸法プロセッサに応答して、１）セグメントに対す
    るヘッダーブロックパケットをメモリから読出すために
    逐次アドレスの発生を開始させるためにポインタをカウ
    ンタ手段へ供給し、ヘッダーブロックパケットをレジス
    タファイルに格納し、２）レジスタファイルに格納され
    ているヘッダーブロックパケットから選別バッファポイ
    ンタをカウンタ手段へ転送して逐次アドレスの発生を開
    始して、セグメントの選別バッファパケットを読本し、
    選別バッファパケットをレジスタファイルに格納し、３
    ）レジスタファイルに格納されている選別バッファパケ
    ットから次の選別バッファポインタをアドレス手段へ転
    送して、メモリから次の選別バッファパケットを読出す
    ために逐次アドレスの発生を開始させ、次の選別バッフ
    ァパケットをレジスタファイルに格納し、４）選別バッ
    ファの全てのセグメントに対して発生されるまでステッ
    プ３を繰返えし、５）セグメントの物体が潜在的に見え
    ることを形状寸法プロセッサが判定したとすると、レジ
    スタファイルからセグメントヘッダーブロックポインタ
    をスタックメモリへ転送し、セグメント物体属性グラフ
    ィックスデータをスタックメモリへ転送し、６）セグメ
    ントが同胞セグメントを有するならばセグメントの同胞
    セグメントに対してステップ−１〜５を繰返えし、７）
    セグメントが同胞セグメントを有せず、セグメントが子
    セグメントを有するならばセグメントの子セグメントに
    対してステップ１〜５を繰返えし、８）同胞セグメント
    または子セグメントを有しないセグメントに対する選別
    バッファパケットが読出されるまでステップ６と７を繰
    返えし、９）スタックに格納されているグラフィックス
    データを有するヘッダーブロックポインタをカウンタ手
    段へ転送して、メモリからのセグメントヘッダーブロッ
    クパケットを読出すための逐次アドレスの発生を開始さ
    せ、読出したセグメントヘッダーブロックポインタをレ
    ジスタファイルに格納し、１０）レジスタファイルに格
    納されているヘッダーブロックパケットからデータバッ
    ファポインタをカウンタ手段へ転送して、セグメントの
    データバッファパケットを読出すための逐次アドレスの
    発生を開始させ、データバッファパケットをレジスタフ
    ァイルに格納し、１１）レジスタファイルに格納されて
    いるデータバッファパケットから次のデータバッファポ
    インタをカウンタ手段へ転送して、メモリから次のセグ
    メントのデータバッファパケットを読出すための逐次ア
    ドレスの発生を開始させ、次のデータバッファパケット
    をレジスタファイルに格納し、１２）セグメントデータ
    バッファの全てのパケットが読出されるまでステップ１
    １を繰返えし、１３）セグメント物体属性グラフィック
    スデータをスタックメモリから形状寸法プロセッサへ転
    送し、１４）スタックから以前読出されたセグメントの
    同胞セグメントであって、読出されていない選別バッフ
    ァパケットを有する子セグメントを有する前記セグメン
    トに遭遇するまで、スタックに格納されているグラフィ
    ックスデータを有する残りのセグメントに対してステッ
    プ９〜１３を繰返えし、１５）スタックに格納されてい
    る全てのセグメントグラフィックスデータが形状寸法プ
    ロセッサへ転送されるまでステップ１〜１４を繰返えす
    、メモリと形状寸法プロセッサのための横断器。