JPH0749961A - グラフィックアクセラレータの浮動小数点プロセッサ及びその浮動小数点機能を実行する方法 - Google Patents

Abstract

(57)【要約】 【目的】 コンピュータシステムにおける高性能三次元
グラフィックスアクセラレータの浮動小数点プロセッサ
を開示する。 【構成】 浮動小数点プロセッサは特殊化グラフィック
スマイクロ命令を実現する。特殊化グラフィックスマイ
クロ命令は、三角形の頂点を分類するために汎用レジス
タグループをハードウェア再マッピングさせるスワップ
マイクロ命令を含む。特殊化グラフィックスマイクロ命
令は、三次元ジオメトリのための特殊化条件付き分岐を
さらに含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータグラフィッ
クスシステムの分野に関する。さらに特定すれば、本発
明は、コンピュータシステムにおける高性能三次元グラ
フィックスアクセラレータの浮動小数点プロセッサに関
する。

【０００２】

【従来の技術】三次元グラフィックスアクセラレータは
コンピュータシステムの専用グラフィックス描示（レン
ダリング）システムである。典型的には、コンピュータ
システムのホストプロセッサで実行されるアプリケーシ
ョンプログラムは、表示装置に表示すべき三次元グラフ
ィックス要素を定義する三次元ジオメトリ入力データを
生成する。アプリケーションプログラムはホストプロセ
ッサからグラフィックスアクセラレータへジオメトリ入
力データを転送する。その後、グラフィックスアクセラ
レータは対応するグラフィックス要素を表示装置に描示
する。

【０００３】従来のグラフィックスアクセラレータで
は、変換、クリップ試験、フェース確定、ライティン
グ、クリッピング及び画面スペース変換という三次元グ
ラフィックス機能は、市販のデジタル信号処理（ＤＳ
Ｐ）チップにより実行される場合が多い。ところが、そ
のようなＤＳＰチップは三次元コンピュータグラフィッ
クス用として最適化されていない。

【０００４】たとえば、通常のＤＳＰチップに設けられ
ている高速アクセス内部レジスタの数は、大半の三次元
グラフィックス処理アルゴリズムの内部ループに対応す
るには少なすぎる。そのため、限られた数の内部レジス
タを補うようにオンチップデータキャッシュを採用す
る。さらに、ＤＳＰチップを多重処理環境で機能させる
ためには、支援チップを分類しなければならない。支援
チップを追加すると、残念ながら、グラフィックスアク
セラレータに要するプリント回路基板の面積は拡大し、
システムの電力消費は増加し、発熱も多くなり、システ
ムのコストも高くなってしまう。

【０００５】もう１つの例を挙げると、三次元グラフィ
ックス機能は、多くの場合、何らかの基準に従って三次
元頂点を分類することを要求する。ＤＳＰチップを採用
するグラフィックスアクセラレータは、内部レジスタ又
はデータキャッシュの記憶場所の間で頂点データを物理
的に転送することによって、その分類を実行する。残念
ながら、頂点データの物理的転送は多くの時間を要し、
システム性能を低下させる。

【０００６】さらに例を挙げると、従来のシステムにお
けるＤＳＰチップは、典型的には、ジオメトリ入力パラ
メータをアクセスし且つ変換後の結果を送り出す入出力
タスクを実行しなければならない。ＤＳＰチップは、グ
ラフィックス機能タスクに加えて、入出力タスクを実行
する。残念ながら、パラメータ入出力タスクについてＤ
ＳＰチップにより費やされる時間がグラフィックス機能
タスクから奪われてしまうので、グラフィックス処理性
能は低下する。

【０００７】

【発明が解決しようとする課題】本発明は、グラフィッ
クスアクセラレータのコストを最小限に抑えつつグラフ
ィックスアクセラレータの性能を向上させるために特殊
化グラフィックスマイクロ命令及びハードウェア機能を
提供するコンピュータシステムにおける高性能三次元グ
ラフィックスアクセラレータの浮動小数点プロセッサを
提供することを目的とする。

【０００８】

【課題を解決するための手段】コンピュータシステムに
おける高性能三次元グラフィックスアクセラレータの浮
動小数点プロセッサを開示する。浮動小数点プロセッサ
は入力回路と、出力回路と、レジスタファイル回路と、
制御回路と、１組の機能単位と、制御記憶装置インタフ
ェース回路とを具備する。入力回路は二重バッファ入力
レジスタファイルを実現する。入力回路はコマンドプリ
プロセッサから浮動小数点コマンドバスを介して再フォ
ーマットされたジオメトリパケットを受信し、その再フ
ォーマットされたジオメトリパケットを緩衝する。出力
回路は二重バッファ出力レジスタファイルを実現する。
出力回路は線引きパケットを緩衝し、線引きコマンドバ
スを介して１組の線引きプロセッサへ線引きパケットを
同報通信する。レジスタファイル回路は第１のレジスタ
グループと、第２のレジスタグループと、第３のレジス
タグループとを含む汎用レジスタファイルを含む。

【０００９】制御シーケンサは、制御記憶装置から複数
の特殊化グラフィックスマイクロ命令を読取り且つ１組
の機能単位を使用して特殊化グラフィックスマイクロ命
令を実行することにより、線引きパケットを出力レジス
タファイルへ組立てる。特殊化グラフィックスマイクロ
命令は浮動小数点比較マイクロ命令と、スワップマイク
ロ命令とから構成されている。スワップマイクロ命令
は、第１のレジスタグループ、第２のレジスタグループ
及び第３のレジスタグループに記憶されている１組の頂
点値が定義済順序で記憶されるように、レジスタファイ
ル回路に浮動小数点比較マイクロ命令に対応する一連の
結果フラグに従って第１のレジスタグループ、第２のレ
ジスタグループ及び第３のレジスタグループに関わるレ
ジスタマップを配列替えさせる。

【００１０】機能単位は浮動小数点乗算器回路と、浮動
小数点演算論理装置回路と、逆数回路と、整数演算論理
装置回路と、逆数回路と、逆数平方根回路とを含む。汎
用レジスタファイルは所定の数の汎用レジスタから構成
されており、その所定の数の汎用レジスタは三次元グラ
フィックス処理アルゴリズムの内部ループに対するデー
タ記憶域を形成する。

【００１１】特殊化グラフィックスマイクロ命令はクリ
ップ試験マイクロ命令をさらに含む。クリップ試験マイ
クロ命令は状態ビットレジスタのクリップモードビット
に従って１つのポイントを１つ又は２つのクリップ平面
と比較し、１つ又は２つの結果ビットをクリップビット
レジスタへシフトする。特殊化グラフィックスマイクロ
命令は複数のジオメトリ条件付き分岐命令をさらに含
む。各々のジオメトリ条件付き分岐命令はクリップビッ
トレジスタの内容に従って分岐条件を確定する。

【００１２】特殊化グラフィックスマイクロ命令は、浮
動小数点値を整数値に変換するマイクロ命令と、整数値
を浮動小数点値に変換するマイクロ命令と、データ値の
絶対値を確定するマイクロ命令とをさらに含む。特殊化
グラフィックスマイクロ命令は浮動小数点逆数マイクロ
命令と、逆数平方根マイクロ命令と、飽和加算（０，
１）マイクロ命令と、制御記憶装置と汎用レジスタファ
イルとの間でデータブロック転送を実行するためのブロ
ックロード命令及びブロック記憶命令とをさらに含む。

【００１３】

【実施例】コンピュータシステムにおける高性能三次元
グラフィックスアクセラレータを開示する。以下の説明
中、本発明を完全に理解させるために、説明の便宜上、
特定のアプリケーション、特定の数、特定の装置及び特
定の回路を挙げるが、そのような特定の詳細な事項がな
くとも本発明を実施しうることは当業者には明白であろ
う。また、場合によっては、本発明を無用にわかりにく
くしないために、周知のシステムを概略図又はブロック
線図の形で示すこともある。

【００１４】そこで、図１を参照すると、ホストプロセ
ッサ２０と、メモリサブシステム２２と、グラフィック
スアクセラレータ２４と、表示装置２６とを含むコンピ
ュータシステムのブロック線図が示されている。ホスト
プロセッサ２０、メモリサブシステム２２及びグラフィ
ックスアクセラレータ２４は、それぞれ、ホストバス２
８を介して通信するように結合している。

【００１５】表示装置２６は多様なラスタ表示モニタを
代表するものである。ホストプロセッサ２０は多様なコ
ンピュータプロセッサ及びＣＰＵを代表し、また、メモ
リサブシステム２２はランダムアクセスメモリ及び大容
量記憶装置を含む多様なメモリサブシステムを代表して
いる。ホストバス２８は、ホストプロセッサ、ＣＰＵ及
びメモリサブシステム、並びに専用サブシステムを相互
に通信させる多様な通信バス又はホストコンピュータバ
スを代表するものである。

【００１６】ホストプロセッサ２０は、プログラム入出
力（Ｉ／Ｏ）プロトコルに従って、グラフィックスアク
セラレータ２４との間でホストバス２８を介して情報を
転送し合う。また、グラフィックスアクセラレータ２４
は直接メモリアクセス（ＤＭＡ）プロトコルに従ってメ
モリサブシステム２２をアクセスする。

【００１７】ホストプロセッサ２０で実行されるグラフ
ィックスアプリケーションプログラムは、表示装置２６
に表示すべき画像を定義する三次元ジオメトリ情報を含
むジオメトリデータアレイを生成する。ホストプロセッ
サ２０は、そのジオメトリデータアレイをメモリサブシ
ステム２２へ転送する。その後、グラフィックスアクセ
ラレータ２４は、ＤＭＡアクセスサイクルを使用して、
ホストバス２８を介してジオメトリデータアレイを読取
る。あるいは、ホストプロセッサ２０はジオメトリデー
タアレイをプログラムＩ／Ｏによってホストバス２８を
介してグラフィックスアクセラレータ２４へ転送する。

【００１８】ジオメトリデータアレイ中の三次元ジオメ
トリ情報は頂点座標（頂点）を含む入力頂点パケットの
ストリームと、三次元空間中の三角形、ベクトル及び点
を定義する他の情報とをから構成されている。各々の入
力頂点パケットは、頂点法線と、頂点カラーと、ファセ
ット法線と、ファセットカラーと、テクスチャマップ座
標と、ピックｉｄと、ヘッダと、その他の情報とを含む
三次元頂点情報の組合わせを含んでいても良い。

【００１９】ヘッダなし入力頂点パケットは、隣接する
複数の三角形から成る「ジグザグ」パターンの形態をと
る三角形ストリップを定義していても良い。また、ヘッ
ダなし入力頂点パケットは三角形の「スターストリッ
プ」パターンの形態をとる三角形ストリップを定義して
も良い。加えて、ヘッダなし入力頂点パケットは隔離さ
れた１つの三角形を定義しても良い。ヘッダを有する入
力頂点パケットは三角形ごとに三角形ストリップフォー
マットを変更し、「ジグザグ」フォーマットと、「スタ
ー」フォーマットと、隔離三角形との間で変わっても良
い。

【００２０】図２は、グラフィックスアクセラレータ２
４のブロック線図である。グラフィックスアクセラレー
タ２４はコマンドプリプロセッサ３０と、１組の浮動小
数点プロセッサ４０〜４３と、１組の線引きプロセッサ
５０〜５４と、フレームバッファ１００と、ポストプロ
セッサ７０と、ランダムアクセスメモリ／デジタル／ア
ナログ変換器（ＲＡＭＤＡＣ）７２とから構成されてい
る。ＲＡＭＤＡＣ７２は、ルックアップテーブル機能を
実現する市販のＲＡＭＤＡＣに類似している。一実施例
では、コマンドプリプロセッサ３０、浮動小数点プロセ
ッサ４０〜４３、線引きプロセッサ５０〜５４及びポス
トプロセッサ７０は、それぞれ、個別の集積回路チップ
である。

【００２１】コマンドプリプロセッサ３０はホストバス
２８を介して通信するように結合している。コマンドプ
リプロセッサ３０は、ホストバス２８を介するメモリサ
ブシステム２２からのジオメトリデータアレイのＤＭＡ
読取りを実行する。ホストプロセッサ２０は仮想メモリ
ポインタをコマンドプリプロセッサ３０へ転送する。仮
想メモリポインタは、メモリサブシステム２２にあるジ
オメトリデータアレイを指示する。コマンドプリプロセ
ッサ３０は、ホストプロセッサ２０からの介入なくメモ
リサブシステム２２に対するＤＭＡ読取りを実行するた
めに、仮想メモリポインタを物理メモリアドレスに変換
する。

【００２２】コマンドプリプロセッサ３０はジオメトリ
データアレイから入力頂点パケットのストリームを受信
し、その入力頂点パケットの中に含まれている情報を再
順序付けする。コマンドプリプロセッサ３０は各入力頂
点パケットからの情報を、標準化要素順序を有する再フ
ォーマットした頂点パケットへと再順序付けする。コマ
ンドプリプロセッサ３０は、各々の入力頂点パケットの
情報を様々に数の異なるフォーマットを３２ビットＩＥ
ＥＥ浮動小数点数フォーマットに変換する。コマンドプ
リプロセッサ３０は８ビット浮動小数点数、１６ビット
固定小数点数及び３２ビット又は６４ビットＩＥＥＥ浮
動小数点数を変換する。

【００２３】コマンドプリプロセッサ３０はヘッダフィ
ールドを再フォーマットし、定数を挿入し且つ順次ピッ
クｉｄを生成する。コマンドプリプロセッサ３０はヘッ
ダの連鎖ビットを検査し、入力頂点パケットからの情報
を、点と、線と、三角形とを含む完全に隔離したジオメ
トリプリミティブを含む再フォーマットした頂点パケッ
トへと再組立てする。

【００２４】コマンドプリプロセッサ３０は、再フォー
マットされた頂点パケットを浮動小数点コマンドバス
（ＣＦ＿ＢＵＳ）８２を介して浮動小数点プロセッサ４
０〜４３の中の１つへ転送する。コマンドプリプロセッ
サ３０は、浮動小数点プロセッサ４０〜４３からＣＦ＿
ＢＵＳ８２の制御部分を介して制御信号及び状態信号を
受ける。制御信号と状態信号は、再フォーマットした頂
点パケットを受信するための浮動小数点プロセッサ４０
〜４３の内部の入力バッファの可用性を指示する。ま
た、コマンドプリプロセッサ３０は浮動小数点プロセッ
サ４０〜４３をバイパスして、直接ポートパケットを線
引きコマンドバス（ＣＤ−ＢＵＳ）８０を介して線引き
プロセッサ５０〜５４へ転送しても良い。

【００２５】浮動小数点プロセッサ４０〜４３は、それ
ぞれ、ほぼ類似している。各浮動小数点プロセッサ４０
〜４３は、並列入出力パケット通信ハードウェアと共
に、３２ビットマイクロコード駆動浮動小数点コアを実
現する。各々の浮動小数点プロセッサ４０〜４３は乗
算、ＡＬＵ、逆数、逆数平方根及び整数演算を含めた浮
動小数点機能を実現する。各浮動小数点プロセッサ４０
〜４３は、広範囲の種類にわたる特殊化グラフィックス
命令及び機能を実現する。各々の浮動小数点プロセッサ
４０〜４３は、グラフィックスアクセラレータ２４によ
り実現される最大共通三次元グラフィックス処理マイク
ロコード内部ループを実行するために要求される数の高
速内部レジスタを実現するように最適化されている。

【００２６】一実施例では、各々の浮動小数点プロセッ
サ４０〜４３は単一の集積回路チップで実現される。浮
動小数点プロセッサ４０〜４３ごとに要求される支援チ
ップは、制御記憶装置（ＣＳ）において外部マイクロコ
ードを提供する４つ１組の外部ＳＲＡＭチップのみであ
る。各浮動小数点プロセッサ４０〜４３は、線引きプロ
セッサ５０〜５４による走査変換のために三角形をセッ
トアップする機能を実現する。そのセットアップ機能
は、三角形の３つの頂点をｙが大きくなる順に分類する
ステップを含む。各々の浮動小数点プロセッサ４０〜４
３は線引きパケットをＣＤ−ＢＵＳ８０を介して全ての
線引きプロセッサ５０〜５４へ同報通信する。線引きパ
ケットは、三角形、点及び線を含む最線ジオメトリプリ
ミティブから構成されている。

【００２７】線引きプロセッサ５０〜５４は、フレーム
バッファ１００のＶＲＡＭ制御チップとして機能する。
線引きプロセッサ５０〜５４は、浮動小数点プロセッサ
４０〜４３の中の１つから受信した線引きパケットに従
って、又はコマンドプリプロセッサ３０から受信した直
接ポートパケットに従って、フレームバッファ１００に
１つの画像を同時に書込む。

【００２８】各線引きプロセッサ５０〜５４はエッジウ
ォーキング（ｅｄｇｅ ｗａｌｋｉｎｇ）機能及び走査
補間から成る走査変換機能を実行する。線引きプロセッ
サ５０〜５４間でエッジウォーキング機能及び走査補間
機能を反復することにより、別個のエッジウォーキング
プロセッサと走査補間プロセッサとの間に大規模通信経
路を設ける必要はなくなるので、各々の線引きプロセッ
サ５０〜５４のピン数は最小限で済み、また、プリント
回路基板の所要スペースも縮小されるのである。

【００２９】フレームバッファ１００は５つ１組のＶＲ
ＡＭインタリーブバンクとして配列されている。線引き
プロセッサ５０はインタリーブｂａｎｋ＿０ ６１に画
素データを書込み、線引きプロセッサ５１はインタリー
ブｂａｎｋ＿１ ６２に画素データを書込み、線引きプ
ロセッサ５２はインタリーブｂａｎｋ＿２ ６３に画素
データを書込み、線引きプロセッサ５３はインタリーブ
ｂａｎｋ＿３ ６４に画素データを書込み、線引きプロ
セッサ５４はインタリーブｂａｎｋ＿４ ６５に画素デ
ータを書込む。

【００３０】各々の線引きプロセッサ５０〜５４は、そ
れに対応するインタリーブバンク６１〜６５の中で見え
る画素のみを描示する。線引きプロセッサ５０〜５４は
線引きパケットにより定義される三角形プリミティブを
同時に描示して、フレームバッファ１００に正しい組合
わせラスタ化画像を生成する。各々の線引きプロセッサ
５０〜５４は最終ラスタ化画像の各走査線に沿って４つ
おきに画素をラスタ化する。各線引きプロセッサ５０〜
５４は、走査線を０画素、１画素、２画素、３画素又は
４画素分のスペースだけ右へ偏位させて開始する。

【００３１】各々の線引きプロセッサ５０〜５４は任意
に深さキューイングを実行する。描示される三角形、ベ
クトル又は点の各画素は、浮動小数点プロセッサで深さ
キューイングを実行する従来のグラフィックスシステム
で見られた性能の低下を伴わずに、線引きプロセッサ５
０〜５４の中で深さキューイングされるであろう。各線
引きプロセッサ５０〜５４は矩形ウィンドウクリッピン
グ、ブレンド及びその他の画素処理機能を任意に実行す
る。

【００３２】ポストプロセッサ７０はフレームバッファ
１００からビデオバス８４を介してインタリーブ画素デ
ータを受信する。ポストプロセッサ７０は矩形ウィンド
ウクリッピング、ブレンド及びその他の画素後処理機能
と、カラールックアップテーブル機能及びカーソル機能
とを実行する。ＲＡＭＤＡＣ７２はポストプロセッサ７
０から受けた画素データを、表示装置２６に対するビデ
オ信号７３に変換する。

【００３３】図３は、浮動小数点プロセッサ４０と、制
御記憶装置（ＣＳ）１４９とを含む浮動小数点プロセッ
サセクション４５のブロック線図である。浮動小数点プ
ロセッサ４０は入力回路１４１と、出力回路１４５と、
レジスタファイル１４２と、１組の機能単位１４３と、
制御回路１４４と、ＳＲＡＭインタフェース回路１４６
とから構成されている。浮動小数点プロセッサ４０は、
ＣＦ＿ＢＵＳ８２のデータ部分１８１を介して再フォー
マットした頂点パケットを受信する。コマンドプリプロ
セッサ３０は、入力バッファ１４１をイネーブル、ディ
スエーブルするために、ＣＦ＿ＢＵＳ８２の制御部分１
８２を介して制御信号を転送する。出力回路１４５はＣ
Ｄ＿ＢＵＳ８０のデータ部分１８３を介して線引きパケ
ットを転送する。線引きプロセッサ５０〜５４へのデー
タ転送を同期させ且つＣＤ＿ＢＵＳ８０におけるバスア
クティビティをコマンドプリプロセッサ３０と協調させ
るために、出力回路１４５はＣＤ＿ＢＵＳ８０の制御部
分１８４を介して制御信号をさらに転送する。

【００３４】入力回路１４１は、二重緩衝方式の１対の
３２レジスタファイルとして配列されている１組のレジ
スタを含む。同様に、出力回路１４５は、１対の３２レ
ジスタ二重緩衝レジスタファイルとして配列されている
１組のレジスタを含む。一実施例では、レジスタファイ
ル１４２は１６０個の３２ビットレジスタから構成され
たマルチポートレジスタファイルである。レジスタファ
イル１４２は、点コマンド、ベクトルコマンド及び三角
形コマンドの処理のための共通内部ループについて要求
される定数、パラメータ及び作業変数を記憶するのに十
分な高速オンチップデータ記憶域を形成する。

【００３５】ＳＲＡＭインタフェース１４６は、制御記
憶装置データバス１４８中の制御記憶装置アドレスバス
１４７を介して、制御記憶装置（ＣＳ）１４９と通信す
る。一実施例では、制御記憶装置アドレスバス１４７は
１７ビット幅、制御記憶装置データバス１４８は３２ビ
ット幅である。制御記憶装置１４９は４つの１２８ｋ×
８ビットＳＲＡＭから構成されている。浮動小数点プロ
セッサ４０は、余分なグルー論理を要求せずに、ＳＲＡ
Ｍインタフェース回路１４６を介してＣＳ１４９中のマ
イクロコードをアクセスする。

【００３６】制御回路１４４は、ＣＳ１４９からマイク
ロコード命令を取り出し且つそれらのマイクロコード命
令を実行する制御シーケンサを実現する。制御シーケン
サは入力回路１４１への転送及び出力回路１４５からの
転送とは分離されている。入力回路１４１及び出力回路
１４５にあるレジスタは、自動的に順序付けされるＦＩ
ＦＯとして配列されている。浮動小数点プロセッサ４０
で実行されるマイクロコードは、入力回路１４１及び出
力回路１４５のレジスタを特殊レジスタファイルとして
アクセスする。浮動小数点プロセッサ４０の命令セット
はレジスタファイルを要求し、放棄するためのコマン
ド、並びにＣＤ＿ＢＵＳ８０を介して伝送完了データパ
ケットを待ち行列に入れるためのコマンドを含む。

【００３７】機能単位１４３は並列浮動小数点乗算器
と、並列浮動小数点ＡＬＵと、並列浮動小数点反復逆数
回路と、逆数平方根回路と、並列整数ＡＬＵとを実現す
る。浮動小数点プロセッサ４０は３２ビット内部浮動小
数点演算を実現する。浮動小数点プロセッサ４０は内部
サブルーチンスタックを有する。浮動小数点プロセッサ
４０は、線引きプロセッサ５０〜５４による走査変換の
ために三角形セットアップ機能を実現する。三角形セッ
トアップ機能の第１の段階は、三角形の３つの頂点をｙ
が大きくなる順に分類する。浮動小数点プロセッサ４０
は、頂点のｙ座標の最前の３回の比較の結果に基づい
て、レジスタファイル１４２の１セクションを再順序付
けする特殊命令をハードウェアで実現する。

【００３８】浮動小数点プロセッサ４０で実現されるク
リップ試験機能は、クリップ条件ビットのベクトルを計
算する。浮動小数点プロセッサ４０〜４３は、複数対の
クリップ条件ビットを計算する特殊クリップ試験命令を
実現しつつ、クリップ条件ビットを特殊クリップレジス
タへシフトさせる。クリップ条件ビットを計算した後、
特殊分岐命令により、クリップレジスタに記憶されてい
るクリップ条件ビットを適切なクリップ条件へと復号す
る。浮動小数点プロセッサ４０は三角形とベクトルのク
リッピングに際して別個の分岐命令を実現する。特殊分
岐命令は、同一の命令の中で複数のクリップ条件の試験
をイネーブルする。

【００３９】浮動小数点プロセッサ４０は浮動小数点か
ら固定小数点への変換命令及び固定小数点から浮動小数
点への変換命令と、整数ビットフィールド抽出命令及び
整数ビットフィールド挿入命令と、バレルシフト命令及
び併合命令とを実現する。浮動小数点プロセッサ４０は
ＣＳ１４９への転送に関わるブロックロード／記憶命
令、並びに整数関数を実現する。

【００４０】図４は、機能単位及び浮動小数点プロセッ
サ４０に関わるデータ経路を示す。データ経路は３つの
ソースバス（Ａバス２２０、Ｂバス２２２及びＣバス２
２４）と、１つの宛先バス（Ｄバス２２６）とを含む。
機能単位は浮動小数点乗算器（ＦＭＵＬ）２００と、整
数演算論理装置（ＩＡＬＵ）２０４と、浮動小数点演算
論理装置（ＦＡＬＵ）２０６と、逆数回路２０２とを含
む。また、入力回路１４１及び出力回路１４５と、レジ
スタファイル１４２との内部レジスタの論理配列も示さ
れている。内部レジスタはＩレジスタ、Ｏレジスタ、Ｒ
レジスタ及びＰレジスタという４つのレジスタ群として
配列されている。

【００４１】図５は、Ｉレジスタ、Ｏレジスタ、Ｒレジ
スタ及びＰレジスタのレジスタマッピングを示す。Ｉレ
ジスタは入力回路１４１の６４個のレジスタに対応して
おり、１対の二重緩衝３２エントリレジスタファイルと
して配列されている。Ｏレジスタは出力回路１４５の６
４個のレジスタに対応しており、１対の二重緩衝３２エ
ントリレジスタファイルとして配列されている。Ｒレジ
スタとＰレジスタはレジスタファイル１４２に含まれて
おり、単一バッファである。Ｒレジスタは６４個あり、
Ｐレジスタは９６個ある。

【００４２】Ｉレジスタは、ＣＦ＿ＢＵＳ８２を介して
受信した再フォーマットされた頂点パケットに関わる入
力パラメータを保持する。任意の時点で、マイクロコー
ドによるアクセスのために１度にＩレジスタの１つのバ
ンクを利用可能であるが、その間にＩレジスタの残りの
バンクはＣＦ＿ＢＵＳ８２を介して転送される次の再フ
ォーマットされた頂点パケットに対して入力ＦＩＦＯと
して使用される。利用可能なＩレジスタをレジスタＩ０
〜Ｉ３１という。

【００４３】次のＩレジスタバンクをアクセスすると
き、次の再フォーマットされた頂点パケットが代替Ｉレ
ジスタバンクに完全には組立てられていない場合には、
制御シーケンサは待機する。対応する再フォーマットさ
れた頂点パケットをアクセスした後、対応するコマンド
処理が完了する前であっても、制御シーケンサはＩレジ
スタバンクを解放することができる。再フォーマットさ
れたパケットのコマンド演算コードは、Ｉ０の最下位の
５〜９ビットの中に含まれている。浮動小数点プロセッ
サ４０は、Ｉ０の最下位の５〜９ビットに基づいてマイ
クロコード飛び越しテーブルに自動的にディスパッチす
る特殊コマンド復号命令を実現する。

【００４４】ＯレジスタはＣＤ＿ＢＵＳ８０を介して転
送すべき線引きパケットを保持する。任意の時点で、マ
イクロコードによるアクセスのためにＯレジスタのバン
クを一度に１つ利用可能であり、その間、Ｏレジスタの
残りのバンクは次の線引きパケットに対する出力バッフ
ァとして使用される。利用可能なＯレジスタをレジスタ
Ｏ０〜Ｏ３１という。Ｏレジスタの１つのバンクは３２
個までのパラメータを有する線引きパケットを保持す
る。出力回路１４５は線引きパケットをＯレジスタから
ＦＤ＿ＢＵＳ８０を介して転送する。次のＯレジスタバ
ンクをアクセスするとき、代替Ｏレジスタバンクから先
の線引きパケットが排出され終わるまで、制御シーケン
サは待機する。出力回路１４５の余分の時間でＯレジス
タバンクを排出できるように、制御シーケンサは再フォ
ーマットされたジオメトリパケットを処理する途中でＯ
レジスタバンクを要求することができる。

【００４５】Ｒレジスタは汎用レジスタである。Ｐレジ
スタはビューイングマトリクス、画面座標変換などの浮
動小数点乗算定数に対して使用される。Ｐレジスタの第
２のグループと第３のグループは一時的なレジスタとし
て、並びに追加乗算定数として使用される。

【００４６】clip_bits レジスタは３２ビットクリップ
状態レジスタである。clip_bits レジスタは三角形、ベ
クトル又は点のクリップ状態に対応する条件コードを含
む。clip_bits レジスタの内容は、クリップ試験命令に
より、一度に１ビット又は２ビット更新される。clip_b
its レジスタの内容は一連の特殊化分岐命令によって試
験される。state_bitsレジスタは３２ビット条件コード
・状態レジスタである。state_bits レジスタは一連の
特殊化フラグ及び状態ビットを記憶する。state_bits
レジスタの内容はいくつかの命令によって影響を受け、
１対の状態更新命令により明示して設定される。ＰＣレ
ジスタは１６ビットプログラムカウンタである。ＰＣス
タックはサブルーチン呼び出し／復帰のための８つの１
６ビットプログラムカウンタから成るハードウェアスタ
ックである。

【００４７】図６は、一実施例に関する浮動小数点プロ
セッサ４０のマイクロコード命令フォーマットを示す。
マイクロコード命令は３２ビット幅であり、演算符号フ
ィールド、制御フィールド、乗算／加算に関わるレジス
タ宛先Ｄのフィールド、加算に関わるレジスタソースＣ
のフィールド、乗算に関わるレジスタソースＢのフィー
ルド及び乗算に関わるレジスタソースＡのフィールドと
いう５つの一般フィールド型に分割されている。

【００４８】Ａバス２２０はＦＭＵＬ２００に至る入力
経路と、ＩＡＬＵ２０４に至る入力経路と、ＦＡＬＵ２
０６に至る多重化入力経路とを形成する。マイクロ命令
のＡバスフィールドは、Ａバス２２０を介して転送され
るデータのソースを指定する。ＡバスフィールドはＲレ
ジスタＲ０からＲ６３と、ＰレジスタＰ０からＰ６３と
を指示する。Ｂバス２２２はＦＭＵＬ２００に至る別の
入力経路と、逆数回路２０２に至る唯一の入力経路と、
ＩＡＬＵ２０４に至る別の入力経路である。マイクロ命
令のＢバスフィールドはＢバス２０２を介して転送され
るデータのソースを指定する。Ｂバスフィールドは、状
態ビットレジスタの中でセットされるモードビットが指
定するＲレジスタＲ０からＲ６３又はＲレジスタＲ０か
らＲ３１と、ＩレジスタＩ０からＩ３１とを指示する。

【００４９】Ｃバス２２４はＦＡＬＵ２０６に至る別の
入力経路である。マイクロ命令のＣバスフィールドはＣ
バス２２４を介して転送されるデータのソースを指定す
る。Ｃバスフィールドは、状態ビットレジスタにより指
定されるモードとは無関係に、ＲレジスタＲ０からＲ６
３を指示する。Ｄバス２２６は浮動小数点プロセッサ４
０の機能単位からの出力データ経路である。Ｄバス２２
６はＦＭＵＬ２００又はＦＡＬＵ２０６からの出力、あ
るいは、命令によっては、ＩＡＬＵ２０４又は逆数回路
２０２からの出力をマイクロ命令のＤＳフィールドに従
って搬送する。マイクロ命令のＤバスフィールドはＤバ
ス２２６を介して転送されるデータの宛先を指定する。
Ｄバスフィールドは、state_bitsレジスタの中で設定さ
れるモードビットによる指定の通りに、ＲレジスタＲ０
からＲ６３、ＯレジスタＯ０からＯ３１、あるいはＰレ
ジスタＰ０からＰ３１又はＰレジスタＰ３２からＰ６３
を指示する。

【００５０】マイクロ命令のＡＳフィールドはＦＡＬＵ
２０６に対する１つの入力に関わるソースデータを確定
する。ＡＳフィールドはＡバス２２０又はＢバス２２２
を介して転送されるデータを選択する。ＡＳフィールド
はマルチプレクサ２３２の選択制御を実行する。マイク
ロ命令のＤＳフィールドは、Ｄバス２２６を介して転送
されるデータのソースを確定する。ＤＳフィールドはＦ
ＭＵＬ２００の出力、ＦＡＬＵ２０６の出力、ＩＡＬＵ
２０４の出力又は逆数回路２０２の出力のいずれかを選
択する。ＤＳフィールドはマルチプレクサ２３０の選択
制御を実行する。マイクロ命令の小演算フィールドは、
特定の命令グループの中の特定の１つの命令を指定す
る。小演算フィールドの大きさと位置は命令グループに
よって変わる。

【００５１】図７及び図８は、浮動小数点プロセッサ４
０で実現されるclip_test マイクロ命令のフォーマット
を示す。clip_test マイクロ命令は１つのポイントを１
つ又は２つのクリップ平面と比較し、比較からの１つ又
は２つの結果ビットをclip_bits レジスタへシフトす
る。state_bitsレジスタ中のclip_mode ビットは、その
ポイントを１つのクリップ平面と比較すべきか又は２つ
のクリップ平面と比較すべきかを確定する。state_bits
レジスタ中のclip_mode ビットか０であれば、clip_bit
s レジスタの内容を左へ２ビットシフトさせ、図８に示
す２つの条件ビットをビット位置０及び１にコピーす
る。clip_mode が１であれば、clip_bits レジスタの内
容を左へ１ビットシフトさせ、図８に示す条件ビットを
ビット位置０にコピーする。clip_test に関わるＦＡＬ
Ｕ２０６の条件コードビットは、浮動小数点絶対値をｆ
ａｂｓとし且つマルチプレクサ２３２の出力をｍ ｏｕ
ｔとするとき、ｆａｂｓ（［ａ ｂｕｓ］）又はｆａｂ
ｓ（［ｍ ｏｕｔ］）とｆａｂｓ（［ｃ ｂｕｓ］）と
の比較を表わしている。

【００５２】図９及び図１０は、浮動小数点プロセッサ
４０で実現される単項ＦＡＬＵマイクロ命令のフォーマ
ットを示す。ｆａｂｓに関わるＦＡＬＵ条件コードビッ
トは［ａ＿ｂｕｓ］又は［ｍ＿ｏｕｔ］ と０との比較
を表わしている。

【００５３】図１１は、浮動小数点プロセッサ４０で実
現される浮動小数点逆数マイクロ命令のフォーマットを
示す。逆数マイクロ命令は、Ｂバス２２２の内容につい
て浮動小数点逆数演算を実行する。逆数演算の結果は９
サイクル後に利用可能になり、後続する逆数結果と置き
換えられるまでは有効である。先の逆数命令の結果を置
き換えることなく、後続する逆数演算を８サイクルごと
に開始しても良い。

【００５４】図１２は、浮動小数点プロセッサ４０で実
現されるブロックロードマイクロ命令のフォーマットを
示す。ブロックロードマイクロ命令は、ＣＳ４９からＰ
レジスタ、Ｒレジスタ及びＯレジスタへのブロックロー
ド動作を指定する。ブロックロードマイクロ命令は１回
の動作で１個から１９２個のレジスタにブロックロード
することができる。ブロックロードマイクロ命令はＣＳ
４９の記憶場所（Ｒ［ｒａ］＋オフセット）からレジス
タＲ［ｒｓ］〜Ｒ［ｒｅ］へのブロックロードを指定す
る。図１３は、浮動小数点プロセッサ４０のＰレジス
タ、Ｒレジスタ及びＯレジスタへのブロックロードマイ
クロ命令のＲＳ値及びＲＥ値のマッピングを示す。

【００５５】図１４は、浮動小数点プロセッサ４０で実
現されるブロック記憶マイクロ命令のフォーマットを示
す。ブロック記憶マイクロ命令は、Ｐレジスタ、Ｒレジ
スタ及びＯレジスタからＣＳ４９へのブロック記憶動作
を指定する。ブロック記憶マイクロ命令は１回の動作で
１個から１９２個のレジスタにブロック記憶することが
できる。ブロック記憶マイクロ命令はレジスタＲ［ｒ
ｓ］〜Ｒ［ｒｅ］からＣＳ４９の記憶場所（Ｒ［ｒａ］
＋オフセット）へのブロック記憶を指定する。図１５
は、浮動小数点プロセッサ４０のＰレジスタ、Ｒレジス
タ及びＯレジスタへのブロック記憶マイクロ命令のＲＳ
値及びＲＥ値のマッピングを示す。

【００５６】図１６及び図１７は、浮動小数点プロセッ
サ４０で実現される特殊化ジオメトリ分岐マイクロ命令
のフォーマットを示す。特殊化ジオメトリ分岐マイクロ
命令は、一般に起こる条件の条件と組合わせの個別試験
を実行する。geometry_modeレジスタは、分岐条件を確
定するためにclip_bits レジスタの１つの頂点を使用す
るか、２つの頂点を使用するか又は３つの頂点を使用す
るかを判定する。

【００５７】浮動小数点プロセッサ４０で実現される条
件付き分岐マイクロ命令は、いくつかの指定条件の中の
１つを試験する。指定分岐条件が真であれば、条件付き
分岐マイクロ命令の中で指定されている絶対１６ビット
アドレスに対して遅延分岐が開始される。条件付き分岐
マイクロ命令の次に続く順次マイクロ命令は無条件で実
行される。マイクロ命令実行の流れは次のマイクロ命令
で変化し、そのマイクロ命令は条件付き分岐マイクロ命
令の絶対ターゲットに位置するマイクロ命令である。

【００５８】１つのマイクロ命令の中の分岐条件ビット
と１６ビット宛先アドレスは、算術演算マイクロ命令に
おいてＡバス、Ｂバス及びＣバスを指定するために使用
されるビットを追い越す。その場合でも、Ｄバス指定ビ
ットと２つのＤＳソース選択ビットは条件付き分岐マイ
クロ命令にとどまる。すなわち、条件付き分岐マイクロ
命令実行のための同一のマイクロ命令サイクルについ
て、４つのＤバスソース（ＦＡＬＵ２０６、ＦＭＵＬ２
００、逆数回路２０２及びＩＡＬＵ２０４）の中のいず
れかからの記憶が並行して起こりうるので、マイクロ命
令の流れに変化が起こったときには、その間、パイプラ
インは空になる。

【００５９】浮動小数点プロセッサ４０で実現されるジ
オメトリ分岐マイクロ命令は、プリミティブトリビアル
拒絶（ｐｔｒ）及びプリミティブアウトコード（ｐｏ
ｃ）に関わる中間条件付き値を採用する。state_bitsレ
ジスタのgeometry_mode フィールドは、ｐｔｒ及びｐｏ
ｃ［５：０］の計算を確定する。

【００６０】３Ｄ点は、いずれかのクリップ平面の外に
あれば、ＮＰＣ空間でトリビアル拒絶されても良い。そ
のような条件を、clip_bits レジスタのビットから形成
したブール方程式によって説明する：

【００６１】geometry_mode == 点： ptr = xpw1 ｜ xmw ｜ ypw1 ｜ ymw1 ｜ zpw1 ｜ zmw1

【００６２】３Ｄベクトルは、２つの頂点が少なくとも
１つの（同一の）クリップ平面の外にあれば、ＮＰＣ空
間でトリビアル拒絶されても良い。そのような条件をcl
ip_bits レジスタのビットから形成したブール方程式に
よって説明する：

【００６３】geometry_mode == ベクトル： ptr = (xpw1 && xpw2)｜ (xmw1 && xmw2)｜ (ypw1 && ypw2)｜ (ymw1 && ymw2)｜ (zpw1 && zpw2)｜ (zmw1 && zmw2)

【００６４】３Ｄ三角形は、３つの頂点全てが少なくと
も１つの（同一の）クリップ平面の外にあれば、ＮＰＣ
空間でトリビアル拒絶されても良い。そのような条件を
clip_bits レジスタのビットから形成したブール方程式
によって説明する：

【００６５】 geometry_mode == 三角形： ptr = (xpw1 && xpw2 && xpw3)｜(xmw1 && xmw2 && xmw3)｜ (ypw1 && ypw2 && ypw3)｜(ymw1 && ymw2 && ymw3)｜ (zpw1 && zpw2 && zpw3)｜(zmw1 && zmw2 && zmw3)

【００６６】ｐｏｃはclip_bitsレジスタからのビット
のブール方程式により形成される：

【００６７】geometry_mode == 点： poc[0] = xpw1 poc[1] = xmw1 poc[2] = ypw1 poc[3] = ymw1 poc[4] = zpw1 poc[5] = zmw1

【００６８】geometry_mode == ベクトル： poc[0] = xpw1 ｜ xpw2 poc[1] = xmw1 ｜ xmw2 poc[2] = ypw1 ｜ ypw3 poc[3] = ymw1 ｜ ymw2 poc[4] = zpw1 ｜ zpw2 poc[5] = zmw1 ｜ zmw2

【００６９】geometry_mode == 三角形： poc[0] = xpgw1 ｜ xpgw2 ｜ xpgw3 poc[1] = xmgw1 ｜ xmgw2 ｜ xmgw3 poc[2] = ypgw1 ｜ ypgw2 ｜ ypgw3 poc[3] = ymgw1 ｜ ymgw2 ｜ ymgw3 poc[4] = zpw1 ｜ zpw2 ｜ zpw3 poc[5] = zmw1 ｜ zmw2 ｜ zmw3

【００７０】プリミティブが外側クリップ境界の外にな
い（ｐｎｏ）かどうかを判定するためのブール方程式は
６つのｐｏｃビットのＮＯＲである： pno = !(poc[0] ｜(poc[1]｜(poc[2]｜(poc[3]｜(poc
[4]｜(poc[5])

【００７１】プリミティブが２つ以上の外側クリップ境
界の外にあるか否かを判定するための式、言い換えれ
ば、多重平面クリップ（ｍｐｃ）は、６つのｐｏｃビッ
トのカウントである： mpc = count ( poc [i]) > 1

【００７２】先に定義した中間値及びいくつかの状態ビ
ットに基づいて、ジオメトリ分岐命令に関わるジオメト
リ分岐条件を次の通り定義する。プリミティブのいずれ
かの部分が正ｘクリップ平面の外にある場合の分岐。 ジオメトリ分岐正Ｘ gbpx = poc [0]

【００７３】プリミティブのいずれかの部分が負ｘクリ
ップ平面の外にある場合の分岐。 ジオメトリ分岐負Ｘ gbmx = poc [1]

【００７４】プリミティブのいずれかの部分が正ｙクリ
ップ平面の外にある場合の分岐。 ジオメトリ分岐正Ｙ gbpy = poc [2]

【００７５】プリミティブのいずれかの部分が負ｙクリ
ップ平面の外にある場合の分岐。 ジオメトリ分岐負Ｙ gbmy = poc [3]

【００７６】プリミティブのいずれかの部分が正ｚクリ
ップ平面の外にある場合の分岐。 ジオメトリ分岐正Ｚ gbpz = poc [4]

【００７７】プリミティブのいずれかの部分が負ｚクリ
ップ平面の外にある場合の分岐。 ジオメトリ分岐負Ｚ gbmz = poc [5]

【００７８】プリミティブをトリビアル拒絶できる場合
の分岐。いずれかのクリップ平面の完全に外側にある場
合には、プリミティブをトリビアル拒絶することができ
る。 ジオメトリ分岐クリップトリビアル拒絶 gbctr = ptr

【００７９】プリミティブをトリビアル受理できない場
合の分岐。いずれかの部分がいずれかのクリップ平面の
外に位置している場合、又はmodel_clippingがイネーブ
ルされる場合には、プリミティブをトリビアル受理する
ことはできない。 ジオメトリ分岐クリップトリビアル受理せず gbnta = ! pno ｜model_clipping_enabled

【００８０】プリミティブを２つ以上のクリップ平面に
対してクリッピングしなければならない場合、又はモデ
ルクリッピングをイネーブルする場合の分岐。 ジオメトリ分岐単一クリップせず gbnsec = mpc｜model_clipping_enabled

【００８１】処理中のプリミティブのフェースを拒絶す
べき場合又はプリミティブをトリビアル拒絶すべき場合
の分岐。この分岐は、プリミティブの現在フェースをst
ate_bitsレジスタのfront_face_reject ビットとback_f
ace_rejectビットの双方に照らして検査する。現在フェ
ースに関わる拒絶ビットがセットされていれば、分岐を
実行する。プリミティブのある１つのフェース（方向）
を見えなくすべき場合には、その特定のフェースに関わ
る拒絶ビットをセットする（前拒絶又は後拒絶）ため
に、浮動小数点プロセッサ４０へコマンドを送信する。
その後、プリミティブを処理するとき、そのプリミティ
ブを拒絶して、別のプリミティブを獲得すべきか、又は
現在プリミティブの処理を継続すべきかを判定するため
に、マイクロコードは拒絶ビットを検査する。 ジオメトリ分岐誤フェース拒絶 gbwfr = (reject_back_face && face_we_got)｜ (reject_front_face && !face_we_got)｜

【００８２】モデルクリッピングをイネーブルする場合
の分岐。 ジオメトリ分岐モデルクリッピングイネーブル gbmce = model_clipping_enabled

【００８３】正しいフェース材質が導入されない場合、
プリミティブフェースを拒絶すべき場合、又はプリミテ
ィブをトリビアル拒絶すべき場合の分岐。後特性（ｂａ
ｃｋｐｒｏｐｓ）を採用するために、浮動小数点プロセ
ッサ４０へコマンドを送信する。浮動小数点プロセッサ
４０のマイクロコードはstate_bitsレジスタのuse_back
_propsビットをセットする。その後、前後のフェースの
材質特性と、後続するいくつかのプリミティブとを浮動
小数点プロセッサ４０へ転送する。次に、プリミティブ
のフェースの１つが先に処理された最前のフェースと一
致しないときには、マイクロコードは、この分岐を実行
する場合にプリミティブを処理するために、材質特性を
変化させる。この分岐は誤フェース拒絶又はトリビアル
拒絶のための再度の検査としても使用される。 ジオメトリ分岐正しい材質導入なし gbncmi = (use_back_props && (mat_face_installed ! = face_we_got)) ｜ (reject_back_face && face_we_got) ｜ (reject_front_face && !face_we_got) ｜ ptr

【００８４】後フェース材質を導入する場合の分岐。こ
の分岐は、浮動小数点プロセッサ４０のマイクロコード
が先のプリミティブについて又はプリミティブの初期設
定時に後フェース材質を導入し且つstate_botsレジスタ
でuse_back_propsビットをセットした後に使用される。
この分岐は、変換時に法線を否定するか否かを決定する
ために使用される。 ジオメトリ分岐後フェース導入 gbbfi = use_back_props && mat_face_installed

【００８５】後特性及び後フェースを使用する場合の分
岐。ライティング計算のために後フェース材質を使用す
べきときに、この分岐を実行する。浮動小数点プロセッ
サ４０のマイクロコードは、プリミティブに適用される
ライトを計算するために必要とされる後フェース材質を
導入する。 ジオメトリ分岐後フェース使用 gbubf = face_we_got && use_back_props

【００８６】後フェースの場合の分岐。この分岐は法線
の変換を確定するために使用される。入力プリミティブ
が前フェーシング法線を有しているならば、それらの法
線を変換する。入力プリミティブが後フェーシング法線
を有しているのであれば、そのプリミティブにライティ
ングモデルを適用する前に、法線を変換し且つ反転する
必要がある。 ジオメトリ分岐後フェース gbbf = face_we_got

【００８７】state_bitsレジスタ中のクリップ保留ビッ
トがセットされている場合の分岐。 ジオメトリ分岐clip_pending セット gbcps = clip_pending

【００８８】図１８は、一連の特殊条件ビットを記憶す
る状態ビットレジスタを示す。２ビットgeometry_mode
フィールドは、ジオメトリ分岐条件を計算するために、
clip_bits レジスタの使用を確定する。２ビットgeomet
ry_mode フィールドはswap_rr ビットのローディングに
も影響を及ぼす。２つのgeometry_mode ビットは点、ベ
クトル又は三角形のいずれかを指定する。clip_mode ビ
ットは、clip_test 命令が１つの平面にクリッピングす
るか又は２つの平面にクリッピングするかを確定する。

【００８９】モデルクリッピングはクリップパイプに含
まれていても良い。モデルクリッピングがイネーブルさ
れないときに高速実行のために共通コードを使用できる
ようにするために、状態ビットレジスタには特殊条件付
きビットであるmodel_clipping_enabledが含まれてい
る。model_clipping_enabledの状態を試験するのは、特
殊分岐命令である。

【００９０】状態ビットレジスタは、後拒絶、前拒絶及
び拒絶なしという可能な３つの「フェース拒絶」モード
を指定するために、２つの「フェース拒絶ビット」（後
フェース拒絶及び前フェース拒絶）を提供する。それら
のビットは状態ビット変更マイクロ命令によりセットさ
れる。ビットを０にディフォルトセットすると、前後の
フェースは共に受理される。いずれか一方のみをセット
すれば、後フェース又は前フェースが拒絶されることに
なる。

【００９１】状態ビットレジスタのface_we_got ビット
は現在フェースを動的に指示する。０にセットされる
と、このビットは前フェースを指示し、１にセットされ
たときには後フェースを指示する。face_we_got ビット
は状態ビット変更マイクロ命令によりセットされる。

【００９２】以上説明した状態ビットは、１つの特殊分
岐命令に伴って、トリビアルクリップ拒絶及び誤フェー
ス拒絶の制御流れ分岐を発生させることができる。特殊
分岐命令は３０個のクリップビットと、２つのフェース
拒絶ビットと、１つのface_we_got ビットとから条件を
確定する。

【００９３】ジオメトリフォーマットによっては、１つ
の面の両側が異なる表面特性及び異なるライティングレ
ベルを有することや、双方の側が同一の特性を共有する
こともありうる。典型的には、１つの三角形ストリップ
は同じ方向に向いた三角形の連続を有し、その後に裏返
って他方の側を示すことになる。状態ビットレジスタ中
の２つのビットは特性及びライティングの仮定をキャッ
シュさせることができる。use_back_propsビットは、０
であれば、前フェースに関わるキャッシュ値を使用する
ことを指示する。use_back_propsビットが１であるとき
には、mat_face_installedが現在導入中の材質の側（前
は０、後は１）を指示する。

【００９４】状態ビットレジスタのoutput_lenフィール
ドとoutput_dstフィールドは、出力回路１４５によるＯ
レジスタからの線引きパケットの転送に関わる長さと宛
先を指定する。output_lenフィールドは線引きパケット
の長さを指示する。output_dstビットは線引きパケット
の宛先として線引きプロセッサ５０〜５４又はコマンド
プリプロセッサ３０のいずれかを指定する。

【００９５】状態ビットレジスタのスワップフィールド
は、Ｒレジスタへのバス索引の再マッピング、すなわ
ち、スワッピングを可能にする。スワップはＲレジスタ
Ｒ８からＲ３１に適用される。スワップは、レジスタ８
個を各々含む３つのレジスタグループについて機能す
る。ＲレジスタＲ８からＲ１５はグループ１、Ｒレジス
タＲ１６からＲ２３はグループ２、レジスタＲ２５から
Ｒ３１はグループ３である。スワップはジオメトリ形状
の種類に合わせて特殊化されている。三角形の場合、３
つの頂点は３つのレジスタグループ１〜３に記憶され
る。スワップ動作は頂点のｙ成分をｙ１≦ｙ２≦ｙ３と
なるように分類する。

【００９６】スワップ動作を開始するために、３つの浮
動小数点比較マイクロ命令を連続して実行し、続いて、
３つの先の不等結果をswap_rr にロードするために制御
・モードビット変更マイクロ命令を実行する（０≧偽、
１≧真）。geometry_mode がベクトルであるとき、swap
_rr フィールドをＦＡＬＵ２０６の比較の結果としてロ
ードする場合に、（ｙ１＞ｙ３）及び（ｙ２＞ｙ３）の
比較は強制的に０とされる。swap_rr フィールドを制御
・モードビット変更マイクロ命令中の即時データからロ
ードすることも可能である。

【００９７】図１９は、起こりうる全てのｙ座標順序付
けに対して状態ビットレジスタのswap_rr フィールドに
記憶される頂点比較分類の結果を示す。図２０は、swap
_rrフィールドの内容に対応するグループ１〜３のＲレ
ジスタの再マッピングを示す。次の制御・モードビット
変更マイクロ命令がswap_rr フィールドを０にするま
で、あるいは、条件ビットをロードするために次の制御
・モードビット変更マイクロ命令が実行されるまで、再
マッピングは有効なままである。スワッピングが有効で
ある間、ＲレジスタＲ８からＲ３１を参照するたびに、
それはレジスタ再順序付けを受ける。

【００９８】クリップビットレジスタの編成は三角形、
ベクトル、点に対してそれぞれ異なる。図２１は、三角
形の場合のクリップビットレジスタの編成を示す。クリ
ップビットレジスタ中の各対のビットは、対向する１対
のクリッピング平面に対して比較される特定の１つの頂
点に関わる入／出ビットに対応する。たとえば、２つの
ビット「ＸＰＷ１」及び「ＸＭＷ１」では、第１の
（「プラス（＋）」）ビットは頂点１のＸ座標が内側Ｘ
クリップ平面の右側にある場合に限って１であり、ま
た、第２の（「マイナス（−）」）ビットは、Ｘ座標が
内側Ｘ左クリップ平面の左側にある場合に限って１であ
る。次の２つのビット「ＸＰＧＷ１」及び「ＸＭＧＷ
１」も、試験が外側Ｘ「ガード」クリップ平面に対する
ものであったことを除いて同様である。残りのビットも
同様である。ガード試験はＺ座標には適用されないの
で、Ｚクリップ試験ビットはガード試験なしである。

【００９９】図２２は、ベクトルの場合のクリップビッ
トレジスタの編成を示す。図２３は、点の場合のクリッ
プビットレジスタの編成を示す。clip_bits レジスタ中
のビットは、clip_test マイクロ命令の実行によってセ
ットされる。各々のclip_test マイクロ命令は別のビッ
ト又は１対のビットを生成し、それらのビットはclip_b
its レジスタへとシフトされる。図２４は、clip_test
命令を実行するときに起こるシフト動作の動きを示す。
右上に入って来る新たなビットはクリップ試験の結果で
あり、矢印はビットの動きを示す。

【０１００】図２５及び図２６は、浮動小数点プロセッ
サ４０のstate_bitsレジスタにおける選択されたビット
を更新する状態ビット変更マイクロ命令を示す。状態ビ
ット変更マイクロ命令によりアドレス指定されるstate_
bitsごとに、別個のイネーブルビットが設けられてい
る。ビット１及び０はＤバスに関して４つのソースの中
の１つを次のようにして選択する。すなわち、ＤＳフィ
ールドを伴うソースを選択し、ＰＣスタック clip_bits
レジスタソース又はstate_bitsレジスタソースをポップ
する。状態ビットレジスタのface_we_got ビットはＦＡ
ＬＵ２０６からのｆｃｃ条件からロードされる。０は前
フェースを指示し、１は後フェースを指示する。ｆｃｃ
条件が１であれば（［Ａバス］又は［ｍ ｏｕｔ］＜
［Ｃバス］）、face_we_got ビットは１にセットされ
る。それ以外のｆｃｃ条件はface_we_got ビットを０に
セットすることになる。

【０１０１】図２７及び図２８は、動的結果から非レジ
スタファイルレジスタをロードする雑レジスタロードマ
イクロ命令を示す。目標となるレジスタはclip_bits レ
ジスタと、state_bitsレジスタと、ＰＣ（プログラムカ
ウンタ）とを含む。加えて、雑レジスタロードマイクロ
命令に伴って、output_lenフィールド、dispatch_mask
、geometry_mode 及びclip_mode レジスタをロードし
ても良い。geometry_mode は、１＝点、２＝線及び３＝
三角形というクリッピングモードの中の１つを選択す
る。

【０１０２】図２９及び図３０は、state_bitsレジスタ
中の選択されたビットを更新し且ついくつかの制御アク
ションを開始させる制御・モードビット変更マイクロ命
令を示す。制御・モードビット変更マイクロ命令により
アドレス指定されるstate_bitsに対して、別個のイネー
ブルビットが設けられている。制御・モードビット変更
マイクロ命令の中で「新Ｉディスパッチオフ（clip_pen
dingでない場合）」ビットがセットされているとき、cl
ip_pendingビットが真でない限り、マイクロ命令実行の
流れはインラインで継続しない。その代わりに、次のよ
うな事象のシーケンスが起こる。free_Oビットがセット
されると、Ｏレジスタファイルにおいて１つの線引きパ
ケットが完了していることを指示する信号が出力回路１
４５へ送信される。その後、出力回路１４５はその線引
きパケットを線引きプロセッサ５０〜５４へ同報通信す
る。入力回路１４１のＩバンクが割当てられていなけれ
ば、need_Iをセットすべきである。新たな入力バッファ
が利用可能になるまで、制御シーケンサは停止する。新
たなＩバンクが利用可能であるときには、ＩレジスタＩ
０の下位の５ビット、７ビット又は９ビットを新たな入
力のメッセージ名として使用し、ＣＳ４９に対する絶対
アドレスへと形成する。その絶対アドレスにおける命令
を取り出し、復号し、ディスパッチする。その後、適切
なメッセージサブルーチンの第１の命令から始めて、正
規の命令処理を再開する。

【０１０３】現在再フォーマットした頂点パケットが線
引きパケットを生成しない場合、先に説明した「free_
O」ビットではなく、「ヌル出力」ビットをセットす
る。現在再フォーマットした頂点パケットは全てのジオ
メトリ形状がクリッピングで除去されている、又は後方
への向きである等の理由によって線引きパケットを生成
しないことになるであろう。以上の明細書の中では本発
明をその特定の実施例に関連して説明したが、特許請求
の範囲に記載されている本発明のより広い趣旨から逸脱
せずに本発明について様々な変形や変更を実施しうるこ
とは明白であろう。従って、明細書及び図面は限定的で
はなく、例示としてみなされるべきである。

【図面の簡単な説明】

【図１】 ホストプロセッサと、メモリサブシステム
と、グラフィックスアクセラレータと、表示装置とを含
むコンピュータシステムのブロック線図。

【図２】 コマンドプリプロセッサと、１組の浮動小数
点プロセッサと、１組の線引きプロセッサと、フレーム
バッファと、ポストプロセッサと、ランダムアクセスメ
モリ／デジタル／アナログ変換器（ＲＡＭＤＡＣ）から
構成されているグラフィックスアクセラレータのブロッ
ク線図。

【図３】 制御記憶装置（ＣＳ）と、入力回路と、出力
回路と、レジスタファイルと、１組の機能単位と、制御
回路と、ＳＲＡＭインタフェース回路とを含む浮動小数
点プロセッサセクションのブロック線図。

【図４】 機能単位と、３つのソースバス（Ａバス、Ｂ
バス及びＣバス）及び１つの宛先バス（Ｄバス）から構
成される浮動小数点プロセッサに関わるデータ経路とを
示す図。

【図５】 入力回路のＩレジスタと、出力回路のＯレジ
スタと、レジスタファイルのＲレジスタ及びＰレジスタ
とのレジスタマッピングを示す図。

【図６】 一実施例の浮動小数点プロセッサに関わるマ
イクロコード命令フォーマットを示す図。

【図７】 １つのポイントを１つ又は２つのクリップ平
面と比較し且つその比較からの１つ又は２つの結果ビッ
トをclip_bits レジスタへシフトするclip_test マイク
ロ命令のフォーマットを示す図。

【図８】 １つのポイントを１つ又は２つのクリップ平
面と比較し且つその比較からの１つ又は２つの結果ビッ
トをclip_bits レジスタへシフトするclip_test マイク
ロ命令のフォーマットを示す図。

【図９】 浮動小数点プロセッサで実現される単項ＦＡ
ＬＵマイクロ命令のフォーマットを示す図。

【図１０】 浮動小数点プロセッサで実現される単項Ｆ
ＡＬＵマイクロ命令のフォーマットを示す図。

【図１１】 Ｂバスの内容について浮動小数点逆数演算
を実行する浮動小数点逆数マイクロ命令のフォーマット
を示す図。

【図１２】 ブロックロードマイクロ命令のフォーマッ
トと、ブロックロードマイクロ命令のＲＳ値及びＲＥ値
のＰレジスタ、Ｒレジスタ及びＯレジスタへのマッピン
グとを示す図。

【図１３】 ブロックロードマイクロ命令のフォーマッ
トと、ブロックロードマイクロ命令のＲＳ値及びＲＥ値
のＰレジスタ、Ｒレジスタ及びＯレジスタへのマッピン
グとを示す図。

【図１４】 ブロック記憶マイクロ命令のフォーマット
と、ブロック記憶マイクロ命令のＲＳ値及びＲＥ値のＰ
レジスタ、Ｒレジスタ及びＯレジスタへのマッピングと
を示す図。

【図１５】 ブロック記憶マイクロ命令のフォーマット
と、ブロック記憶マイクロ命令のＲＳ値及びＲＥ値のＰ
レジスタ、Ｒレジスタ及びＯレジスタへのマッピングと
を示す図。

【図１６】 浮動小数点プロセッサで実現され、一般に
発生する条件に関わる条件及び組合わせの個別試験を実
行する特殊化ジオメトリ分岐マイクロ命令のフォーマッ
トを示す図。

【図１７】 浮動小数点プロセッサで実現され、一般に
発生する条件に関わる条件及び組合わせの個別試験を実
行する特殊化ジオメトリ分岐マイクロ命令のフォーマッ
トを示す図。

【図１８】 一連の特殊条件ビットを記憶する状態ビッ
トレジスタを示す図。

【図１９】 起こりうる全てのｙ座標順序付けに対して
状態ビットレジスタのswap_rr フィールドに記憶される
頂点比較分類結果を示す図。

【図２０】 swap_rr フィールドの内容に対応するグル
ープ１〜３のＲレジスタの再マッピングを示す図。

【図２１】 クリップビットレジスタの編成と、clip_t
est 命令が実行されるときに起こるシフト動作の動きと
を示す図。

【図２２】 クリップビットレジスタの編成と、clip_t
est 命令が実行されるときに起こるシフト動作の動きと
を示す図。

【図２３】 クリップビットレジスタの編成と、clip_t
est 命令が実行されるときに起こるシフト動作の動きと
を示す図。

【図２４】 クリップビットレジスタの編成と、clip_t
est 命令が実行されるときに起こるシフト動作の動きと
を示す図。

【図２５】 state_bit レジスタの選択されたビットを
更新する状態ビット変更マイクロ命令を示す図。

【図２６】 state_bit レジスタの選択されたビットを
更新するを状態ビット変更マイクロ命令を示す図。

【図２７】 動的結果から非レジスタファイルレジスタ
をロードする雑レジスタロードマイクロ命令を示す図。

【図２８】 動的結果から非レジスタファイルレジスタ
をロードする雑レジスタロードマイクロ命令を示す図。

【図２９】 state_bit レジスタの選択されたビットを
更新し且ついくつかの制御アクションを開始させる制御
ビット・モードビット変更マイクロ命令を示す図。

【図３０】 state_bit レジスタの選択されたビットを
更新し且ついくつかの制御アクションを開始させる制御
ビット・モードビット変更マイクロ命令を示す図。

【符号の説明】

２０…ホストプロセッサ、２２…メモリサブシステム、
２４…グラフィックスアクセラレータ、２６…表示装
置、２８…ホストバス、３０…コマンドプリプロセッ
サ、４０〜４３…浮動小数点プロセッサ、５０〜５４…
線引きプロセッサ、６１〜６５…ＶＲＡＭインタリーブ
バンク、７０…ポストプロセッサ、７２…ランダムアク
セスメモリ／デジタル／アナログ変換器、８０…線引き
コマンドバス、８２…浮動小数点コマンドバス、１００
…フレームバッファ、１４１…入力回路、１４２…レジ
スタファイル、１４３…機能単位、１４４…制御回路、
１４５…出力回路、１４６…ＳＲＡＭインタフェース回
路、１４７…制御記憶装置アドレスバス、１４８…制御
記憶装置データバス、１４９…制御記憶装置、２００…
浮動小数点乗算器、２０２…逆数回路、２０４…整数演
算論理装置、２０６…整数演算論理装置、２２０…Ａバ
ス、２２２…Ｂバス、２２４…Ｃバス、２２６…Ｄバ
ス、２３０…マルチプレクサ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 多重バッファ入力レジスタファイルを有
   し、浮動小数点コマンドバスを介して再フォーマットし
   たジオメトリパケットを受け、且つ再フォーマットした
   ジオメトリパケットを緩衝する入力回路と；多重バッフ
   ァ出力レジスタファイルを有し、線引きパケットを緩衝
   し且つその線引きパケットを線引きコマンドバスを介し
   て転送する出力回路と；第１のレジスタグループと、第
   ２のレジスタグループと、第３のレジスタグループとを
   含む汎用レジスタファイルを有するレジスタファイル回
   路と；浮動小数点比較マイクロ命令と、スワップマイク
   ロ命令とから構成されており、スワップマイクロ命令
   は、第１のレジスタグループ、第２のレジスタグループ
   及び第３のレジスタグループに記憶されている１組の頂
   点値が定義済順序で分類されるように、浮動小数点比較
   マイクロ命令に対応する一連の結果フラグに従って第１
   のレジスタグループ、第２のレジスタグループ及び第３
   のレジスタグループに関わるレジスタマップを配列替え
   する複数の特殊化グラフィックスマイクロ命令を制御記
   憶装置から読取り且つ１組の機能単位を使用して特殊化
   グラフィックスマイクロ命令を実行することにより、線
   引きパケットを出力レジスタファイルへと組立てる制御
   シーケンサとを具備するグラフィックスアクセラレータ
   の浮動小数点プロセッサ。
2. 【請求項２】 グラフィックスアクセラレータ用の浮動
   小数点処理機能を実行する方法において、 コマンドプリプロセッサから浮動小数点コマンドバスを
   介して再フォーマットしたジオメトリパケットを受信
   し、且つ再フォーマットしたジオメトリパケットを多重
   バッファ入力レジスタファイルに緩衝する過程と；制御
   記憶装置から複数の特殊化グラフィックスマイクロ命令
   を読取り且つ１組の機能単位と、第１のレジスタグルー
   プ、第２のレジスタグループ及び第３のレジスタグルー
   プを有する汎用レジスタファイルとを使用して特殊化グ
   ラフィックスマイクロ命令を実行することにより、線引
   きパケットを生成する過程であって、特殊化グラフィッ
   クスマイクロ命令は浮動小数点比較マイクロ命令と、ス
   ワップマイクロ命令とから構成されており、スワップマ
   イクロ命令は、第１のレジスタグループ、第２のレジス
   タグループ及び第３のレジスタグループに記憶されてい
   る１組の頂点値が定義済順序で分類されるように、浮動
   小数点比較マイクロ命令に対応する一連の結果フラグに
   従って汎用レジスタファイルに関わるレジスタマップを
   配置替えする過程と；線引きパケットを線引きコマンド
   バスを介して複数の線引きプロセッサへ同報通信する過
   程とから成る方法。