JPS62271027A - 情報処理装置の誤り検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概　要］ システム運用中の情報処理装置に定期的に割込みを掛け
、テスト命令を実行させ実行結果と正解データとを比較
することにより誤りの有無を調べると共に時刻を書き込
み、システム運用中の障害検出と正常運用期間の確認を
可能としたものである。

［産業上の利用分野］ 本発明は、プログラム内蔵式情報処理装置の演算結果の
誤り検出方式に係わり、特に情報処理装置のシステム運
用中における障害の検出方式に関するものである。

［従来の技術］ 情報処理装置の演算回路には、通常誤り検出回路が付加
される。これは演算回路の故障を検出するためのもので
、誤り検出方式としては、例えば、加算結果のパリティ
と和のパリティ予測回路の出力を比較して故障の有無を
判定したり、演算回路を二重化し、二つの出力を比較す
ることにより故障の有無を判定する方法などが知られて
いる。

また、主記憶装置やキャッシュメモリから演算回路入力
側までの経路にも故障検出のため、パリティ検査回路や
ＥＣＣ（誤り検出訂正）回路等が付加される。

演算回路の誤り検出は、一般に単一故障を対象としてお
り、多重故障が発生したとき、誤り検出回路では誤りを
検出できない場合がある。

主記憶装置やキャッシュメモリから演算回路入力側まで
の経路の故障も、同様に検出されない場合がある。これ
により間違った入力データで演算を行った場合、もはや
誤り検出回路では誤りの検出が不可能である。

このような故障がシステム運用中に発生した場合、通常
次のようにして発見されるものであった。

（１１システムの使用者から、ジョブが異常終了すると
か、ジョブの出力が変である等の指摘があった。

（２）システムの定期保守のとき、テストプログラムが
異常を知らせた。

［発明が解決しようとする問題点］ 上記のように従来は、誤り検出回路で検出されない故障
の発生を知る手段がなく、次のような重大な事態を引き
起す可能性があった。

（１）何時故障したか不明である。

（２）どれほど故障したままでシステムを運用したか不
明である。

（３）使用者を不安に陥れる。

（４）多数のジョブのやり直しが出る。

本発明は、このような従来の問題点を解消した新規な情
報処理装置の誤り検出方式を提供しようとするものであ
る。

［問題点を解決するための手段］ 第１図は本発明の情報処理装置の誤り検出方式の原理ブ
ロック図を示す。

図において、１は割込み発生手段であり、予め定めた条
件、例えばタイマにより定期的に、システム運用中の情
報処理装置に割込み信号を発生する。

２はジョブ状態格納手段であり、割込み発生手段ｌによ
る割込み時に、実行中のジョブ状態を退避させる。

３はテーブルであって、テスト命令のデータ、各種管理
データ、ならびに前記ジョブ状態を格納する。

４はテスト命令実行手段であって、ポインタの指示する
テーブル３中のブロックからテスト命令を取り出し、実
行する。

５はテスト結果検査手段であって、テスト命令実行手段
４による実行結果を、テーブル３中の前記ブロックに格
納しである正解と比較し、不一致であれば、誤り検出の
アラームを発生する。

６はポインタ更新手段であって、テスト結果検査手段５
による比較が一致のとき、次に実行すべきテスト命令を
格納したブロックを示すようポインタを更新する。

７は件数管理手段であって、前記４．　５．　６の実行
が予め設定した件数だけ行われるよう管理する。即ち、
設定した件数に達するまで４，５．６を繰り返えさせる
。

８は時刻書込み手段であって、テスト命令実行手段４に
よるテスト命令の取出しからテスト結果検査手段５によ
る比較までの間にそのときの時刻をテーブルの時刻２の
欄に書き込み、又前記ポインタ更新手段６により、ポイ
ンタが最終のテスト命令を格納したブロックから最初の
テスト命令を格納したブロックに更新されるときの時刻
を、テーブルの時刻１の欄に書き込む。

［作用〕 上記構成をとることによって、運用中の情報処理装置に
定期的又は適当な条件により割り込み、予めテーブルに
格納しであるテスト命令を実行して結果を正解と比較す
る友とにより障害の有無を検出することができる。

テスト命令は１個または複数個を格納しておき、１回の
割込みで実行するテストの件数はジョブ中断時間との兼
合いで予め適当の値を設定しておく。

時刻書込み手段により書き込まれである時刻ｌまでは正
常であったことが保証されるから、正解との不一致によ
り障害が検出されたときには、時刻１から時刻２の間に
障害が発生したことを知ることができる。

［実施例〕 以下第２図〜第７図に示す実施例により、本発明をさら
に具体的に説明する。

第２図は本発明の実施例における割込み信号発生回路を
示す図である。

図において、１１は一定時間間隔で値を減するテストタ
イマであり、１２はテストタイマ１１の値がゼロとなっ
たことを検出するゼロ検出回路である。

１３はスイッチであり、１４はプログラム状態語（以下
、ＰＳＷと略記する）の待ち状態と７）（Ｗ）を取り出
す信号線であり、テストタイマ割込み信号を上げる動作
トリガ信号線である。

スイッチ１３を上側に倒しておくと、ゼロ検出回路１２
のテストタイマのゼロ検出時に下側のＡＮＤゲートが開
き動作トリガ１５が発生する。

スイッチ１３を下側に倒しておくと、ゼロ検出回路１２
のゼロ検出時で、且つＰＳＷの待ち状態と・７トがオン
のときに上側のＡＮＤゲートを開き、動作トリガ１５を
発生する。

第３図は、本発明の実施例における制御機能が使用する
テーブルの構成を示す図である。

図において、３１はテストタイマによる割込みによって
保存されるＰＳＷの退避域である。

３２はアクセスすべきテーブル１のアドレス、即ちテー
ブル１へのポインタである。

３３はテーブル１であり、内容の詳細は第４図に示す。

３４は１個または複数個のテストデータを格納したテー
ブル２の集合体であり、図の例では０番からｍ番までが
連続して配置されている。テーブル２の内容の詳細は第
５図に示す。

第４図はテーブル１の内容の詳細を示す図である。

図において、４１は現テーブルアドレスであって、実行
すべきテストデータを含んでいるテーブル２へのポイン
タを示す。

４２は開始テーブルアドレスであって、テーブル２集合
体の先頭テーブルへのポインタを示す。

４３は終了テーブルアドレスであって、テーブル２集合
体の最終テーブルへのポインタを示す。

４４はテスト回数であって、１回のテストタイマ割込み
で使用されるテーブル２の個数を示す。

４５はテストタイマにロードすべき値を示す。

４６は誤りを検出したときのテスト命令のリトライすべ
き回数を示す。

４７は最終のテーブル２を使用したテストが終了したと
きの時刻を保存するための領域であり、４８はテスト開
始時の時刻を保存するための領域である。

４９はテストタイマ割込み時のレジスタの値を保存する
ための領域である。

第５図はテーブル２の内容の詳細を示す図である。

図において、５１はテストすべき命令を格納する領域で
あり、５２はテスト番号を格納する領域であり、５３に
はテーブル２自身の長さを格納する。

５４はテスト用の入力データを格納する領域であり、５
５はテスト命令の実行結果を保存する領域である。

５６は正解データを格納する領域である。

第６図（Ａ）、　　（Ｂ）は本発明の実施例による処理
を示すフローチャートである。

以下、フローチャートの各ステップに従って処理の流れ
を説明する。

（６１）テストタイマ割込みであって、これが本発明に
よる制御機能のきっかけとなる。３１に実行中のＰＳＷ
が格納され、ジョブの実行は中断される。

（６２）３２からテーブル１のアドレスをロードする。

（６３）ジョブ実行中のレジスタの内容をテーブル１の
４９へ退避させる。

（６４）現在の時刻をテーブル１の４８へ格納する。

（６５）テーブル１の４１から実行すべきテーブル２の
アドレスをロードする（現テーブルアドレス）。

（６６）テーブル２の５１からテスト命令をフェッチす
る。

（６７）テスト命令にレジスタのオペランドがあるかを
判断し、あれば（６８）へ、なければ（６９）へ進む。

（６８）テーブル２の５４の入力データをレジスタにロ
ードする。

（６９）テスト命令を実行する。

（７０）テスト命令にレジスタのオペランドがあるかを
判断し、あれば（７１）へ、なければ（７２）へ進む。

（７１）テスト命令の実行結果をテーブル２の５５へ格
納する。

（７２）実行結果と５６の正解データとを比較する。

（７３）比較結果を判断し、（実行結果）＝（正解）な
らば（７４）へ、≠ならば（７８）へ飛ぶ。

（７４）現テーブルアドレスを更新する、この詳細につ
いては第７図に示す。

（７５）テスト件数がテーブル１の４４で指定した値に
達したかを判断し、達したならば（７６）へ進み、そう
でなければ（６４）へ戻る。

（７６）テストタイマにテーブル１の４５の内容をロー
ドする。

（７７）テーブル１の４９の内容をレジスタに戻し、３
１で指定するアドレスから中断したジョブを再開する。

（７８）リトライ回数がテーブル１の４６で指定した値
に達したかを判断し、達したならば（７９）へ移り、そ
うでなければ（６５）へ戻る。

（７９）誤り検出としてマシンチェック割込みを起す。

上記のようにして検出された誤りにより、テーブル１の
４７に格納された時刻から、４８に格納された時刻の間
に、演算回路および関連回路に障害が発生したことを知
ることができる。

第７図は現テーブルアドレス更新処理（７４）の詳細を
示すフローチャートである。

（７４０）テーブル１の４１の内容（現テーブルアドレ
ス）が４３の内容（終了テーブルアドレス）に達してい
るかを判断し、達していいれば（７４２）へ、そうでな
ければ（７４１）へ進む。

（７４１）テーブル１の４１の内容（現テーブルアドレ
ス）にテーブル２の５３の内容（テーブル長）を加えて
、４１に格納する。

（７４２）テーブル１の４１の内容を４２の内容（開始
テーブルアドレス）で置き換える。

（７４３）テーブル１の４７に現在の時刻を格納する。

この時点でテーブル２ｏからテーブル２ｍまでの一連の
テスト命令による演算回路および関連回路のテストを終
了したことになる。

上記の処理によって、テーブルｌの４７に格納された時
刻までは、演算回路と関連回路に障害がなかったことが
保証されることになる。

［発明の効果］ 以上説明のように本発明によれば、システム運用中の演
算回路および関連回路の故障を検出することができ、且
つハードウェアが無故障であった期間を知ることが可能
となり、システムの信頼性の向上に寄与する効果は極め
て大である。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例における割込み信号発生回路を
示す図、 第、３図は本発明の実施例におけるテーブルを示す図、 第４図はテーブル１の内容を示す図、 第５図はテーブル２の内容を示す図、 第６図は本発明の実施例による処理を示すフロである。 図面において、 １は割込み発生手段、　２はジョブ状態格納手段、３は
テーブル、　　　　４はテスト命令実行手段、５はテス
ト結果検査手段、６はポインタ更新手段、７は件数管理
手段、　　　８は時刻書込み手段、をそれぞれ示す。 本発明の原理ブロック図 第　ｌ　図 第　　２　　図 本発明の一実施例におけるテーブルを示す図第　　３　
　図 テーブルｌの内容を示す図　　　　　　　　　　　　テ
ーブル２の内容を示す同第４図　　　　　　　　　第５
図 本発明の”ｕＩｉｆｌ＋による処理を示すフローチャー
ト　（そのｌ）第　　６　　図（Ａ） 本発明の実施例による処理を示すフローチャート（その
２）ｍ６　　図（ＩＩ）

Claims (1)

1. 【特許請求の範囲】 予め定められた条件で割込み信号を発生する割込み発生
   手段（１）と、 割込み発生手段（１）による割込み発生時に、実行中の
   ジョブの状態を格納するジョブ状態格納手段（２）と、 テスト命令データおよび前記ジョブ状態、ならびに実行
   管理のための制御データを格納するテーブル（３）と、 ポインタの示すテーブル中のブロックからテスト命令を
   取り出し実行するテスト命令実行手段（４）と、 テスト命令実行手段（４）によるテスト命令実行結果を
   、前記ブロック中の正解と比較し一致／不一致を検出し
   、不一致のとき外部へ通報を発するテスト結果検査手段
   （５）と、 前記テスト命令実行手段（４）によるテスト命令実行お
   よびテスト結果検査手段（５）によるテスト結果の検査
   を、予め定めた件数だけ行わせるよう管理する件数管理
   手段（７）と、 前記テスト命令実行手段（４）によるテスト命令の取り
   出し乃至実行の時刻、ならびに前記ポインタ更新手段（
   ６）によりポインタが最終のテスト命令を示すブロック
   から最初のテスト命令を示すブロックに更新される時刻
   を書き込む時刻書込み手段（８）とを備え、 システム運用中に情報処理装置の故障を検出し、正常運
   用の期間を表示するよう構成したことを特徴とする情報
   処理装置の誤り検出方式。