JPS62269518A - クロツク発生装置 - Google Patents

クロツク発生装置

Info

Publication number
JPS62269518A
JPS62269518A JP61113932A JP11393286A JPS62269518A JP S62269518 A JPS62269518 A JP S62269518A JP 61113932 A JP61113932 A JP 61113932A JP 11393286 A JP11393286 A JP 11393286A JP S62269518 A JPS62269518 A JP S62269518A
Authority
JP
Japan
Prior art keywords
clock
output
input
voltage
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61113932A
Other languages
English (en)
Inventor
Tetsuya Nagai
哲也 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61113932A priority Critical patent/JPS62269518A/ja
Publication of JPS62269518A publication Critical patent/JPS62269518A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数のローカルエリアネットワークより成るシ
ステムに使用するに適したクロック発生装置に関する。
従来の技術 従来第3図に示すように公衆回線1に接続された主ロー
カルエリアネットワーク2にさらに従属ローカルエリア
ネットワーク3を接続して、公衆回線1、主ローカルエ
リアネットワーク2、従属ローカルエリアネットワーク
3にそれぞれ端末4゜5.6を設ける。主ローカルエリ
アネットワーク2と従属ローカルエリアネットワーク3
の間相互或は公衆回線1を介して端末4との間で通話或
いは情報の伝送を行う場合に、主ローカルエリアネット
ワーク2は局線クロックaを基準として、主クロツク発
生装置7により主クロックbを発生して使用し、さらに
従属ローカルエリアネットワーク3は、主クロックbを
基準として従属クロック発生装置8により従属クロック
Cを発生させ使用して来た。この場合に主クロツク発生
装置7及び従属クロック発生装置8ではいずれも第4図
に示すようにフェーズドロックドループ(以下PLLと
略記する。)9が使用される。同図のPLL 9では、
位相比較器10、ループフィルタ11、電圧制御発振器
12を有し、電圧制御発振器12の出力から出力クロッ
クeを得ると共に、その出力を位相比較器10にフィー
ドバックし、入力クロツクdを基準に位相差を検出し、
ループフィルタ11を経由して電圧制御発振器の発振周
波数を制御するように構成されている。
このように従来のPLL 9を用いたクロック発生装置
でも、局線クロックに合せた主クロック及び従属クロッ
クを得ることが出来る。
発明が解決しようとする問題点 しかしながら、上記従来のクロック発生装置では、出力
周波数範囲及び入力の引き込み周波数範囲がいずれも任
意であるために、第3図で、公衆回線1に障害が生じた
場合に、局線クロックaが乱れ、主クロツク発生装置7
或いは従属クロック発生装置8の引き込み周波数範囲を
逸脱してしまい同期が取れなくなってしまうという問題
点があった。
本発明はこのような従来の問題点を解決するものであり
、障害時においても、下位のクロック発生装置との同期
が可能なりロック発生装置を提供することを目的とする
ものである。
問題点を解決するだめの手段 本発明は上記目的を達成するために、PLLのループフ
ィルタと電圧制御発振器の間にリミタ回路を挿入するよ
うに構成したものである。
作    用 したがって、本発明によれば、リミタ回路によって、ク
ロック発生装置の出力周波数範囲を、従属すべきクロッ
ク発生装置の引き込み周波数範囲よりも常に狭くするこ
とができ、障害が生じた点より下位の系で中断なく同期
を確立することができるという効果を有する。
実施例 以下本発明の一実施例の構成について第1図、第2図と
共に説明する。第1図で13はリミタ回路であり、他の
第4図と同様の符号は同一の名称を表わすものとする。
次に上記実施例の動作について説明する。上記構成に於
て、位相比較器10は、入力クロックdと出力クロック
eの位相を比較し、入力クロックdの位相に対し出力ク
ロックeの位相が遅れていれば出力電圧を上昇させる。
逆の状態であれば下降させる。それによって電圧制御発
振器14の出力周波数も変位し、2つの位相差は縮小す
る方向となる。そして2つの位相が一致した点で系は安
定するが、障害によって基準の入力クロックdの周波数
が大巾に変位したり、クロック断となった場合でも、リ
ミタ回路13により電圧制御発振器14 の入力に非常
に高い電圧や低い電圧が加わることがなくなり、その結
果として入力電圧範囲を狭める働きをする。そのために
電圧制御発振器14 の出力周波数変位は小さくなる。
第2図はリミタ回路13の具体構成例を示し、11〜1
4は抵抗器、15 、17は演算増幅器、16゜18は
ダイオード、19.20はそれぞれリミタ回路13の人
、出力端子、v 、■ は電源電圧である。
同図の構成で、抵抗11 、12 、13によって、演
算増幅器15.17の非反転入力電位V1 、 v2を
定めている。リミタ回路13の入力電圧が、vlと■2
の間にあるとき、その電圧は、リミタ回路13 によっ
て何の影響も受けず、抵抗14を通して出力される。抵
抗14の値を次段の電圧制御発振器の入力抵抗に比べて
充分低い値とすれば、電圧降下は少ないので問題はない
。ところが、障害時、例えばクロックが断となると第1
図の例では、ループフィルタ11の出力電圧、即ちリミ
タ回路13の入力電圧が大巾に低下する。第2図でリミ
タの入力電圧がv2より下がると、演算増幅器17の作
用で、ダイオード18に順方向電流が流れる。
その電流は、抵抗14を流れ、その電圧降下が、入力電
圧とv2の差を吸収し、出力電圧がv2より低くなるこ
とはない。同様な理由で出力電圧がVl  より高くな
ることもない。従ってリミタ回路13 の出力電圧は、
常にVl(l!:V2の間きなる。
このようにして、電圧制御発振器14の入力電圧範囲が
狭められ、出力周波数範囲を狭く限定できるという効果
を有する。
即ち、上記のようなりロック発生装置を主、従属クロッ
ク発生装置7,8として用いれば、第3図の構成で、公
衆回線1が障害を起しても、従属ローカルエリアネット
ワーク3は主ローカルエリアネノトワーク2のクロック
発生装置7に従続して動作し、端末5と6の間は相互通
信可能に維持される。
なお、縦属ローカルネットワーク3にさらに従iするロ
ーカルエリアネットワークを設け、このローカルエリア
ネットワークのリミタ回路を有するクロック発生装置を
クロック発生装置8で制御するように拡張することは容
易に行える。
発明の効果 本発明は上記実施例より明らかなように、クロック発生
装置に設けたフェーズドロックドループのローパスフィ
ルタと電圧制御発振器の間にリミタ回路を挿入し、クロ
ック発生装置の出力周波数範囲を限定するように構成し
たので、入力側のクロックの状態に拘らず、出力側のク
ロックが極端に変化せず、従って入力側クロックに障害
を生じても、従属する(より下位の)クロックは同期が
外れず通信が確保出来るという利点を有する。
【図面の簡単な説明】
第1図は本発明の一実施例におけるクロック発生装置の
ブロック図、第2図は同装置の要部回路図、第3図はク
ロック発生装置を使用するローカルエリアネットワーク
の構成を説明するための全体構成図、第4図は従来のク
ロック発生装置の構成を示すブロック図である。 9・・・フェーズドロックドループ、10・・・位相比
較器、11・・ローパスフィルタ、12・・・電圧制御
発振器、13・・・リミタ回路、d 人カクロソク、 
e・・・出力クロック。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名−ン

Claims (1)

    【特許請求の範囲】
  1. より上位のクロックを一方の入力とした位相比較器の出
    力をローパスフィルタを経由してリミタ回路に入力し、
    前記リミタ回路により電圧変化範囲に制限を加えて電圧
    制御発振器の出力周波数範囲を制御し、前記電圧制御発
    振器の出力をより下位のクロックとして取り出すと共に
    、前記位相比較器の他方の入力にフィードバックしてフ
    ェーズロックドループを構成するようにしたクロック発
    生装置。
JP61113932A 1986-05-19 1986-05-19 クロツク発生装置 Pending JPS62269518A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61113932A JPS62269518A (ja) 1986-05-19 1986-05-19 クロツク発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61113932A JPS62269518A (ja) 1986-05-19 1986-05-19 クロツク発生装置

Publications (1)

Publication Number Publication Date
JPS62269518A true JPS62269518A (ja) 1987-11-24

Family

ID=14624802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61113932A Pending JPS62269518A (ja) 1986-05-19 1986-05-19 クロツク発生装置

Country Status (1)

Country Link
JP (1) JPS62269518A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221725A (ja) * 1988-07-11 1990-01-24 Nec Corp 外部同期クロツクパルス発生回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0221725A (ja) * 1988-07-11 1990-01-24 Nec Corp 外部同期クロツクパルス発生回路

Similar Documents

Publication Publication Date Title
US4803705A (en) Analog phase locked loop
US5534822A (en) Parallel phase-locked loop oscillator circuits with average frequency calculation of input stage loop
US5315269A (en) Phase-locked loop
EP0139126B1 (en) Phase-locked loops and electrical networks incorporating them
US6204732B1 (en) Apparatus for clock signal distribution, with transparent switching capability between two clock distribution units
US7242740B2 (en) Digital phase-locked loop with master-slave modes
US6538518B1 (en) Multi-loop phase lock loop for controlling jitter in a high frequency redundant system
US5276661A (en) Master clock generator for a parallel variable speed constant frequency power system
JPS62269518A (ja) クロツク発生装置
US5596300A (en) Method and arrangement for determining phase changes of a reference input signal of a phase-locked loop
JP3253514B2 (ja) Pll回路におけるクロック生成回路
WO1994021048A1 (en) Method of generating a clock signal by means of a phase-locked loop and a phase-locked loop
JP2538866B2 (ja) デイジタル位相同期発振器
Kihara Performance aspects of reference clock distribution for evolving digital networks
US6118836A (en) Frequency and phase locking apparatus
JP2776334B2 (ja) 位相同期回路
JP3034388B2 (ja) 位相同期発振器
JPH03106147A (ja) 位相同期発振器
EP0868783B1 (en) Procedure and circuit for holding lock state in a digital pll
KR0173055B1 (ko) 국부 타이밍 발생 장치
Bhela et al. Robust Decentralized Secondary Control Validation in Inverter-based Microgrid Testbed
JP2929837B2 (ja) 信号同期回路
JPH11214991A (ja) 位相同期回路
JP2001345789A (ja) 網同期装置用周波数監視回路
KR920005924B1 (ko) 교환기 노드간의 클럭동기회로