JPS62262498A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPS62262498A JPS62262498A JP10594786A JP10594786A JPS62262498A JP S62262498 A JPS62262498 A JP S62262498A JP 10594786 A JP10594786 A JP 10594786A JP 10594786 A JP10594786 A JP 10594786A JP S62262498 A JPS62262498 A JP S62262498A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- polyimide
- glass filler
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920001721 polyimide Polymers 0.000 claims description 20
- 239000000945 filler Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 14
- 239000009719 polyimide resin Substances 0.000 claims description 9
- 239000000919 ceramic Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 3
- 229920005575 poly(amic acid) Polymers 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007363 ring formation reaction Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層回路基板、特に高密度のＬＳＴなどを実装
する多層回路基板の改良に関する。
する多層回路基板の改良に関する。
データ処理装置や電子交換装置などの電子装置において
は多数の集積度の高いＬＳＩなどが広く使用されている
。このようなＬＳＩなどを効率良く実装するために高密
度の多層回路基板が使用ざｎる。
は多数の集積度の高いＬＳＩなどが広く使用されている
。このようなＬＳＩなどを効率良く実装するために高密
度の多層回路基板が使用ざｎる。
上記の多層回路基板においては絶縁層としてポリイミド
樹脂を採用する場合が多い。しかしながらポリイミド樹
脂は耐熱性および耐薬品性においては非常に優れている
が、硬度特に機械的強度が低いという欠点がある。すな
わちポリイミド絶縁層の上にＬＳＩのチップなどを搭載
してワイヤボンディングまたは超音波ボスディングを行
なったとき、ポリイミド絶縁層にクラック破壊を発生す
ることがある。またＴＡＢ （テープ自動ボンディング
）をオリ用しｆＣＬＳＩの場合においても熱圧着ボンデ
ィングを行なうときに下層のポリイミド絶縁層にクラッ
ク破壊を発生することが多い。
樹脂を採用する場合が多い。しかしながらポリイミド樹
脂は耐熱性および耐薬品性においては非常に優れている
が、硬度特に機械的強度が低いという欠点がある。すな
わちポリイミド絶縁層の上にＬＳＩのチップなどを搭載
してワイヤボンディングまたは超音波ボスディングを行
なったとき、ポリイミド絶縁層にクラック破壊を発生す
ることがある。またＴＡＢ （テープ自動ボンディング
）をオリ用しｆＣＬＳＩの場合においても熱圧着ボンデ
ィングを行なうときに下層のポリイミド絶縁層にクラッ
ク破壊を発生することが多い。
さらにポリイミド樹脂は誘電率が３〜４程度と高いのて
、超高速動作を必要とするＬＳＩ（たと、ｔはスーパー
コンピュータなどの）を実装する回路基板の絶縁層とし
ては不適であるとじう欠点がある。
、超高速動作を必要とするＬＳＩ（たと、ｔはスーパー
コンピュータなどの）を実装する回路基板の絶縁層とし
ては不適であるとじう欠点がある。
上記のような欠点を改善するためにポリイミド樹脂に微
細なガラスフィラを混入した絶縁層が提案されている。
細なガラスフィラを混入した絶縁層が提案されている。
このガラスフィラ入りポリイミド絶縁層においては機械
的強度が増大して上記のクラック破壊の発生を防ぐこと
ができるが、誘電率は依然として低下しない。すなわち
超高速ＬＳＩ実装用の回路基板の絶縁層として不適であ
る。
的強度が増大して上記のクラック破壊の発生を防ぐこと
ができるが、誘電率は依然として低下しない。すなわち
超高速ＬＳＩ実装用の回路基板の絶縁層として不適であ
る。
本発明が解決しようとする問題点、換言すれば本発明の
目的はポリイミド樹脂に中空ガラスフィラを混入するこ
とによって上記の欠点を改良した多層回路基板を提供す
ることにある。
目的はポリイミド樹脂に中空ガラスフィラを混入するこ
とによって上記の欠点を改良した多層回路基板を提供す
ることにある。
本発明の多層回路基板は、セラミック基板と、前記セラ
ミック基板の上に形成された回路パターンと、前記セラ
ミック基板または前記回路パターンの上に形成された少
くとも一層の中空ガラスフィラ入シポリイミド樹脂絶縁
層とを有して構成される。
ミック基板の上に形成された回路パターンと、前記セラ
ミック基板または前記回路パターンの上に形成された少
くとも一層の中空ガラスフィラ入シポリイミド樹脂絶縁
層とを有して構成される。
以下、本発明による多層回路基板について図面を参照し
ながら説明する。
ながら説明する。
第１図は本発明の一実施例を示す断面図である。
同図において多層回路基板は、９７チアルミナから成る
セラミック基板１と、スパッタリング膜（Ｃｒ、Ｐｄ
あるいはＴｉによる）およびメッキ（ＡｕあるいはＣｕ
による）で形成された第１の導体層２と、この第１の導
体層２の上にコーティングされたあと上下層を接続する
グイアホール３を有する中空ガラスフィラ入りポリイミ
ド第１絶縁屑４と、上記の第１の導体層２と同じくスパ
ッタリング膜およびメッキで形成された第２の導体層５
と、上記の第１絶縁層４と同じくグイアホール６を有す
る中空ガラスフィラ入りポリイミド第２絶縁層７と、ス
パッタリング膜およびメッキ（Ａｕによる）で形成され
た人出カパッド８とからなる。そしてさらに第２絶縁層
７の上にダイボンドされたＴＡＢ ＩＣチップ９とＡ
ｕ−Ａｕ熱圧着されたＩ Ｃ１，１−ド線１０とが形成
されて電子回路パッケージとなる。
セラミック基板１と、スパッタリング膜（Ｃｒ、Ｐｄ
あるいはＴｉによる）およびメッキ（ＡｕあるいはＣｕ
による）で形成された第１の導体層２と、この第１の導
体層２の上にコーティングされたあと上下層を接続する
グイアホール３を有する中空ガラスフィラ入りポリイミ
ド第１絶縁屑４と、上記の第１の導体層２と同じくスパ
ッタリング膜およびメッキで形成された第２の導体層５
と、上記の第１絶縁層４と同じくグイアホール６を有す
る中空ガラスフィラ入りポリイミド第２絶縁層７と、ス
パッタリング膜およびメッキ（Ａｕによる）で形成され
た人出カパッド８とからなる。そしてさらに第２絶縁層
７の上にダイボンドされたＴＡＢ ＩＣチップ９とＡ
ｕ−Ａｕ熱圧着されたＩ Ｃ１，１−ド線１０とが形成
されて電子回路パッケージとなる。
上記において中空ガラスフィラは中に空気が入った直径
１０μｍ程度の二酸化硅素中空球体である。これをポリ
アミック酸に重量比１：１で充填してスピンコーティン
グし、約４００℃の窒素ガス雰囲気で加熱する。このと
きポリアミック酸は脱水閉環反応を起してポリイミドに
なり、中空ガラスフィラはポリイミド内に均一に分散す
る。したがってこのような中空ガラスフィラ入りポリイ
ミド樹脂は機械的強度、特に熱衝隼が強まると共に誘電
率が２程度にまで低下する。
１０μｍ程度の二酸化硅素中空球体である。これをポリ
アミック酸に重量比１：１で充填してスピンコーティン
グし、約４００℃の窒素ガス雰囲気で加熱する。このと
きポリアミック酸は脱水閉環反応を起してポリイミドに
なり、中空ガラスフィラはポリイミド内に均一に分散す
る。したがってこのような中空ガラスフィラ入りポリイ
ミド樹脂は機械的強度、特に熱衝隼が強まると共に誘電
率が２程度にまで低下する。
なおグイアホール３または６はポリイミドをキュア後Ｖ
Ｃ７オトリソグラフイによってポリイミドと中空ガラス
フィラをヒドラジン液でエツチングして形成することが
できる。また光硬化性ポリアミック酸に中空ガラスフィ
ラを充嘱してスピンコーティングし、約８０’Ｃで３０
分程度乾燥後フォトリングラフィによって現像して形成
することもできる。
Ｃ７オトリソグラフイによってポリイミドと中空ガラス
フィラをヒドラジン液でエツチングして形成することが
できる。また光硬化性ポリアミック酸に中空ガラスフィ
ラを充嘱してスピンコーティングし、約８０’Ｃで３０
分程度乾燥後フォトリングラフィによって現像して形成
することもできる。
以上、詳細に説明したように本発明の多層回路基板によ
れば中空ガラスフィラをポリイミド樹脂内に均一に充填
して絶Ｒ層を形成しているので、機械的強度が向上して
クラック破壊の発生を防ぐと共に誘電率が低下するとい
う効果がある。したがって超高速のＬＳＩなどを実装す
ることに」１→した多層回路基板が得らｎる。
れば中空ガラスフィラをポリイミド樹脂内に均一に充填
して絶Ｒ層を形成しているので、機械的強度が向上して
クラック破壊の発生を防ぐと共に誘電率が低下するとい
う効果がある。したがって超高速のＬＳＩなどを実装す
ることに」１→した多層回路基板が得らｎる。
第１図は本発明による多層回路基板の一実施例を示す断
面図である。 １・・・・・・セラミック基板、２．５・・・・・・導
体層、３゜６・・・・・・グイアホール、４，７・・・
・・・中空ガラスフィラ入りポリイミド絶縁層、８・・
・・・・入出力パッド、９・・・・・・ＴＡＢ ＴＣ
チップ、１０・・・・・・ＩＣリード線。
面図である。 １・・・・・・セラミック基板、２．５・・・・・・導
体層、３゜６・・・・・・グイアホール、４，７・・・
・・・中空ガラスフィラ入りポリイミド絶縁層、８・・
・・・・入出力パッド、９・・・・・・ＴＡＢ ＴＣ
チップ、１０・・・・・・ＩＣリード線。
Claims (1)
- セラミック基板と、前記セラミック基板の上に形成さ
れた回路パターンと、前記セラミック基板または前記回
路パターンの上に形成された少くとも一層の中空ガラス
フィラ入りポリイミド樹脂絶縁層とを有することを特徴
とする多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10594786A JPS62262498A (ja) | 1986-05-08 | 1986-05-08 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10594786A JPS62262498A (ja) | 1986-05-08 | 1986-05-08 | 多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62262498A true JPS62262498A (ja) | 1987-11-14 |
| JPH0546999B2 JPH0546999B2 (ja) | 1993-07-15 |
Family
ID=14421037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10594786A Granted JPS62262498A (ja) | 1986-05-08 | 1986-05-08 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62262498A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222733A (ja) * | 1990-01-26 | 1991-10-01 | Internatl Business Mach Corp <Ibm> | プリプレグ材料、プリント基板及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149358A (en) * | 1976-06-08 | 1977-12-12 | Fujitsu Ltd | Multilayer wiring method |
| JPS57140642A (en) * | 1978-08-28 | 1982-08-31 | Torobin Leonard B | Minute sphere of hollow inorganic film forming material |
-
1986
- 1986-05-08 JP JP10594786A patent/JPS62262498A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149358A (en) * | 1976-06-08 | 1977-12-12 | Fujitsu Ltd | Multilayer wiring method |
| JPS57140642A (en) * | 1978-08-28 | 1982-08-31 | Torobin Leonard B | Minute sphere of hollow inorganic film forming material |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222733A (ja) * | 1990-01-26 | 1991-10-01 | Internatl Business Mach Corp <Ibm> | プリプレグ材料、プリント基板及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0546999B2 (ja) | 1993-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6306686B1 (en) | Method of fabricating an electronic package with interconnected chips | |
| US7510912B2 (en) | Method of making wirebond electronic package with enhanced chip pad design | |
| JPH0220848Y2 (ja) | ||
| EP0809862B1 (en) | Organic chip carriers for wire bond-type chips | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| US20040099958A1 (en) | Crack resistant interconnect module | |
| JP2001230341A (ja) | 半導体装置 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JPH0573079B2 (ja) | ||
| JPS62262498A (ja) | 多層回路基板 | |
| US6191483B1 (en) | Package structure for low cost and ultra thin chip scale package | |
| JP2001060642A (ja) | 半導体チップの実装方法と半導体装置の製造方法および半導体装置 | |
| CN100429767C (zh) | 元件搭载基板 | |
| JPH0554697B2 (ja) | ||
| JPS61276398A (ja) | 多層回路基板 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JPH0878566A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| JPH0439231B2 (ja) | ||
| JPS62111457A (ja) | マルチチツプパツケ−ジ | |
| JPH06169031A (ja) | 半導体装置及びその製造方法 | |
| JPS60120588A (ja) | 印刷配線板 | |
| JP2604533B2 (ja) | 低熱膨張ポリイミドを用いた半導体装置 | |
| JPH07202053A (ja) | 半導体装置 | |
| JP3465809B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1020483A (ja) | 感光性樹脂組成物 |