JPS62262494A - Manufacture of multilayer circuit board - Google Patents

Manufacture of multilayer circuit board

Info

Publication number
JPS62262494A
JPS62262494A JP61106118A JP10611886A JPS62262494A JP S62262494 A JPS62262494 A JP S62262494A JP 61106118 A JP61106118 A JP 61106118A JP 10611886 A JP10611886 A JP 10611886A JP S62262494 A JPS62262494 A JP S62262494A
Authority
JP
Japan
Prior art keywords
paste
circuit
conductor pattern
copper
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61106118A
Other languages
Japanese (ja)
Inventor
東夫 反町
工 鈴木
松崎 壽雄
清 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61106118A priority Critical patent/JPS62262494A/en
Publication of JPS62262494A publication Critical patent/JPS62262494A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 大電流の通過が必要な導体パターンやアースパターンな
ど内部回路は厚膜で、また上部に形成するICC間接四
回路どの微細回路は薄膜で形成する電子回路において、
内部の導体パターンは銅ペーストを用い、また端子およ
び薄膜回路とのコンタクト部には金ペーストを用いて形
成する多層回路基板の製造方法。
[Detailed Description of the Invention] [Summary] Internal circuits such as conductor patterns and ground patterns that require large currents to pass through are made of thick films, and fine circuits such as the ICC indirect four circuits formed on the top are made of thin films. ,
A method for manufacturing a multilayer circuit board in which copper paste is used for internal conductor patterns, and gold paste is used for terminals and contact areas with thin film circuits.

〔産業上の利用分野〕[Industrial application field]

本発明は厚膜ICと薄膜ICを使用した複合回路の製造
方法に関する。
The present invention relates to a method for manufacturing a composite circuit using thick film ICs and thin film ICs.

大量の情報を高速に処理する方法として情報処理装置は
集積化と大容量化が進められており、電子回路の形成に
は厚膜ICおよび薄膜ICが使用されている。
2. Description of the Related Art In order to process a large amount of information at high speed, information processing devices are becoming more integrated and have a larger capacity, and thick film ICs and thin film ICs are used to form electronic circuits.

ここで、厚膜ICは微細パターンを必要とせず、また大
きな電流を流す用途に、また薄膜ICは半与体ICやL
SIを搭載して信号の処理を行い微細パターンが必要な
用途に使用されることが多い。
Here, thick film ICs do not require fine patterns and are used for applications where large currents flow, and thin film ICs are used for semi-donor ICs and L
It is often used for applications that require SI to process signals and fine patterns.

然し、回路の高密度化が進んで多層化技術が進歩してい
る現在、厚膜と薄膜技術を併用した複合回路形成も行わ
れている。
However, as the density of circuits increases and multilayer technology advances, composite circuits are now being formed using both thick film and thin film technologies.

本発明はコスト低減が可能な複合回路の製造方法に関す
るものである。
The present invention relates to a method for manufacturing a composite circuit that can reduce costs.

〔従来の技術〕[Conventional technology]

厚膜ICと薄膜ICとの多層回路の形成において基板上
に電源線やアース線を厚膜技術を用いてパターン形成し
、表面層に薄膜技術を用いて半導体ICと回路接続する
微細パターンを形成することが行われている。
In forming multilayer circuits with thick film ICs and thin film ICs, power lines and ground lines are patterned on the substrate using thick film technology, and fine patterns are formed on the surface layer to connect the semiconductor IC and the circuit using thin film technology. things are being done.

かかる用途において、厚膜ICの導体パターン形成材料
としては金(Au) 、銀パラジウム合金(AgPd)
或いは銅(Cuンなどを主構成分とする各種の導体ペー
ストが市販されており、これをアルミナ(α−Aj2z
O:+)セラミック基板上にスクリーン印刷して焼成し
、多層化が必要な場合はガラスを主構成分とする絶縁ペ
ーストをスクリーン印刷して焼成し、更にこの上に導体
パターンの形成が行われている。
In such applications, gold (Au) and silver-palladium alloy (AgPd) are used as conductor pattern forming materials for thick film ICs.
Alternatively, various conductor pastes mainly composed of copper (Cu, etc.) are commercially available, and these can be mixed with alumina (α-Aj2z
O: +) Screen printing is performed on a ceramic substrate and fired, and if multilayering is required, an insulating paste whose main component is glass is screen printed and fired, and then a conductor pattern is formed on top of this. ing.

ここで、導体パターンは面積抵抗がなるべく低いことが
必要で、この点からは銅ペーストの使用が適している。
Here, the conductor pattern needs to have as low a sheet resistance as possible, and from this point of view, it is suitable to use copper paste.

然し、銅は酸化され易く、そのために窒素(N2)雰囲
気中で焼成する必要があるが、焼成後にペースト中に含
まれるガラスが表面に残り易い。
However, copper is easily oxidized and therefore needs to be fired in a nitrogen (N2) atmosphere, but glass contained in the paste tends to remain on the surface after firing.

そのため、この上に薄膜回路を形成する場合には燐酸(
H,POff)などを用いてガラスの薄層を除去する必
要がある。
Therefore, when forming a thin film circuit on this, phosphoric acid (
It is necessary to remove a thin layer of glass using, for example, H, POff).

また、不活性雰囲気中で焼成しても銅の表面層が酸化さ
れている場合が多く、この場合には酸化層を除去する必
要がある。
Furthermore, even when fired in an inert atmosphere, the surface layer of copper is often oxidized, and in this case it is necessary to remove the oxidized layer.

また、外部と回路接続する目的で銅端子にフレキシブル
プリント板をエラストマーを用いて圧着する場合には良
好なコンタクトが得られないので金メッキなどの表面処
理を行う必要があり、面倒な工程を必要としていた。
In addition, when crimping a flexible printed board with an elastomer to a copper terminal for the purpose of connecting the circuit to the outside, good contact cannot be obtained, so surface treatment such as gold plating is required, which requires a complicated process. there was.

次に銀パラジウムペーストを使用する場合の問題点は面
積抵抗が0.06Ωノロ程度と高いことである。
Next, the problem when using silver palladium paste is that the sheet resistance is as high as about 0.06Ω.

一方、金は面積抵抗が0.02Ω/口程度であり、安定
な金属ではあるが高価なことが問題である。
On the other hand, gold has a sheet resistance of about 0.02 Ω/mouth, and although it is a stable metal, it is expensive.

そこで、従来は銅ペーストを使用する場合にはコンタク
ト部や端子部には金メッキを施す手法をとるか、あるい
は金ペーストを使用してパターン形成する方法がとられ
ていた。
Therefore, conventionally, when copper paste is used, a method has been adopted in which contact portions and terminal portions are plated with gold, or a pattern is formed using gold paste.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

セラミック基板上に多層回路を形成する場合に内部の導
体パターンを銅ペーストを用いて形成する場合には酸化
の問題があり、銀パラジウムペーストは高抵抗のため使
用できず、また金ペーストはコスト高になるため使用し
にくいと云う問題がある。
When forming a multilayer circuit on a ceramic substrate, there is a problem with oxidation when using copper paste to form internal conductor patterns, silver-palladium paste cannot be used due to its high resistance, and gold paste is expensive. There is a problem that it is difficult to use.

そこで、コストの上昇を生ぜずに特性の優れた厚膜回路
を形成することが課題である。
Therefore, the challenge is to form a thick film circuit with excellent characteristics without increasing costs.

〔問題点を解決するための手段〕[Means for solving problems]

上記の問題はセラミック基板上に厚膜ノ1イブリッド技
術と薄膜ハイブリッド技術とを併用して多層回路を形成
する工程が、該基板上に金ペーストを用いて端子部とコ
ンタクト部とをスクリーン印刷して焼成する工程と、低
温焼成用の銅ペーストをスクリーン印刷して導体パター
ンを形成し、前記端子部およびコンタクト部に回路接続
して焼成する工程と、絶縁ペーストを銅の導体パターン
上にスクリーン印刷して焼成し、被覆する工程と、前記
基板上に薄膜ハイブリッド回路を形成して先に形成した
コクタクト部と回路接続する工程を含んでなることを特
徴とする多層回路基板の製造方法により解決することが
できる。
The problem mentioned above is that the process of forming a multilayer circuit on a ceramic substrate using a combination of thick film hybrid technology and thin film hybrid technology involves screen printing terminals and contact parts using gold paste on the substrate. a process of screen printing a copper paste for low-temperature firing to form a conductor pattern, connecting the circuit to the terminal part and contact part and firing it, and a process of screen printing an insulating paste on the copper conductor pattern. The present invention is solved by a method for manufacturing a multilayer circuit board, which comprises the steps of: baking and coating the substrate; and forming a thin film hybrid circuit on the substrate and connecting the circuit to the previously formed contact portion. be able to.

〔作用〕[Effect]

本発明は外部回路との接続部および3膜導体とのコンタ
クト部には金ペーストを用い、それ以外の導体パターン
は銅ペーストをスクリーン印刷して形成することにより
上記の問題を解決するものである。
The present invention solves the above problem by using gold paste for the connection part with the external circuit and the contact part with the three-film conductor, and forming the other conductor patterns by screen printing copper paste. .

この場合、金ペーストと銅ペーストを重ねて焼成すると
相互拡散が生じて目的を生じない。
In this case, if the gold paste and copper paste are layered and fired, mutual diffusion will occur and the purpose will not be achieved.

すなわち、銅導体パターンの面積抵抗が増えてしまう。In other words, the sheet resistance of the copper conductor pattern increases.

そこで本発明は金ペースト9を用いて、端子部およびコ
ンタクト部をスクリーン印刷し、800〜950℃の高
温で焼成した後、低温焼成用の銅ペーストを用いて導体
パターンをスクリーン印刷し、550〜750℃の低温
で焼成することにより顕著な相互拡散をなくするもので
ある。
Therefore, the present invention uses gold paste 9 to screen-print terminals and contact areas, and then fires at a high temperature of 800 to 950°C, and then screen-prints a conductor pattern using a copper paste for low-temperature firing. By firing at a low temperature of 750°C, significant interdiffusion can be eliminated.

なお、この際に金ペーストと銅ペーストとの重複部は5
00μm程度に止めると経済的である。
In addition, at this time, the overlapped part of the gold paste and copper paste is 5
It is economical to limit the thickness to about 00 μm.

このようにすると低抵抗な導体パターンが形成でき、ま
た端子部とコンタクト部は金の厚膜で形成されているの
で接触不良が起こることはない。
By doing this, a conductor pattern with low resistance can be formed, and since the terminal portion and the contact portion are formed of a thick gold film, contact failure will not occur.

〔実施例〕〔Example〕

第1図は本発明を適用したサーマルヘッドの回路図、ま
た第2図はこの斜視図である。
FIG. 1 is a circuit diagram of a thermal head to which the present invention is applied, and FIG. 2 is a perspective view thereof.

すなわち、サーマルヘッドはアルミナ基板上に印字を行
う多数の発熱抵抗体1が横一列にパターン形成されてお
り、これを駆動するIC2が同様に横一列に搭載された
構造をとる。
That is, the thermal head has a structure in which a large number of heating resistors 1 for printing are patterned in a horizontal row on an alumina substrate, and ICs 2 for driving the resistors 1 are similarly mounted in a horizontal row.

そして、基板上には多数の発熱抵抗体lに電流を供給す
る共通導体3と多数のIC2を駆動する電源線路やアー
スなどが厚膜で、また発熱抵抗体1を共通導体3とIC
2に回路接続する導体パターンおよびIC2の信号線路
が薄膜を用いて形成されている。
On the board, a common conductor 3 that supplies current to a large number of heat generating resistors 1, a power supply line that drives a large number of ICs 2, a ground, etc. are thick films, and the heat generating resistor 1 is connected to a common conductor 3 and an IC.
A conductor pattern for circuit connection to IC 2 and a signal line of IC 2 are formed using a thin film.

ここで、厚膜と薄膜との多層回路は第1図では破線領域
4で、また第2図では細長い矩形領域5に形成される。
Here, the multilayer circuit of thick film and thin film is formed in the dashed area 4 in FIG. 1, and in the elongated rectangular area 5 in FIG.

本発明の実施例を示すと次のようになる。Examples of the present invention are as follows.

アルミナ基板6の上で発熱抵抗体1の形成領域のみ部分
的グレーズが施されているが、かかるアルミナ基板6の
上の端子部7と薄膜パターンとのコンタクト部(スルー
ホール部)に約5μmの厚さに金ペーストをスクリーン
印刷し、大気中で870℃の温度で焼成した。
On the alumina substrate 6, only the area where the heating resistor 1 is formed is partially glazed, but the contact area (through hole area) between the terminal area 7 on the alumina substrate 6 and the thin film pattern has a thickness of approximately 5 μm. The thickness was screen printed with gold paste and fired in air at a temperature of 870°C.

次に、低温焼成用銅ペーストをスクリーン印刷して共通
導体3をはじめ全部の厚膜導体パターン作り、これを6
00℃で焼成して形成した。
Next, screen print copper paste for low temperature firing to make all thick film conductor patterns including common conductor 3.
It was formed by firing at 00°C.

次に、導体パターンの上にガラスを主構成分とする絶縁
体ペーストをスクリーン印刷し、650℃で焼成して保
護層とした。
Next, an insulating paste mainly composed of glass was screen printed on the conductor pattern and baked at 650° C. to form a protective layer.

第3図は第2図のx−x ”位置の断面図、また第4図
はy−y’の断面位置に多数存在するコンタクト部の断
面図であるが、基板6の上に最初にパターン形成した端
子部7とコンタクト部8のコンタクト層9と銅ペースト
を印刷焼成してなる導体パターン10とは500μm程
度の僅かの幅だけオーバラップして印刷されており、こ
れらの導体パターン10の上にはそれぞれ保護層11が
被覆しである。
3 is a cross-sectional view taken along the line x-x" in FIG. 2, and FIG. The formed terminal portion 7 and contact layer 9 of the contact portion 8 and the conductor pattern 10 formed by printing and firing the copper paste are printed with a slight overlap of about 500 μm, and the conductor pattern 10 is printed with a slight overlap of about 500 μm. Each of them is covered with a protective layer 11.

このように厚膜法で焼成温度を変えて金層と銅層とを一
部オーバラソプして形成すると相互拡散は僅かなため接
続部の抵抗値が増加することもなく、また端子部7とコ
ンタクト層9は金よりなるために接触抵抗は少ない。
If the gold layer and copper layer are formed by partially overlapping each other by changing the firing temperature using the thick film method as described above, mutual diffusion will be slight, so the resistance value of the connection part will not increase, and the contact between the terminal part 7 and the copper layer will not increase. Since layer 9 is made of gold, its contact resistance is low.

次に、かかる基板上に窒化タンタル(TatN)をスパ
ッタした後パターン形成して発熱抵抗体1を作り、また
アルミ(A 6 )をスパッタした後、パターン形成し
て発熱抵抗体1を共通導体3とIC2に回路接続する導
体パターンと、多層構造をとる細長い矩形領域5上の上
部導体パターン12を形成した。
Next, on the substrate, tantalum nitride (TatN) is sputtered and patterned to form a heating resistor 1, and aluminum (A 6 ) is sputtered and patterned to form a heating resistor 1 on a common conductor 3. A conductor pattern for circuit connection to the IC 2 and an upper conductor pattern 12 on the elongated rectangular region 5 having a multilayer structure were formed.

このようにすると、全部の導体パターンを金ペーストを
用いてパターン形成したり、銅ペーストをスクリーン印
刷して焼成後に金メッキを施す従来方法に較べて這かに
コスト低減が可能であり、また低抵抗の導体パターンを
作ることができる。
By doing this, it is possible to significantly reduce the cost compared to the conventional method of forming all conductor patterns using gold paste or screen printing copper paste and applying gold plating after firing, and also provides low resistance. conductor patterns can be created.

〔発明の効果〕〔Effect of the invention〕

以上記したように本発明の実施により低抵抗でまた外部
回路との接触抵抗が少ない多層基板を従来に較べ安価に
製造することができる。
As described above, by carrying out the present invention, a multilayer board with low resistance and low contact resistance with an external circuit can be manufactured at a lower cost than in the past.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用したサーマルヘッドの回略図、 第2図は本発明を適用したサーマルヘッドの斜視図、 第3図は第2図のx−x’線における断面図、第4図は
第2図のY−Y’線にあるコンタクト部の断面図、 である。 図において、 1は発熱抵抗体、    2はICl 3は共通導体      7は端子部、8はコンタクト
部、    9はコンタクト層、10は導体パターン、
   11は保護層、12は上部導体パターン、 である。
Fig. 1 is a schematic diagram of a thermal head to which the present invention is applied, Fig. 2 is a perspective view of a thermal head to which the present invention is applied, Fig. 3 is a sectional view taken along line xx' in Fig. 2, and Fig. 4 2 is a cross-sectional view of the contact portion taken along line YY' in FIG. 2. FIG. In the figure, 1 is a heating resistor, 2 is an ICl, 3 is a common conductor, 7 is a terminal part, 8 is a contact part, 9 is a contact layer, 10 is a conductor pattern,
11 is a protective layer, and 12 is an upper conductor pattern.

Claims (1)

【特許請求の範囲】 セラミック基板上に厚膜ハイブリッド技術と薄膜ハイブ
リッド技術とを併用して多層回路を形成する工程が、 該基板上に金ペーストを用いて端子部とコンタクト部と
をスクリーン印刷して焼成する工程と、低温焼成用の銅
ペーストをスクリーン印刷して導体パターンを形成し、
前記端子部およびコンタクト部に回路接続して焼成する
工程と、 絶縁ペーストを銅の導体パターン上にスクリーン印刷し
て焼成し、被覆する工程と、 前記基板上に薄膜ハイブリッド回路を形成して先に形成
したコクタクト部と回路接続する工程を含んでなること
を特徴とする多層回路基板の製造方法。
[Claims] The process of forming a multilayer circuit on a ceramic substrate using a combination of thick film hybrid technology and thin film hybrid technology includes screen printing terminal parts and contact parts on the substrate using gold paste. The conductor pattern is formed by screen-printing copper paste for low-temperature firing.
a step of connecting a circuit to the terminal portion and the contact portion and firing it; a step of screen printing an insulating paste on the copper conductor pattern and baking it to cover it; and a step of forming a thin film hybrid circuit on the substrate and first A method for manufacturing a multilayer circuit board, comprising the step of connecting the formed contact portion to a circuit.
JP61106118A 1986-05-09 1986-05-09 Manufacture of multilayer circuit board Pending JPS62262494A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61106118A JPS62262494A (en) 1986-05-09 1986-05-09 Manufacture of multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61106118A JPS62262494A (en) 1986-05-09 1986-05-09 Manufacture of multilayer circuit board

Publications (1)

Publication Number Publication Date
JPS62262494A true JPS62262494A (en) 1987-11-14

Family

ID=14425534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61106118A Pending JPS62262494A (en) 1986-05-09 1986-05-09 Manufacture of multilayer circuit board

Country Status (1)

Country Link
JP (1) JPS62262494A (en)

Similar Documents

Publication Publication Date Title
JPS62262494A (en) Manufacture of multilayer circuit board
JPS63124596A (en) Circuit board
JP2839262B2 (en) Chip resistor and manufacturing method thereof
JPH1098244A (en) Thick-film circuit board and its manufacture
JPH05109919A (en) Complex integrated circuit
JPH03237795A (en) Thick film printed wiring board
JPH0544200B2 (en)
JPS5864093A (en) Multilayer circuit board
JPS641057B2 (en)
JPS6148993A (en) Method of producing hybrid integrated circuit
JP2842707B2 (en) Circuit board
JP2898721B2 (en) Ceramic multilayer substrate and method of manufacturing the same
JPH0636601Y2 (en) Circuit board
JPH0728116B2 (en) Thick film hybrid integrated circuit
JPH0424990A (en) Formation of circuit for ceramic substrate
JPS5999787A (en) Thick film printed circuit board
JPS6229194A (en) Thick film circuit board device
JPH04349690A (en) Circuit board
JPS60175495A (en) Multilayer board
JPS6122692A (en) Multilayer circuit board and method of producing same
JPS6148992A (en) Method of producing hybrid integrated circuit
JPS61164299A (en) Thick film multilayer ceramic wiring board and manufacture thereof
JPH03218693A (en) Ceramic multilayer wiring board
JPH0758832B2 (en) Method for manufacturing ceramic multilayer wiring board
JPH0561723B2 (en)