JPS62261160A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62261160A
JPS62261160A JP61105415A JP10541586A JPS62261160A JP S62261160 A JPS62261160 A JP S62261160A JP 61105415 A JP61105415 A JP 61105415A JP 10541586 A JP10541586 A JP 10541586A JP S62261160 A JPS62261160 A JP S62261160A
Authority
JP
Japan
Prior art keywords
ultraviolet
rays
layer
ray
projected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61105415A
Other languages
English (en)
Inventor
Hideo Inui
乾 秀雄
Eizo Ito
伊藤 栄三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61105415A priority Critical patent/JPS62261160A/ja
Publication of JPS62261160A publication Critical patent/JPS62261160A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/18Circuits for erasing optically
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、外部から与えられるエネルギー線に応答し
て紫外線を発生する紫外線発生層を有する紫外線消去型
半導体記憶装置を備えた半導体装置に関するものである
〔従来の技術〕
第3図は外部から与えられるエネルギー線に応答して紫
外線を発生する紫外線発生層を有する紫外線消去型半導
体記憶装置の構造を示す断面図である。同図において、
この種の半導体記憶装置は、リードフレーム上に紫外線
被照射面を上に向けて装着される紫外線消去型半導体記
憶チップ(以下EPROM f ツブと称する)1と、
EPROM チップ1上に紫外線被照射面を覆うように
形成される紫外線透過層2と、エネルギー線によって励
起されて紫外線を発光する螢光物質を含む紫外線発生層
3と、EPROMチップ1と金属細線4を介して接続さ
れて信号の入出力端子となる外部リード5と、リードフ
レームを覆うように形成された合成樹脂パッケージ6と
から構成される。
このように構成される紫外線消去型半導体記憶装置は、
外部から照射するエネルギー線量を少なくして安定的か
つ短時間に記憶情報を消去することが必要である。
〔発明が解決しようとする問題点〕
従来の紫外線消去型半導体記憶装置は、以上のように構
成されているので、外部からのエネルギー線の照射によ
って発生する紫外線を、EPROMチップ1の記憶情報
の消去に高効率に作用させにくいという問題点があった
この発明は、前述した問題点を解消するためになされた
もので、紫外線照射効率を改善して外部からのエネルギ
ー線量の低減と記憶情報の消去とを安定的かつ短時間に
達成することができる半導体装置を得ることを目的とす
る。
〔問題点を解決するための手段〕
この発明に係わる半導体装置は、外部からエネルギー線
の照射により紫外線を発生させる紫外線発生層上に、エ
ネルギー線を透過し、紫外線を吸収、透過しない紫外線
反射層を設けたものである。
〔作用〕
この発明における紫外線反射層は、たとえばX線である
エネルギー線を透過する。したがって、外部からエネル
ギー線を照射すると紫外線発生層はこのエネルギー線に
応答して励起されて紫外線を発生する。EPROMチッ
プの紫外線被照射面と反対方向の紫外線を前記紫外線反
射層で全反射させEPROMチップの紫外線被照射面を
介してEPROMチップへよシ効率良く紫外線を与える
。これにより、EPROMチップの記憶内容をよ多少な
いエネルギー線量で安定的かつ短時間に効率良く消去す
ることができる。
〔実施例〕
以下、回部を用いてこの発明の実施例を詳細に説明する
第1図はこの発明による紫外線消去型半導体記憶装置を
備えた半導体装置の一実施例を示す断面図であシ、前述
の図と同一部分に同一符号を付しである。同図において
、紫外線消去型半導体記憶装置は、リードフレーム上に
紫外線被照射面を上に向けて装着されるE P ROM
テップ1と、EPROMテップ1上に紫外線被照射面を
緩うように形成される紫外線透過層2と、X線のエネル
ギー線によって励起されて紫外線を発光する螢光物質を
含む紫外線発生層3と、紫外線発生層3上を覆うように
形成されかつ紫外線を吸収、透過することのない紫外線
反射層7と、EPROMチップ1と金属細線4とを介し
て接続されて信号の入出力端子となる外部リード5と、
リードフレームを覆うように形成された合成樹脂パッケ
ージ6とから構成されている。
このように構成される紫外線消去型半導体記憶装置にお
いて、外部よシ矢印Aで示される方向よシX線が照射さ
れると、このX線はパッケージ6と紫外線反射層7を透
過し、紫外線発生層3に到達する。このX線はX線励起
紫外線発光型螢光物質に吸収され、螢光物質は励起され
て紫外線を発生する。この紫外線のうちのEPROMチ
ップ1の紫外線被照射面側は紫外線透過層2を透過して
EP ROMテップ1に照射される。一方、EPROM
チップ1の紫外線被照射面と反対方向の紫外線は、紫外
線発生層3を覆って形成された紫外線の非吸収、透過性
の紫外線反射層7で反射され、EPROMチップ1の紫
外線照射面を介してEPROMチップ1にその紫外線を
高効率で照射し、安定的かつ短時間でEPROMチップ
1内の記憶内容が消去される0 第2図はこの発明による紫外線消去型半導体記憶装置の
他の実施例を示す断面図であシ、前述の図と同一部分に
は同一符号を付しである。同図において、第1図と異な
る点は、紫外線発生層3と紫外線反射層7との間に紫外
線透過樹脂層8が形成されている。
このような構成によれば、紫外線発生層3と紫外線反射
層7との間の層間接着性を改善できるとともに、例えば
ナトリウム、塩素等の不純物がEP ROMチップ1に
悪影響を及ぼすのを防止することができる。
なお、前述した実施例においては、紫外線を発生させる
エネルギー線としてX線を用いた場合について説明した
が、使用するエネルギー線はX線に限定されず、例えば
r線等の他のエネルギー線を用いても同様の効果を得る
ことができる。
〔発明の効果〕
以上説明し友ようにこの発明によれば、EPROMチッ
プ上に設けられる紫外線発生層上に紫外線反射層を設け
たことによって、紫外線をEFROM チップの紫外線
被照射面に効率良く照射することができるので、安定的
かつ短時間でEPROMチップの記憶内容を消去できる
高信頼度の半導体装置が実現できるという極めて優れた
効果が得られる。
【図面の簡単な説明】
第1図はこの発明による半導体装置の一実施例を示す紫
外線消去型半導体記憶装置の断面図、第2図はこの発明
による半導体装置の他の実施例を示す紫外線消去型半導
体記憶装置の断面図、第3図は従来の紫外線消去型半導
体装置を示す断面図である。 1・・・−EPROMチップ、26 a @ @紫外線
透過層、3・−・・紫外線発生層、4・−・・金属×細
線、5・・・・外部リード、6・・・・合成樹脂パッケ
ージ、711・・・紫外線反射層、8・・・・紫外線透
過樹脂層。

Claims (2)

    【特許請求の範囲】
  1. (1)紫外線の照射により記憶内容が消去される紫外線
    消去型半導体記憶チップと、前記半導体記憶チップの紫
    外線被照射面上に配置され外部から与えられるエネルギ
    ー線に対応して紫外線を発生する紫外線発生層と、前記
    半導体記憶チップを被覆して形成されたパッケージとを
    少なくとも備えた半導体装置において、前記紫外線発生
    層上に紫外線反射層を設けたことを特徴とする半導体装
    置。
  2. (2)前記紫外線反射層を、前記紫外線発生層上の紫外
    線透過層上に設けたことを特徴とする特許請求の範囲第
    1項記載の半導体装置。
JP61105415A 1986-05-08 1986-05-08 半導体装置 Pending JPS62261160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61105415A JPS62261160A (ja) 1986-05-08 1986-05-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61105415A JPS62261160A (ja) 1986-05-08 1986-05-08 半導体装置

Publications (1)

Publication Number Publication Date
JPS62261160A true JPS62261160A (ja) 1987-11-13

Family

ID=14406973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61105415A Pending JPS62261160A (ja) 1986-05-08 1986-05-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS62261160A (ja)

Similar Documents

Publication Publication Date Title
US6900587B2 (en) Light-emitting diode
US20030201451A1 (en) Light emitting diode
JPS6278856A (ja) 半導体装置
JPH0521655A (ja) 半導体装置および半導体装置用パツケージ
KR960043058A (ko) 자외선/오존을 조사(照射)하여 반도체칩의 본딩패드에 산화 보호막을 형성시키는 방법
JPS62501600A (ja) 紫外線透過窒化シリコンパッシベーション層を有するeprom
JPH07318998A (ja) 可視光光源装置
JP2005134391A (ja) 反射型画像符号化装置
JPS62261160A (ja) 半導体装置
JP2626144B2 (ja) 反射形紫外線ランプ
JPS60137074A (ja) 光制御半導体装置
JPH0281399A (ja) 集積回路の非破壊処理方法
JPH0521622A (ja) 半導体装置
JPH01300547A (ja) 耐放射線性パッケージ
JPH0473954A (ja) 半導体集積回路パッケージ
CN213424974U (zh) 一种光耦合器
JPS6322693Y2 (ja)
JP7450486B2 (ja) 放射線撮像パネル、放射線撮像装置、放射線撮像システム、放射線撮像パネルの製造方法、および、シンチレータプレート
JP2022187050A (ja) 放射線撮像装置
JPS62206864A (ja) 半導体記憶装置
JPH0627452A (ja) 液晶表示装置
JPH05327026A (ja) 赤外発光ダイオード
JPH07142762A (ja) 樹脂封止型半導体装置
JP2022112768A (ja) 放射線撮影装置
JPS5759364A (en) Semiconductor device