JPS62261143A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62261143A JPS62261143A JP61104257A JP10425786A JPS62261143A JP S62261143 A JPS62261143 A JP S62261143A JP 61104257 A JP61104257 A JP 61104257A JP 10425786 A JP10425786 A JP 10425786A JP S62261143 A JPS62261143 A JP S62261143A
- Authority
- JP
- Japan
- Prior art keywords
- electrode windows
- electrode
- photomask
- customer
- windows
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 12
- 238000007796 conventional method Methods 0.000 abstract description 6
- 238000004904 shortening Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
回路の定まっている固定回路部分と顧客の要求に対応し
て回路を変化させる可変回路部分とを共通基板に有する
半導体装置の製造において、同一絶縁膜に設けられて配
列が定まっている電極窓と配列を変化させる電極窓との
形成を別工程にすることにより、 顧客に対する納期短縮を可能にしたものである。
て回路を変化させる可変回路部分とを共通基板に有する
半導体装置の製造において、同一絶縁膜に設けられて配
列が定まっている電極窓と配列を変化させる電極窓との
形成を別工程にすることにより、 顧客に対する納期短縮を可能にしたものである。
本発明は、回路の定まっている固定回路部分と顧客の要
求に対応して回路を変化させる可変回路部分とを共通基
板に有する半導体装置の製造方法に係り、特に、その電
極窓の形成方法に関す。
求に対応して回路を変化させる可変回路部分とを共通基
板に有する半導体装置の製造方法に係り、特に、その電
極窓の形成方法に関す。
上記に類する半導体装置には、ＲＯＭ （ＲｅａｄＯｎ
ｌｙ Ｍｅｍｏｒｙ）内蔵のマイクロコンピュータやＲ
ＡＭ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｌｙ）
内蔵のゲートアレイ（Ｇａｔｅ Ａ１１ｅｙ）などがあ
る。
ｌｙ Ｍｅｍｏｒｙ）内蔵のマイクロコンピュータやＲ
ＡＭ （Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｌｙ）
内蔵のゲートアレイ（Ｇａｔｅ Ａ１１ｅｙ）などがあ
る。
上記マイクロコンピュータにおいてはＲＯＭ部が、また
上記ゲートアレイにおいてはゲートアレイ部が可変回路
部分であり、この可変回路部分の回路は顧客の要求に合
わせて形成されている。
上記ゲートアレイにおいてはゲートアレイ部が可変回路
部分であり、この可変回路部分の回路は顧客の要求に合
わせて形成されている。
可変回路部分の回路形成は、通常酸る定まった配列をな
す複数の回路素子を用いその組み合わせを変化させるこ
とによって実現している。
す複数の回路素子を用いその組み合わせを変化させるこ
とによって実現している。
そのため当該半導体装置の製造における配線層形成のた
めに必要な電極窓に関して、固定回路部分の電極窓の配
列は一定であるが、可変回路部分の電極窓の配列は変化
させることが必要である。
めに必要な電極窓に関して、固定回路部分の電極窓の配
列は一定であるが、可変回路部分の電極窓の配列は変化
させることが必要である。
そしてこのような事情下にあっても、顧客に対する納期
は短縮されることが望まれている。
は短縮されることが望まれている。
第２図は上記半導体装置の電極窓形成における従来方法
の手順を示す模式側断面図（ａ） （ｂ）である。
の手順を示す模式側断面図（ａ） （ｂ）である。
同図において、１は半導体装置の基板、ＡとＢはそれぞ
れ基板１に形成される固定回路部分と可変回路部分、２
ａと２ｂは基板１に形成されてそれぞれ固定回路部分Ａ
と可変回路部分Ｂに属する回路素子、３は基板を覆う絶
縁膜、４ａと４ｂは絶縁膜３に形成されてそれぞれ回路
素子２ａと回路素子２ｂに電極を接合するための電極窓
、である。
れ基板１に形成される固定回路部分と可変回路部分、２
ａと２ｂは基板１に形成されてそれぞれ固定回路部分Ａ
と可変回路部分Ｂに属する回路素子、３は基板を覆う絶
縁膜、４ａと４ｂは絶縁膜３に形成されてそれぞれ回路
素子２ａと回路素子２ｂに電極を接合するための電極窓
、である。
従来方法による電極窓４ａおよび４ｂの形成は、回路素
子２ａおよび２ｂが形成された基板１上に絶縁膜３が形
成（図（ａ）図示）された後、電極窓形成用ホトマスク
を使用したホトリソグラフィ技術により両者を一括して
行う（図（ｂ）図示）。
子２ａおよび２ｂが形成された基板１上に絶縁膜３が形
成（図（ａ）図示）された後、電極窓形成用ホトマスク
を使用したホトリソグラフィ技術により両者を一括して
行う（図（ｂ）図示）。
当該半導体装置は、先に述べたように可変回路部分Ｂに
おける電極窓４ｂの配列が顧客の要求に対応して定めら
れる。
おける電極窓４ｂの配列が顧客の要求に対応して定めら
れる。
このため上記電極窓形成用ホトマスクは、その都度新た
に製造されなければならない。
に製造されなければならない。
しかしながらそのホトマスクは、固定回路部分Ａの電極
窓４ａを形成するためのパターンも有しているため、製
造に長時間を要し且つ製造ミスも発生し易い。
窓４ａを形成するためのパターンも有しているため、製
造に長時間を要し且つ製造ミスも発生し易い。
このことは、顧客に対する納期が長くなる問題に繋がる
。
。
上記問題点は、同一絶縁膜に設けられて配列が定まって
いる電極窓と配列を変化させる電極窓との形成を別工程
にする本発明の製造方法を採用することによって解決さ
れる。
いる電極窓と配列を変化させる電極窓との形成を別工程
にする本発明の製造方法を採用することによって解決さ
れる。
この製造方法によれば、配列が定まっている電極窓と配
列を変化させる電極窓とのそれぞれに対して電極窓形成
用ホトマスクを別にすることになる。そして顧客の要求
に対応して新たに製造するホトマスクは後者の電極窓の
みが対象になる。
列を変化させる電極窓とのそれぞれに対して電極窓形成
用ホトマスクを別にすることになる。そして顧客の要求
に対応して新たに製造するホトマスクは後者の電極窓の
みが対象になる。
この電極窓の数は電極窓の総数から見て大幅に少ないの
で、ホトマスクの製造に要する時間は、従来の相当する
時間より短くて済む。一方当該半導体装置の製造は、顧
客の要求を受ける以前に配列が定まっている電極窓の形
成までを進めておくことが可能である。
で、ホトマスクの製造に要する時間は、従来の相当する
時間より短くて済む。一方当該半導体装置の製造は、顧
客の要求を受ける以前に配列が定まっている電極窓の形
成までを進めておくことが可能である。
このことから、顧客に対する納期を従来より短縮させる
ことが可能になる。
ことが可能になる。
また当該半導体装置の製造数が多くない場合には、電子
ビームなどによる直接露光を採用することにより新たな
ホトマスクの製造が不要となるので、一層の納期短縮が
可能になる。
ビームなどによる直接露光を採用することにより新たな
ホトマスクの製造が不要となるので、一層の納期短縮が
可能になる。
以下、電極窓４ａおよび４ｂの形成における本発明方法
実施例の手順について、第１図の模式側断面図（ａ）
（ｂ）を用い説明する。企図を通じ同一符号は同一対象
物を示す。
実施例の手順について、第１図の模式側断面図（ａ）
（ｂ）を用い説明する。企図を通じ同一符号は同一対象
物を示す。
即ち、電極窓４ａを形成するための第一のホトマスクを
用意して、顧客からの要求を受ける以前に図（ａ）に示
す如く電極窓４ａの形成を済ませておく。
用意して、顧客からの要求を受ける以前に図（ａ）に示
す如く電極窓４ａの形成を済ませておく。
顧客の要求を受けたら電極窓４ｂの配列を定め、当該半
導体装置の製造数を勘案して、電極窓４ｂの形成に第二
のホトマスクを製造・使用するか上記の直接露光を採用
するかを選択し、図（ｂ）に示す如く電極窓４ｂを形成
して電極窓４ａおよび４ｂの形成を完了する。
導体装置の製造数を勘案して、電極窓４ｂの形成に第二
のホトマスクを製造・使用するか上記の直接露光を採用
するかを選択し、図（ｂ）に示す如く電極窓４ｂを形成
して電極窓４ａおよび４ｂの形成を完了する。
ここで第二のホトマスクの使用が選択されたとしても、
電極窓４ｂの数は電極窓の総数から見て大幅に少ないの
で、第二のホトマスクの製造に要する時間は、従来方法
の場合における電極窓形成用ホトマスクの製造に要する
時間より短くて済む。
電極窓４ｂの数は電極窓の総数から見て大幅に少ないの
で、第二のホトマスクの製造に要する時間は、従来方法
の場合における電極窓形成用ホトマスクの製造に要する
時間より短くて済む。
また直接露光の採用が選択された場合には、第二のホト
マスクの製造が不要になり、直ちに電極窓４ｂの形成に
着手することが出来る。
マスクの製造が不要になり、直ちに電極窓４ｂの形成に
着手することが出来る。
か（して、顧客の要求を受けてから全ての電極窓４ａお
よび４ｂの形成を済ますまでの期間を従来より短縮させ
ることが出来て、顧客に対する納期を短縮させることが
可能になる。
よび４ｂの形成を済ますまでの期間を従来より短縮させ
ることが出来て、顧客に対する納期を短縮させることが
可能になる。
なお配線層が複数になる場合には、予め形成可能な電極
窓は第一層目の電極窓４ａまでとなるが、その場合であ
っても各配線層に対する本発明の通用が納期短縮に寄与
することは明らかである。
窓は第一層目の電極窓４ａまでとなるが、その場合であ
っても各配線層に対する本発明の通用が納期短縮に寄与
することは明らかである。
また上記実施例では、可変回路部分Ｂの電極窓４ｂは全
て配列を変化させる対象の電極窓であるとしたが、電極
窓４ｂの中に配列の定まっているものがあれば、それを
電極窓４ａと一緒に扱うことも本発明に含まれる。
て配列を変化させる対象の電極窓であるとしたが、電極
窓４ｂの中に配列の定まっているものがあれば、それを
電極窓４ａと一緒に扱うことも本発明に含まれる。
以上説明したように本発明の構成によれば、回路の定ま
っている固定回路部分と顧客の要求に対応して回路を変
化させる可変回路部分とを共通基板に有する半導体装置
の製造において、顧客の要求を受けてから電極窓の形成
を済ますまでの期間を短縮させることが出来て、顧客に
対する納期短縮を可能にさせる効果がある。
っている固定回路部分と顧客の要求に対応して回路を変
化させる可変回路部分とを共通基板に有する半導体装置
の製造において、顧客の要求を受けてから電極窓の形成
を済ますまでの期間を短縮させることが出来て、顧客に
対する納期短縮を可能にさせる効果がある。
第１図は本発明方法実施例の手順を示す模式側断面図＋
ａｌ （ｂｌ、 第２図は従来方法の手順を示す模式側断面図（ａ）（ｂ
ｌ、 である。 図において、 Ａは固定回路部分、 Ｂは可変回路部分、 １は基板、 ２ａ、 ２ｂは回路素子、 ３は絶縁膜、 ４ａ、４ｂは電極窓、 である。
ａｌ （ｂｌ、 第２図は従来方法の手順を示す模式側断面図（ａ）（ｂ
ｌ、 である。 図において、 Ａは固定回路部分、 Ｂは可変回路部分、 １は基板、 ２ａ、 ２ｂは回路素子、 ３は絶縁膜、 ４ａ、４ｂは電極窓、 である。
Claims (1)
- 基板上の同一絶縁膜に設けられて配列が定まっている電
極窓と配列を変化させる電極窓との形成を別工程にする
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104257A JPS62261143A (ja) | 1986-05-07 | 1986-05-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61104257A JPS62261143A (ja) | 1986-05-07 | 1986-05-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62261143A true JPS62261143A (ja) | 1987-11-13 |
Family
ID=14375877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61104257A Pending JPS62261143A (ja) | 1986-05-07 | 1986-05-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62261143A (ja) |
-
1986
- 1986-05-07 JP JP61104257A patent/JPS62261143A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916514A (en) | Integrated circuit employing dummy conductors for planarity | |
| KR100448309B1 (ko) | 반도체기판의정렬마크및그제조방법 | |
| JPH0844038A (ja) | マスターマスク作成装置及び半導体装置の製造方法 | |
| JPS62261143A (ja) | 半導体装置の製造方法 | |
| JPH05243535A (ja) | 半導体集積回路及びその設計方法 | |
| KR0136994B1 (ko) | 반도체 소자의 캐패시터 구조 및 그 제조방법 | |
| JPS61135165A (ja) | 半導体メモリ装置 | |
| US5338397A (en) | Method of forming a semiconductor device | |
| US20050196689A1 (en) | Method for transferring a layout of an integrated circuit level to a semiconductor substrate | |
| JP2575458B2 (ja) | 露光用マスクの作成方法 | |
| JPH08153859A (ja) | 半導体装置の配線パターンの形成方法 | |
| KR100225848B1 (ko) | 커패시터 및 커패시터의 제조 방법 | |
| JP2538048B2 (ja) | 半導体装置の製造方法 | |
| JPS59204254A (ja) | 多層配線マスタスライスｉｃの製造方法 | |
| JPS6124248A (ja) | 半導体装置の製造方法 | |
| JPH06236885A (ja) | ポリシリコン多層構造の半導体装置のパターン形成方法 | |
| JPH0660151U (ja) | 容量調整用コンデンサ | |
| JPH04368175A (ja) | マスタスライスｌｓｉ | |
| JPS62188228A (ja) | 集積回路の製造方法 | |
| JPS6350039A (ja) | 半導体装置の製造方法 | |
| KR20000031018A (ko) | 반도체 소자의 부하저항 제조방법 | |
| JPH11238796A (ja) | 多層配線構体形成法 | |
| JPS59229820A (ja) | 半導体装置の製造方法 | |
| JPH01214153A (ja) | 半導体装置 | |
| JPH02253663A (ja) | Ｍｏｓキャパシタ |