JPS62259435A - アニ−ル方法及びアニ−ル装置 - Google Patents

アニ−ル方法及びアニ−ル装置

Info

Publication number
JPS62259435A
JPS62259435A JP10242386A JP10242386A JPS62259435A JP S62259435 A JPS62259435 A JP S62259435A JP 10242386 A JP10242386 A JP 10242386A JP 10242386 A JP10242386 A JP 10242386A JP S62259435 A JPS62259435 A JP S62259435A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
impurity ions
counter electrode
annealing
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10242386A
Other languages
English (en)
Inventor
Hiroshi Matsumoto
比呂志 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10242386A priority Critical patent/JPS62259435A/ja
Publication of JPS62259435A publication Critical patent/JPS62259435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路等の製造工程における半導体基
板の熱処理方法、及びそれに用いる装置に関するもので
ある。
(従来の技術) 半導体集積回路製造工程においては拡散層を形成するた
めに外部より不純物イオンを導入する必要がある。半導
体集積回路の集積度を向上させるために、拡散層の横方
内拡がりは可能なかぎり少ために、拡散層の横方内拡が
りは可能なかぎり少なく抑えるべきであり、不純物導入
は導入される領域の深さと導入総量の制御が容易なイオ
ン注入法が用いられている。しかし、半導体基板にはイ
オン注入時のイオンの衝撃によって点欠陥が発生し、注
入されたイオンは通常格子間位置に不活性な状態にある
。これを活性化するために半導体基板に熱エネルギーを
与えている。従来の熱エネルギーを与える方;去として
は、第4図に示す、ウェーハ全体を加熱する方法(以下
、均一加熱法と称する。)、及び、第5図に示す、ウェ
ーハの表面全体、または、その一部のみを加熱する方法
(以下、局所加熱法と称する。)がある。電気炉の炉芯
管内に半導体基板を投入し半導体基板全体を高温に保持
する方法が均一加熱法の典型例である。半導体基板4に
はあらかじめ、絶縁膜2をマスクとしたイオン注入法等
により不純物イオンが導入され、不純物イオンの導入さ
れた領域3が形成されている。この構造のウェーハを電
気炉に挿入することによってウェーハの周りの全立体角
より輻射線1の照射によって加熱するので、均一加熱は
できるが加熱時間は長時間に及ぶ。そのため、不純物イ
オンの導入された領域3は半導体基板4の内部にむかっ
て広く拡散してしまう欠点かあり、集積回路の高集積化
には向かなかった。
また、短時間に半導体基板の温度を上昇させる目的のフ
ラッシュランプアニール法、レーザーアニール法、電子
ビームアニール法等が局所加熱法の典型例である。局所
加熱法によれば、輻射線1の照射方向を揃えられるので
基板表面の温度上昇速度が速くなり、電気炉による場合
より不純物の活性化の際の再分布による不純物の拡がり
を少なくできるが、活性化のためには、半導体結晶格子
をある程度の時間、高温に保持する必要があるため、十
分な活性化を図るには拡散による不純物の再分布は避け
られず、このことが集積回路の微細化、特にlpm以下
の微細化において重要な阻害要因のひとつになっていた
本発明は、このような欠点を軽減するアニール方法、及
び、本方法に則ったアニール装置を提供するものである
(問題点を解決するための手段) 本発明のアニール方法は、半導体基板表面に不純物イオ
ンを導入したのち、前記半導体基板全体もしくは前記不
純物イオンを導入した側の表面のみを加熱する活性化熱
処理工程において、前記半導体基板を加熱する際に、前
記半導体基板を、前記不純物イオンが、アクセプタ型な
らば、おもて面を裏面に対して正の電位にした状態に、
また、前記不純物イオンが、ドナー型ならば、おもて面
を裏面に対して負の電位にした状態に保持して、濃度勾
配に起因する拡散の方向とポテンシャル勾配に起因する
拡散の方向とを互いに逆向きにすることを特徴とするア
ニール方法である。
また、本発明のアニール装置は、接地された円盤状の下
部電極、及びウェーハ径よりやや小さい直径の、1ない
し複数個の開口部を有する絶縁板により構成されたウェ
ーハホールダ部、及び、グリッド状の対向電極、及び、
前記対向電極の外側に位置する光源よりなる、もしくは
、円盤状対向電極、及び、前記対向電極の内側に位置す
る光源よりなる印加電極部を内部に設置された低圧試料
室を有し、かつ、前記対向電極に絶縁容量を介して電気
的に接続された高周波電源を有し、かつ、前記高周波電
源に絶縁インダクタンを介して電気的に並列接続された
直流電源を有することを特徴とする、前記のアニール方
法を実現するアニール装置である。
(作用) 次に本発明の作用・原理について説明する。本発明のア
ニール方法は、半導体中の不純物イオンの拡散の機構を
利用する。半導体中の不純物の拡散は濃度勾配に起因す
る項と内部ポテンシャル勾配に起因する項との二つがあ
り、次式のように書き表すことができる。
C −=・(DVC)±・(DC(qΦ/kT))   (
1)t ここでtは時間、Cは不純物濃度、Dは不純物の実効的
な拡散係数、Φは内部ポテンシャルである。
符号は不純物がドナーならば+、アクセプタならば−で
ある。第1項が濃度勾配項、第2項がポテンシャル勾配
項である。イオン注入法によって導入されてイオンは注
入時の加速エネルギーに依存した飛程程度の深さのとこ
ろにピークを有する、ガウス分布に非常に近い分布を示
し、このため、従来のアニール方法を用いると、ピーク
の深さよりも深い位置の不純物は、式(1)の第1項に
従って、アニールによって、拡散層の底部では深さ方向
に、端部では横方向に拡散する。十分に活性化しようと
すると、拡散層が拡がってしまい、制御性の問題や短チ
ャンネル効果による素子特性のばらつきの開門が生じ、
集積回路の大規模化を非常に困難にする。これが従来の
アニール方法の欠点であった。第2項は従来は基板全体
が70−ティング状態になっており、ビルトインポテン
シャルが印加され、第1項と同じ符号であり拡散に対し
て第1項と同程度の寄与をしていた。
本発明では式(1)の第2項による拡散を利用する。
即ち、アニール処理中に基板を接地し、拡散層となるべ
き領域の上部の表面のみにある定まった電位のプラズマ
に接触させることによって内部ポテンシャルに強制的に
一定方向の勾配を形成し、式(1)の第1項による拡散
、即ち、濃度勾配による拡散の方向と、第2項による拡
散、即ち、ポテンシャル勾配による拡散の方向とが、少
なくとも不純物が横方向に拡がろうとする、不純物イオ
ンの導入された領域3の側面の部分において、お互いに
逆向きとなるようにする。これによって、濃度勾配に起
因する拡散とポテンシャル勾配に起因する拡散とが互い
にほぼ打ち消し合うかまたは後者の拡散の方が打ちかつ
ようになり、実効的な拡散係数を著しく減少させること
ができる。
本発明のアニール装置においては、輻射線照射時の高温
の状態で半導体基板に直流バイアス電圧を印加するため
にバイアス印加用電極としてプラズマを用い、かつ、プ
ラズマ発生時の低圧下にあっても輻射線照射を可能とす
るために光源を輻射線源として用いることが特徴的であ
る。プラズマ発生、保持、及び、直流バイアス印加のた
めの対向電極と光源を一体化した印加電極部を用いるこ
とによって、本発明のアニール方法を効果的に実現する
ことができる。
(実施例) 第1図に本発明のアニール方法の典型的な一実施例を示
す。面指数(100)、ボロン濃度I X 10110
l6の厚さ200pmのシリコン基板4の表面に厚さl
pmの絶縁膜2のパターンを形成し、これをマスクとし
て加速エネルギー90keV、ドーズ量I X 101
5cm−2の条件でリンをイオン注入することによって
約0.25pmの不純物イオンの導入された領域3を形
成し、次に不純物イオンの導入された領域3の上部表面
に上部電極5を構成したのち、半導体基板4と上部電極
5との間に上部電極5が正になるように初期のバイアス
として、約90Vの直流電圧を印加し、この状態のまま
、ウェーハ全体もしくはその表面のみを約900°Cに
加熱して、不純物イオンの活性化を行う。
pn接合付近のリンの濃度勾配は約4.5 X 101
022a’であるのでリンの濃度勾配依存の拡散を抑止
するのに必要な、接合付近の順バイアス電界の強度は約
45V/pmである。イオン注入したままのイオン注入
領域は欠陥発生によるアモルファス化のために通常の基
板より2桁以上抵抗率が高いので外部印加による電界の
大部分がこの部分に集中する。従って上記のバイアス条
件は濃度勾配依存の拡散と電界依存とが丁度打ち消すか
、または電界依存の拡散の方が打ち勝っている条件とな
っている。上記のイオン注入のマスクとして用いた絶縁
膜2が直流順バイアス電流の通過を阻止するので、接合
のサイドの部分では横方向電界成分が拡散層の底部と同
程度に存在するので、上記の条件は接合のサイドの部分
においてもほぼ満たされていると思われる。この打ち消
し合いの状態は安定である。即ち、仮に濃度勾配依存の
拡散の方が電界依存の拡散に若干、優っているとすると
不純物イオンは濃度勾配に沿って横方向にまず拡がろう
とするが、このことによって濃度勾配が緩やかになり、
一方、電界強度は殆ど一定であるので濃度勾配依存項と
電界依存項との差が縮む方向に状想が推移し、ある程度
横方向に拡がったところで両者は均衡する。ただし、ア
ニールの際にアニール効果によって拡散層の抵抗率が下
がってくるので外部印加電圧は徐々に上げていく必要が
ある。これは電流を監視することによって容易に実行可
能である。アニール能力は外部電源の容量とウェーハサ
イズによって決まる。本発明のアニール方法によって、
殆ど不純物の横方内拡がりをおこすことなくアニールを
行うことができ、集積回路のより一層の微細化に卓絶し
た効果を発揮するものである。
次に本発明のアニール装置の典型的な二の実施例を第2
図、及び、第3図に示す。第2図、及び、第3図の実施
例では直流順バイアス電圧を印加するための上部電極5
としてプラズマを利用したものである。第2図の円盤状
対向電極16、及び、第3図のグリッド状対向電極14
は絶縁容量9を介して接続された交流電源8、及び、絶
縁インダクタンス7を介して接続された直流電源6の並
列接続に接続され、プラズマへの保持電力供給、及び、
直流バイアス印加を行っている。光源15は第2図の実
施例においては円盤状対向電極16の下部に、また、第
3図の実施例においてはグリッド状対向電極14の上部
に一体化して配置してあり、印加電極部を形成している
。何れの実施例においても、光源は半導体ウェーハ12
をフラッシュランプ法によって加熱するために用いられ
る。半導体ウェーハ12は下部電極13の上に配置し、
半導体ウェーハ12の裏面より接地電位に電気的に接続
されている。半導体ウェーハ12はウェーハ径より若干
小さい直径の開口部を有する絶縁板11で上置きし、半
導体ウェーハ12の機械的な固定、及び、半導体ウェー
ハ12の側壁の電気的な絶縁を行っている。以上の構成
要素によりなる本発明のアニール装置においては、上述
したように、円盤状対向電極16もしくはグリッド状対
向電極14と光源15との一体化した印加電極部を用い
ることによって非接触で半導体ウェーハ12に直流バイ
アスを印加することができる。従って、好ましくない、
加熱時の上部電極5からの電極内不純物イオンの混入を
防止でき、かつ、効果的に半導体ウェーハ12の表面の
みを加熱することができるので、上述した本発明の方法
によるアニール工程を効率的、かつ、簡便に実行するこ
とができる。
(発明の効果) 本発明のアニール方法によれば、従来のアニール方法の
欠点であったアニール時の高濃度不純物の横方向への拡
散による拡がりを著しく減少させることができ、集積回
路のより一層の微細化を推進する上で卓絶した効果を発
揮するものである。
また、本発明のアニール装置によれば、本発明のアニー
ル方法において必要な直流バイアス電圧の印加を非接触
に実行することができ、上部電極からの汚染を防止でき
るとともに、効果的な不純物活性化を行うことができる
【図面の簡単な説明】
第1図は本発明のアニール方法の一実施例を示す概略図
、第2図、及び、第3図は本発明のアニール方法に基づ
いたアニール方法を具現化した装置の二つの実施例を示
す概略図、第4図は従来の均一加熱法を示す概念図、第
5図は従来の局所加熱法を示す概念図である。 1・・・輻射線、2・・・絶縁膜、3・・・不純物イオ
ンの導入された領域、4・・・半導体基板、5・・・上
部電極、6・8.直流電源、7・・・絶縁インダクタン
ス、8・・・交流電源、9・・・絶縁容量、10・・・
低圧試料室、11・・・絶縁板、12・・・半導体ウェ
ーハ、13・・・下部電極、14・・・グリッド状対向
電極、15・・・光源、16・・・円盤状対向電極、1
7・・・接合付近の電気力線。 第1図 1.輻射線 第2図 第3図 第4図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板表面に不純物イオンを導入したのち、
    前記半導体基板全体もしくは前記不純物イオンを導入し
    た側の表面(以下、おもて面と称し、他の一方の表面を
    裏面と称する。)のみを加熱する活性化熱処理工程にお
    いて、前記半導体基板を加熱する際に、前記半導体基板
    を、前記不純物イオンが、アクセプタ型ならば、おもて
    面を、裏面に対して正の電位にした状態に、また、前記
    不純物イオンが、ドナー型ならば、おもて面を裏面に対
    して負の電位に印加した状態に保持して、濃度勾配に起
    因する拡散の方向とポテンシャル勾配に起因する拡散の
    方向とを互いに逆向きにすることを特徴とするアニール
    方法。
  2. (2)接地された円盤状の下部電極、及び、ウェーハ径
    よりやや小さい直径の、1ないし複数個の開口部を有す
    る絶縁板により構成されたウェーハホールダ部、及び、
    グリッド状の対向電極、及び、前記対向電極の外側に位
    置する光源よりなる、もしくは、円盤状対向電極、及び
    、前記対向電極の内側に位置する光源よりなる印加電極
    部を内部に設置された低圧試料室を有し、かつ、前記対
    向電極に絶縁容量を介して電気的に接続された高周波電
    源を有し、かつ、前記高周波電源に絶縁インダクタンを
    介して電気的に並列接続された直流電源を有することを
    特徴とするアニール装置。
JP10242386A 1986-05-02 1986-05-02 アニ−ル方法及びアニ−ル装置 Pending JPS62259435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10242386A JPS62259435A (ja) 1986-05-02 1986-05-02 アニ−ル方法及びアニ−ル装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10242386A JPS62259435A (ja) 1986-05-02 1986-05-02 アニ−ル方法及びアニ−ル装置

Publications (1)

Publication Number Publication Date
JPS62259435A true JPS62259435A (ja) 1987-11-11

Family

ID=14327042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10242386A Pending JPS62259435A (ja) 1986-05-02 1986-05-02 アニ−ル方法及びアニ−ル装置

Country Status (1)

Country Link
JP (1) JPS62259435A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Screenホールディングス ドーパント導入方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234960A (ja) * 2011-04-28 2012-11-29 Ulvac Japan Ltd 半導体デバイスおよび半導体デバイスの製造方法
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Screenホールディングス ドーパント導入方法

Similar Documents

Publication Publication Date Title
KR930003857B1 (ko) 플라즈마 도우핑방법
US7135423B2 (en) Methods for forming low resistivity, ultrashallow junctions with low damage
KR20110082007A (ko) 옥타데카보란 자가-비정질화 주입들을 사용하는 결함 없는 접합부 형성
US7858155B2 (en) Plasma processing method and plasma processing apparatus
US4151011A (en) Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure
Qian et al. Sub-100 mn p+/n junction formation using plasma immersion ion implantation
JPS6244848B2 (ja)
JPS61179578A (ja) 電界効果トランジスタの製作方法
JPH0748516B2 (ja) 埋没導電層を有する誘電的に分離されたデバイスの製造方法
US5219798A (en) Method of heating a semiconductor substrate capable of preventing defects in crystal from occurring
JPS62259435A (ja) アニ−ル方法及びアニ−ル装置
US5851906A (en) Impurity doping method
JPH0335825B2 (ja)
JP2783410B2 (ja) 半導体装置の製造方法および製造装置
US20120289036A1 (en) Surface dose retention of dopants by pre-amorphization and post implant passivation treatments
TW202106910A (zh) 電漿處理裝置及使用其處理基底的方法
JPH09162136A (ja) 半導体装置の製造方法
JPH02278720A (ja) プラズマドーピング装置
JP2517012B2 (ja) 不純物の拡散方法
RU2069414C1 (ru) Способ легирования кремния халькогенами
JPS5885538A (ja) 半導体装置の製造方法
JP2000331950A (ja) 半導体への不純物ドーピング方法及び半導体装置製造方法
JPS61163635A (ja) 半導体不純物添加装置
JPH04111358A (ja) 過電圧自己保護型サイリスタ
JP3170561B2 (ja) 半導体装置の製造方法