JPS62256177A

JPS62256177A - 演算処理装置

Info

Publication number: JPS62256177A
Application number: JP10004286A
Authority: JP
Inventors: Atsushi Hasebe; 長谷部　淳
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-04-30
Filing date: 1986-04-30
Publication date: 1987-11-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば画像処理を行うための演算処理装置に
関する。

〔発明の概要〕

本発明は演算処理装置に関し、プログラム制御回路のア
ドレスカウンタの増分値を外部からの制御信号に応じて
１またはＯに切換えることにより、外部からの必要に応
して処理を中断することができるようにしたものである
。

〔従来の技術〕

本願出願人は先に、画像処理に適用できるディジタル信
号処理装置（特開昭５８−２１５８１３号公報参照）を
提案した。

すなわち第４図はその装置の概略を説明するもので、図
において（２１）は入力端子、（２２）は入出力制御（
ＩＯＣ）系、（２３）は人力画像メモリ（ＶＩＭ）糸、
（２４）は信号処理（Ｐ　Ｉ　Ｆ）系、（２５）はアド
レス生成（Ｐ　Ｖ　Ｐ）系、（２６）は出力画像メモリ
　（ＶＩＭ）系、（２７）は主制御（ＴＣ）系、（２８
）は出力端子である。

この装置において、入力端子（２１）にはビデオカメラ
（図承せず）等からの゛アナログのビデオ信号が供給さ
れる。このビデオ信号がＩ（３Ｃ系（２２）に供給され
、ＡＤ変換等により所定のディジタルデータに変換され
てＶＩＭ系（２３）に１１）込まれる。

なおＩＯＣ系（２２）からディジタルデーク以外にもク
ロック、支配モード信号、アドレス、書込制御信号等の
外側からＶＩＭ糸（２３）を制御する信号が供給されて
いる。

またこのＶＩＭ糸（２３）に、ＰＶＰ系（２５）から処
理を行うディジタルデータのアドレス、書込制御、読出
モード、データセレクト等の内側からＶＩＭ糸（２３）
を制御する信号が供給され、このアドレスのデータがＰ
ＩＰ系（２４）と相互に転送されて処理が行われる。さ
らにＰＩＰ系（２４）で処理されたデータがＶＩＭ糸（
２６）に供給され、ご（７）ＶＩＭ糸（２６）にＰＶＰ
系（２５）からのアドレス等が供給される。これによっ
て処理されたディジクルデータがＶＩＭ糸（２６）に書
込まれる。

さらにこのＶＩＭ糸（２６）にもｔＯＣ系（２２）から
の′アドレス等が供給され、これによって読出されたデ
ィジタルデータカ月ＯＣ系（２２）に供給され、ＤＡ変
換等により所定のアナログのビデオ信号に変換されて出
力端子（２８）に取出される。

なおＴＣ系（２７）からは、各基（２２）〜（２６）に
対してそれぞれモード、方式等の指定信号やクロック信
号、さらに後述１−るマイクロプログラムの書替のため
のプログラムデータ等が供給される。

またＩＯＣ系（２２）からｐｖｐ糸（２５）へ処理１べ
きフレームの開始信号が供給されると共に、ＰＶＰ系（
２５）からＩＯＣ系（２２）へ処理の終了信号が供給さ
れる。

このようにして入力端子（２１）に供給されたビデオ信
号がディジタル処理されて出力端子（２８）に取出され
るわけであるが、上述の装置によれば、処理に必要な機
能をそれぞれの糸（２２）〜（２６）に分担し、各基（
２２）〜（２６）ごとに独立に制御回路を設けてそれぞ
れ独立のマイクロプログラムで制御を行うことができる
ので、各基ごとのソフトウェアの負担が少なく、簡単な
プログラムで四速の処理を行うことができる。これによ
って例えばビデオ信号をリアルタイムで処理することも
可能になっている。

ぞし°ζ上述の装置において、処理の内容はＰＩＰ糸（
２４）等のマイクロプログラムによって決定される。そ
こでこれらのマイクロプログラムを書替ることによって
処理の内容を変更することができる。

すなわち第５図はＰＩＰ系（２４）の大略の構成を２５
し、このＰＩＰ系（２４）は実際には多数（例えば６０
（ＩＭ）の処理プロセッサ部（３０）が並列に設けられ
°ζ形成されるが、図ではその内の２ｆＩＩ１１（３０
ａ）（３０ｂ　）のみがボされている。この図において
、ＶＩＭ糸（２３）または（２６）からのディジタルデ
ータは各プロセッサ部（３０ａ　）　　（３０ｂ　）　
　・・・ごとに設けられた人力レジスタ（Ｆ　ＲＡ）　
　（３１ａ　）（３１ｂ　）　　・・・に供給されると
共に、これらのレジスタはＰＶＰ系（２５）ニよってＶ
ＩＭ糸（２３）（２６）の続出アドレスに合わせ°ζ制
御され、各プロセッサ部ごとに必要な所定量のデータが
記憶される。

これらのレジスタ（３１ａ　）　　（３１ｂ　）　　・
・・に書込まれたデータがそれぞれ演算部（３２ａ　）
　　（３３ａ　）（３２ｂ　）　　（３３ｂ　）　　・
・・に供給される。そしてこれらの演算部にはそれぞれ
加減算器、乗算器及び係数メモリ、データメモリ共が設
けられ、’ＩＩＩＩ御部（３４ａ　）　　（３４ｂ　）
　　・・・からの制御信号に従って線形及び非線形のデ
ータ変換演算を行う。さらにこの演算結果は演算部（３
３ａ　）　　（３３ｂ　）　　・・・に得られ、この演
算部（３３ａ　）　　（３３ｂ　）　　・・・がｐｖｐ
系（２５）ニよってＶＩＭ糸（２３）　　（２６）　（
７）着体アドレスに合わせ゛ζ制御され、演算結果がＶ
ＩＭ糸（２３）　　（２６）の所望部に書込まれる。

そしてこの場合に、制御部（３４ａ　）　　（３４ｂ　
）　　・・・からの制御信号はマイクロプログラムメモ
リ（ＭＰＭ）（３５ａ）（３５ｂ）　　・・・に書込ま
れたマイクロプログラムに従っ°ζ形成される。そごで
ごのＭＰＭ　（３５ａ　）　　（３５ｂ　）　　・・・
をいわゆるＲＡＭ構成とし、このＭＰＭ　（３５ａ　）
　　（３５ｂ　）　　・・・に変史部（３６ａ　）　　
（３６ｂ　）　　・・・を通じてＴＣ系（２７）からの
マイクロプログラムを書込むことにより、マイクロプロ
グラムを書替で処理の内容を変更することができる。

ところで上述の装置において、ＰＩＰ系（２４）を構成
する各処理プロセッサ部（３０）の演算は、いわゆるバ
イブライン処理が行われ、ＭＰＭ（３５）からの信号に
よって直接動作が制御されている。

すなわち第３図は制御部（３４）及びＭＰＭ（３５）の
構成を具体的に示している。この図において、制御部（
３４）の周囲にはレジスタ（４１）〜（４３）、ｉ承沢
器（４４）　、パイプラインレジスタ　（４５）　　（
４６）及びＭＰＭ（３５）が設けられる。レジスタ（４
１）は演算部で演算した値がはいるレジスタである。

レジスタ（４２）はＴ’　Ｃ糸（２７）が５．える値を
しまうレジスタである。レジスタ（４３）はＭＰＭ（３
５）からの値がはいるレジスタである。このレジスタ（
４１）〜（４３）にしまわれる値は制御部（３４）でル
ープ回数やジャンプ？ドレスとして使われる。

制御部（３４）はレジスタ／カウンタ、スタック、マイ
クロプログラムカウンタレジスタ、マルチプレクサなど
から成り、レジスタ（４Ｉ）〜（４３）の値、レジスタ
／カウンタの値、スタックの値、マイクロプログラムカ
ウンタレジスタの値の１９が、制御部（３４）への命令
とコンディション・コードにより選択される０選択器（
４４）は入出力ボートや演算部のコンディション・コー
ドを選択し、制ｉ１１部（３４）にコンディション・：
】−ドとして出力する。パイプライン・レジスタ（４５
）は制御部（３４）からのＭＰＭ（３５）のアドレスを
ラッチする。また、レジスタ（４６）はＭＰＭ（３５）
の出力）直をラッチする。ＭＰ・Ｍ（３５）は　１２８
ビット／ワードから成り、制御部自身と演算部の各部を
コントロニルし、目的の演算処理を行わせる。

一方−上述の装置において、ＰＩＰ系（２４）の各処理
プロセラ号部（３０）のデータの人出力は、ＰｖＰ系（
２５）からの制御によって行われる。ところが上述のよ
うに多数の処理プロセッサ部（３０）の設けられた装置
では、これらの動作の開始、終ｒ、一時停止等の制御を
効率良く正確に行うことは極めて困難であった。なお上
述の装置でＰＶＰ系（２５）の動作は高速でそのクロッ
ク周波数も高い。これに対してＰＩＰ系（２４）のクロ
ック周波数は演算処理動作と対応するために比較的低く
、例えばｐｖｐ系（２５）の１／２である。

〔発明が解決しようとする問題点〕

以上述べたように従来の技術では、多数の処理プロセッ
サ部を外部からの制御信号で効率良く正確に制御するこ
とが困難であるなどの問題点があった。

〔問題点を解決するための手段〕

本発明は、外部からの１または０の制御信号を上記外部
からのクロック信号で駆動される第１のレジスタ（１）
に供給し、この第１のレジスタの出力を内部のクロック
信号で駆動される第２のレジスタ（２）に供給し、この
第２のレジスタの出力信号をプログラム制御回路の”ア
ドレスカウンタの増分値を設定する人力（Ｃｎ）に供給
するようにした演算処理装置である。

〔作用〕

これによれば、制御部のアドレスカウンタの増分値を制
御するごとによって、外部からの処理動作の制御を効率
良く正確に行うことができる。

〔実施例〕

第１図において、プログラム制御部（３４）　。

ＭＰＭ（３５）及びレジスタ（４１）〜（４３）　、選
択器（４４）　、パイプラインレジスタ（４５）　　（
４６）の構成は従来技術で述べたものと同等である。そ
してこの装置におい°ζ、ＰＶＰ系（２５）からは通常
時“１”、データの入出力等のためにＰＩＰ系（２４）
を停止する際に“０′の制御信号が発生され、この信号
が第１のレジスタ（１）に供給されると共に、このレジ
スタ（１）のクロック端子にはＰＶＰ系（２５）からの
外部のクロック信号が供給される。

このレジスタ（１）の出力が第２のレジスタ（２）に供
給されると共に、このレジスタ（２）のクロック端子に
はＰＩＰ系（２４）の内部からのクロック信号が供給さ
れる。そしてこのレジスタ（２）の出力が制御部（３４
）のアドレスカウンタの増分値を設定する端子Ｃｎに供
給される。

従ってこの装置において、レジスタ（１）に第２廓ＩＡ
に示すような制御信号と、同図Ｂにポずような外部のク
ロック信号が供給されると、このレジスタ（１）の出力
は同図Ｃにボ１゛ようにムる。さらにこの出力と同し１
１）にボずような内部のクロック信号がレジスタ（２）
に供給されると、このレジスタ（２）の出力は同図Ｅに
示すようになる。そしてこの信号が制７ｆｆ１１部（３
４）のアドレスカウンタの増分（−゛（の設定人力Ｃｎ
に供給される。

これによっ°Ｃ外部のＰＶＰ糸（２５）からの制御信号
がＰＩＰ系（２４）の内部のクロック信号に同期した信
号に変換される。そしてこの信号が制御部（３４）のア
ドレスカウンタの増分値の設定人力Ｃｎに供給されるこ
とにより、この信号がＯ”の期間は゛ｌアドレスカウン
タカウントアツプが行われないことになり、従って゛ｒ
アドレスインクリメントされず、処理動作はその状態で
停止される。

こうして外部からの制御１６号によっ゛Ｃ処理動作が停
ＬＬされるわけであるが、上述の装置によれば制御信号
にて直接−７ドレスカウンタのカウントアンプを停止さ
せるようにしたので、停止を効率良く正確に行うことが
できる。

なお上述の装置において、パイプラインレジスタを２股
用いている場合には、レジスタ（２）で２度同じ信号を
得る必要があり、ＰＶＰ系（２５）からの制御イぎ号を
それに応じて長くする必要がある。

（発明の効果〕この発明によれば、制００部のアドレスカウンタの増分
値を制御することによって、外部からの処理動作の制御
を効率良く正確に行うことができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図はその説明のた
めの図、第３図〜第５図は従来の技術の説明のための図
である。ｆｌｌ、　ｆ２）はレジスタ、（２５）はＰＶＰ系、（
３４）はプログラム制御部、（３５）はマイクロプログ
ラムメモリ、Ｃｎは増分値の設定入力である。

Claims

【特許請求の範囲】外部からの１または０の制御信号を上記外部からのクロ
ック信号で駆動される第１のレジスタに供給し、この第１のレジスタの出力を内部のクロック信号で駆動
される第２のレジスタに供給し、この第２のレジスタの出力信号をプログラム制御回路の
アドレスカウンタの増分値を設定する入力に供給するよ
うにした演算処理装置。