JPS62248252A - 一次元ｃｃｄイメ−ジセンサ - Google Patents
一次元ｃｃｄイメ−ジセンサInfo
- Publication number
- JPS62248252A JPS62248252A JP61092636A JP9263686A JPS62248252A JP S62248252 A JPS62248252 A JP S62248252A JP 61092636 A JP61092636 A JP 61092636A JP 9263686 A JP9263686 A JP 9263686A JP S62248252 A JPS62248252 A JP S62248252A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion element
- another
- shift register
- element array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 39
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 235000006693 Cassia laevigata Nutrition 0.000 description 2
- 241000522641 Senna Species 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229940124513 senna glycoside Drugs 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光電変換素子が線状に配置された一次元ＣＯＤ
イメージセンナに関し、特にファクシミリ装置等、被読
取シ原稿の寸法が多種にわたる場合に、７アクシ之す装
置で原稿位置の調整が容易に行える様にした一次元ＣＣ
Ｉ）イメージセンサに関する。
イメージセンナに関し、特にファクシミリ装置等、被読
取シ原稿の寸法が多種にわたる場合に、７アクシ之す装
置で原稿位置の調整が容易に行える様にした一次元ＣＣ
Ｉ）イメージセンサに関する。
従来、この槌の一次元イメージセンサは、−次元ＣＣＤ
イメージセンサ上にビットマークなる長方形あるいは三
角形などの倣小パターンを設けておき、通常のファクシ
ミリ装置とは逆にビットマークに光を照射し、反射した
光をレンズで拡大し原稿面に結像させ、原稿とビットマ
ーク塚との位置関係を調整することにより位置合わせを
行っていた。
イメージセンサ上にビットマークなる長方形あるいは三
角形などの倣小パターンを設けておき、通常のファクシ
ミリ装置とは逆にビットマークに光を照射し、反射した
光をレンズで拡大し原稿面に結像させ、原稿とビットマ
ーク塚との位置関係を調整することにより位置合わせを
行っていた。
第７図に従来例による位置合わせを説明するための元路
図を示す。蛍光灯１９によって一次元ＣＯＤイメージセ
ンサ２０を照射し反射した光をしンズ１８で拡大し、位
置あわせ用の第１の原稿面１５にビットマークの塚１７
を結像させて第１の原稿面１５用であるビットマークの
像１７の外側のものを利用し第１の原稿面１５の端部で
位置合わせを行っている。又、第１の原稿面１５より小
さい第２の原稿面１６にビットマークの像１７を結像さ
せて位置合わせを行う場合には第２の原稿面１６用であ
るビットマークの像１７の内側のものを利用し第２の原
稿面１６の端部で位置合わせを行っている。
図を示す。蛍光灯１９によって一次元ＣＯＤイメージセ
ンサ２０を照射し反射した光をしンズ１８で拡大し、位
置あわせ用の第１の原稿面１５にビットマークの塚１７
を結像させて第１の原稿面１５用であるビットマークの
像１７の外側のものを利用し第１の原稿面１５の端部で
位置合わせを行っている。又、第１の原稿面１５より小
さい第２の原稿面１６にビットマークの像１７を結像さ
せて位置合わせを行う場合には第２の原稿面１６用であ
るビットマークの像１７の内側のものを利用し第２の原
稿面１６の端部で位置合わせを行っている。
上述した従来の一次元ＣＯＤイメージセンナはビットマ
ークを光学的におおよそ１０倍に拡大して原稿面に結像
させるため、ビットマークとその外側との明晰の差を大
きくしなければならず、−次元ＣＯＤイメージセンナの
遮光アルミニウム膜を選択的に除去することでビットマ
ークを作シ込んでいるため、元漏れ出力の原因になると
いう欠点があシ、また原種位置あわせ精度を向上させる
ためには、ビットマークを小さくする必要があシ、１０
倍で原稿面に結像してもＱ、 ｌ ｉｌｍ０．２ ｉｌ
ｍの大きさにしか出来ない為、位置あわせ精度の面から
も、位置あわせ作業能率の面からも問題があった。
ークを光学的におおよそ１０倍に拡大して原稿面に結像
させるため、ビットマークとその外側との明晰の差を大
きくしなければならず、−次元ＣＯＤイメージセンナの
遮光アルミニウム膜を選択的に除去することでビットマ
ークを作シ込んでいるため、元漏れ出力の原因になると
いう欠点があシ、また原種位置あわせ精度を向上させる
ためには、ビットマークを小さくする必要があシ、１０
倍で原稿面に結像してもＱ、 ｌ ｉｌｍ０．２ ｉｌ
ｍの大きさにしか出来ない為、位置あわせ精度の面から
も、位置あわせ作業能率の面からも問題があった。
本発明の一次元ＣＣＤイメージ七ンブは、光電変換素子
列と、前記光電変換素子列から電荷を受取って転送する
少なくとも一つのシフトレジスタと、前記充電変換素子
列と前記シフトレジスタの間に設けられた転送ゲートと
、前記シフトレジスタにより転送された電荷を電圧に変
換する出力回路とを含んでなる画像信号発生回路並びに
所定の素子を除いて遮光された他の光電変換素子列と、
前記他の光電変換素子列から電荷を受取って転送する他
のシフトレジスタと、前記他の光電変換素子列と前記他
のシフトレジスタの間に設けられた他の転送ゲートと、
前記他のシフトレジスタにより転送された電荷を電圧に
変換する他の出力回路とを含んでなる位置合せ信号発生
回路を有するものである。
列と、前記光電変換素子列から電荷を受取って転送する
少なくとも一つのシフトレジスタと、前記充電変換素子
列と前記シフトレジスタの間に設けられた転送ゲートと
、前記シフトレジスタにより転送された電荷を電圧に変
換する出力回路とを含んでなる画像信号発生回路並びに
所定の素子を除いて遮光された他の光電変換素子列と、
前記他の光電変換素子列から電荷を受取って転送する他
のシフトレジスタと、前記他の光電変換素子列と前記他
のシフトレジスタの間に設けられた他の転送ゲートと、
前記他のシフトレジスタにより転送された電荷を電圧に
変換する他の出力回路とを含んでなる位置合せ信号発生
回路を有するものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示すセンナ・チップの
主要部の平面模式図である。第２図は第１図のＡ部詳細
図である。
主要部の平面模式図である。第２図は第１図のＡ部詳細
図である。
この実施例は、４０９６ビツトの一次元ラインセンサで
あって、４０９６個の受光部１ａ、ｌｂ。
あって、４０９６個の受光部１ａ、ｌｂ。
・・・を有する光電変換素子列１と、光電変換素子列１
から電荷を受取って転送する一つのシフトレジスタ２と
、光電変換素子列１とシフトレジスタ２０間に設けられ
た転送ゲート３と、シフトレジスタ２により転送された
電荷を電圧に変換する出力回路４とを含んでなる画像信
号発生回路並びに１個目、３７５個目、３７２１７２１
個目０９６０９６個目部６ｂ等を除いてアルミニウムか
らなる遮光膜１２で遮光された合計４０９６個の受光部
６ａ・・・を有する他の光電変換素子列６と、他の光電
変換素子列６から電荷を受取って転送する他のシフトレ
ジスタ７と、他の光電変換素子列６と他のシフトレジス
タ７の間に設けられた他の転送ゲート８と、他のシフト
レジスタ７により転送された電荷を電圧に変換する他の
出力回路９とを含んでなる位置合せ信号発生回路を有す
るものである。
から電荷を受取って転送する一つのシフトレジスタ２と
、光電変換素子列１とシフトレジスタ２０間に設けられ
た転送ゲート３と、シフトレジスタ２により転送された
電荷を電圧に変換する出力回路４とを含んでなる画像信
号発生回路並びに１個目、３７５個目、３７２１７２１
個目０９６０９６個目部６ｂ等を除いてアルミニウムか
らなる遮光膜１２で遮光された合計４０９６個の受光部
６ａ・・・を有する他の光電変換素子列６と、他の光電
変換素子列６から電荷を受取って転送する他のシフトレ
ジスタ７と、他の光電変換素子列６と他のシフトレジス
タ７の間に設けられた他の転送ゲート８と、他のシフト
レジスタ７により転送された電荷を電圧に変換する他の
出力回路９とを含んでなる位置合せ信号発生回路を有す
るものである。
次に、この実施例の動作について説明する。
ライン状に配設し九九電変換素子列１によって発生され
た電荷は、転送ゲート３が導通すると同時にシフトレジ
スタ２に転送される。次にシフトレジスタ２が動作し電
荷を順次出力回路４の方向に転送する。出力回路４に転
送された電荷は、出力回路４によって電圧に変換され、
画像信号として信号出力端子５から出力される。一方、
光電変換素子列１に平行で且つ転送ゲート３と反対側に
配設された位置合せ信号発生用の他の光電変換素子列６
によって発生された電荷は、他の転送ゲート８が導通す
ると同時に他のシフトレジスタ７に転送される。次に他
のシフトレジスタ７が動作し電荷を順次他の出力回路９
の方向に転送する。他の出力回路９に転送された電荷は
、他の出力回路９によって電圧に変換され、他の信号出
力端子１０よ）位置合せ信号として出力される。又画像
出力信号と位置合せ出力信号が互いに同期する様、転送
ゲート３および他の転送ゲート８は結氷されている。
た電荷は、転送ゲート３が導通すると同時にシフトレジ
スタ２に転送される。次にシフトレジスタ２が動作し電
荷を順次出力回路４の方向に転送する。出力回路４に転
送された電荷は、出力回路４によって電圧に変換され、
画像信号として信号出力端子５から出力される。一方、
光電変換素子列１に平行で且つ転送ゲート３と反対側に
配設された位置合せ信号発生用の他の光電変換素子列６
によって発生された電荷は、他の転送ゲート８が導通す
ると同時に他のシフトレジスタ７に転送される。次に他
のシフトレジスタ７が動作し電荷を順次他の出力回路９
の方向に転送する。他の出力回路９に転送された電荷は
、他の出力回路９によって電圧に変換され、他の信号出
力端子１０よ）位置合せ信号として出力される。又画像
出力信号と位置合せ出力信号が互いに同期する様、転送
ゲート３および他の転送ゲート８は結氷されている。
次に原稿位置合せについて説明する。
第３図は８４判原稿の平面図である。
３４判原稿の左右両側に２本の縦線１４ａ、１４ｋ）と
１４０，１４ｄとが対になって描かれている。
１４０，１４ｄとが対になって描かれている。
第４図（ａ） ＃ ｔｂ）はそれぞれ原稿位置合せ時の
画像信号波形図２位置合せ信号波形図である。
画像信号波形図２位置合せ信号波形図である。
４０９６ビツトの二次元ＣＣＤイメージセンナで読取り
可能な原稿は最大８４判までとする。従って８４判の原
稿の左右両端が一次元ＣＣＤイメージセンサの１ビツト
目と４０９６ビツト目になるようにすればよいので第４
図（ａ）の信号出力の左端の一対の黒レベルデータの間
に位置合せ信号ｂ１が入シ、右端の一対の黒レベルデー
タの間に位置合せ信号ｂ２が入るよう光学系および原稿
位置を調整すればよい。
可能な原稿は最大８４判までとする。従って８４判の原
稿の左右両端が一次元ＣＣＤイメージセンサの１ビツト
目と４０９６ビツト目になるようにすればよいので第４
図（ａ）の信号出力の左端の一対の黒レベルデータの間
に位置合せ信号ｂ１が入シ、右端の一対の黒レベルデー
タの間に位置合せ信号ｂ２が入るよう光学系および原稿
位置を調整すればよい。
次に４０９６ビツトの一次元ＣＣＤイメージセンサを用
いてＡ４判の原稿を読取る場合について説明する。３４
判原稿の幅は２５７龍あり、人４判原稿の鴨は２１０ｍ
１１であるので必要な充電変換素子数は である。従って３７５ビツト目と３７２１ビツト目にビ
ットマーク出力を設定しておけばよい。すなわち第４図
（ｂ）の位置合せ信号ｂ３は３７５ビット目、ｂ４は３
７２１ビツト目になるので第４図（ａ）に類似のＡ４判
原稿の出力波形を見なから原稿位置を調節し左側の一対
の黒レベルデータおよび右側の一対の黒レベルデータが
位置合せ信号ｂ３゜ｂ４にそれぞれ合致するようにすれ
ばよい。
いてＡ４判の原稿を読取る場合について説明する。３４
判原稿の幅は２５７龍あり、人４判原稿の鴨は２１０ｍ
１１であるので必要な充電変換素子数は である。従って３７５ビツト目と３７２１ビツト目にビ
ットマーク出力を設定しておけばよい。すなわち第４図
（ｂ）の位置合せ信号ｂ３は３７５ビット目、ｂ４は３
７２１ビツト目になるので第４図（ａ）に類似のＡ４判
原稿の出力波形を見なから原稿位置を調節し左側の一対
の黒レベルデータおよび右側の一対の黒レベルデータが
位置合せ信号ｂ３゜ｂ４にそれぞれ合致するようにすれ
ばよい。
第５図は本発明の第２の実施例を示すセンサ・チップの
主要部の平面模式図である。
主要部の平面模式図である。
第１の実施例は、シングル・チャネル型の一次元ＣＣＬ
）イメージセンナに本発明を適用したものであるが、こ
の第２の実施例はデ具アル・チャネル製の一次元ＣＯＤ
イメージ七ンサに本発明を適用したものである。すなわ
ち、画像信号発生回路の光電変換素子列１からの電荷が
、１ビツト毎交互にそれぞれ偶数ビットは図中上側に配
置されたシフトレジスタ２−１へ、奇数ビットは図中下
側に配置されたシフトレジスタ２−２へ転送ゲート３を
通って転送され、偶数ビット、奇数ビットが別々にシフ
トレジスタ２−４．２−ｘによって出力側へ転送され最
終出力段でゲート２０により交互に出力回路４へ電荷を
転送するデエアル・ゲート型−次元ＣＯＤイメージセン
ナに本発明を適用した場合の例である。この場合は、位
置合せ信号発生回路の他のシフトレジスタ７の１ビツト
の寸法はシフトレジスタ２−１及び２−２の１ビツトの
寸法の１７２になる。
）イメージセンナに本発明を適用したものであるが、こ
の第２の実施例はデ具アル・チャネル製の一次元ＣＯＤ
イメージ七ンサに本発明を適用したものである。すなわ
ち、画像信号発生回路の光電変換素子列１からの電荷が
、１ビツト毎交互にそれぞれ偶数ビットは図中上側に配
置されたシフトレジスタ２−１へ、奇数ビットは図中下
側に配置されたシフトレジスタ２−２へ転送ゲート３を
通って転送され、偶数ビット、奇数ビットが別々にシフ
トレジスタ２−４．２−ｘによって出力側へ転送され最
終出力段でゲート２０により交互に出力回路４へ電荷を
転送するデエアル・ゲート型−次元ＣＯＤイメージセン
ナに本発明を適用した場合の例である。この場合は、位
置合せ信号発生回路の他のシフトレジスタ７の１ビツト
の寸法はシフトレジスタ２−１及び２−２の１ビツトの
寸法の１７２になる。
第６図は本発明の第３の実施例を示すセンサφチップの
主要部の平面模式図である。
主要部の平面模式図である。
この実施例は、画像信号発生回路の光電変換索子列１の
偶数ビットはシフトレジスタ２−１を経て出力端子５−
１から、奇数ビットはシフトレジスタ２−２を経て出力
端子５−２からそれぞれ出力される型の一次元ＣＯＤイ
メージセンナに本発明を適用したものである。この例で
は偶数ビット側、奇数ピッ）！４１１のシフトレジスタ
２−ｔ、２−２のそれぞれに対応して位置合せ信号発生
回路が設けてあシ、位置合せ信号も偶数ビットは出力端
子１０−１から、奇数ビットは出力端子１０−２から出
力されるようになっている。尚、本発明のビットマーク
の位置はクエーハ製造上の１パターンのみで決定用るの
でビットマーク位置の変更が容易に行なえる。又ここで
は原稿の位置あわせ用として説明したが、計測用として
一次元ＣＣＤイメージセンナを使用する場合には必要な
箇所に必要な数だけビットマークを設は位置合せ信号を
出力することにより例えば波計−１用製品の仕上シ寸法
の検出を精度良くできる等用途は広い。
偶数ビットはシフトレジスタ２−１を経て出力端子５−
１から、奇数ビットはシフトレジスタ２−２を経て出力
端子５−２からそれぞれ出力される型の一次元ＣＯＤイ
メージセンナに本発明を適用したものである。この例で
は偶数ビット側、奇数ピッ）！４１１のシフトレジスタ
２−ｔ、２−２のそれぞれに対応して位置合せ信号発生
回路が設けてあシ、位置合せ信号も偶数ビットは出力端
子１０−１から、奇数ビットは出力端子１０−２から出
力されるようになっている。尚、本発明のビットマーク
の位置はクエーハ製造上の１パターンのみで決定用るの
でビットマーク位置の変更が容易に行なえる。又ここで
は原稿の位置あわせ用として説明したが、計測用として
一次元ＣＣＤイメージセンナを使用する場合には必要な
箇所に必要な数だけビットマークを設は位置合せ信号を
出力することにより例えば波計−１用製品の仕上シ寸法
の検出を精度良くできる等用途は広い。
以上説明したように本発明は、−次元ＣＯＤイメージセ
ンサ上に、−列又は複数列配設された光電変換素子列と
平行に位置合せ信号発生用の他の光電変換素子列を設け
、さらに他の光電変換索子列からの電荷を出力側へ転送
する他の転送ゲート及び他のシフトレジスタと、他のシ
フトレジスタによって転送された電荷を電圧に変換する
他の出力回路を設け、この他の出力回路からの信号出力
を位置合せ信号とすることにより、従来のウェーハ製造
プロセスに何ら新しいプロセスを追加することなく、ビ
ットマークを電気的信号として出力し、且つ一列又は複
数列に配列された光電変換素子による画像信号出力と同
期しているため、オシロスコープ等の波形観測装置によ
り正確に、しかも作業性良く原稿の位ｇ１６わせができ
る効果がある。
ンサ上に、−列又は複数列配設された光電変換素子列と
平行に位置合せ信号発生用の他の光電変換素子列を設け
、さらに他の光電変換索子列からの電荷を出力側へ転送
する他の転送ゲート及び他のシフトレジスタと、他のシ
フトレジスタによって転送された電荷を電圧に変換する
他の出力回路を設け、この他の出力回路からの信号出力
を位置合せ信号とすることにより、従来のウェーハ製造
プロセスに何ら新しいプロセスを追加することなく、ビ
ットマークを電気的信号として出力し、且つ一列又は複
数列に配列された光電変換素子による画像信号出力と同
期しているため、オシロスコープ等の波形観測装置によ
り正確に、しかも作業性良く原稿の位ｇ１６わせができ
る効果がある。
第１図は本発明の第１の実施例を示すセンサ・チップの
主要部の平面模式図、第２図は第１図のＡ部詳細図、第
３図は８４判原稿の平面図、第４図（ａｌ 、 （ｂ）
はそれぞれ原稿位置合せ時の画像信号波形図、位置合せ
信号波形図、第５図は本発明の第２の実施例を示すセン
サ・チップの主要部の平面模式図、第６図は本発明の第
３の実施例を示すセンサ・チップの主要部の平面模式図
、第７図は従来例による位置合せを説明するための光路
図である。 １・・・・・・光電変換素子列、ｌａ〜１ｄ・・・・・
・光電変換素子列の受光部、 ２ 、２−ｔ 、 ２−
２・・・・・・シフトレジスタ、３・・・・・・転送ゲ
ート、４ 、４−ｔ 、 ４−：！・・・・・・出力回
路、５ 、５−１ 、５−ｘ・・・・・・出力回路、６
・・・・・・他の光電変換素子列、６ａ〜６ｄ・・・・
・・他の光電変換素子列の受光部、７．７−１．７−２
・・・・・・他のシフトレジスタ、８ ｓ ８−ｉ ｅ
８−４・・・・・・他の転送ゲート、’ ＊ ９−１
ｔ ９−２・・・・・・他の出力回路、１０，１０−
ｔ。 １〇−寞・・・・・・他の信号出力端子、１１・・・・
・・クロック入力端子、１２・・・・・・！−ｊｔ、ａ
Ｋ、ｘ３・・・・・・８４判原稿、１４８〜１４ｄ・・
・・・・縦線、１５・・・・・・第１の原稿面、１６・
・・・・・第２の原稿面、１７・・・・・・ビットマー
クの像、１８・・・・・・レンズ、１９・・・・・・蛍
光灯、２０・・・・・・−次元イメージセンナ。
／／−”−１代理人 弁理士 内 原
晋４−５ｙｔ図 ４ 出力０１葛、 左信号出力＃ｎＪ 名イ也の充電支湧素）列 ７ 檜のシフトレジ又り δ イ択／）軸上しケート ２４乞の上方面１４ ノシク イ邊！−］イ↓さツ出ズｒｉｓｂｉｆ グロ
・ジグ入ｊＪ童１１ 万Ｚ図 ７ｆ５３回 Ｗ４図 ￥５を図 ’ 〃Ｚ−２２−ｚ シ７トレ）゛スタ４− ｔ
、 ４−Ｚ 出７Ｊ田路 １−ｔｒｉ−２有色の光電変Ｊト粁Ｊ列３−ｌ、δ−２
イヒ／１車１送−ケートターｌ、デーど イ４！ｎと
力回ソ茗号ｙａ−ｔ、ｙｐ−ｚ ｋのイ九号ます方
力矯子箔７図
主要部の平面模式図、第２図は第１図のＡ部詳細図、第
３図は８４判原稿の平面図、第４図（ａｌ 、 （ｂ）
はそれぞれ原稿位置合せ時の画像信号波形図、位置合せ
信号波形図、第５図は本発明の第２の実施例を示すセン
サ・チップの主要部の平面模式図、第６図は本発明の第
３の実施例を示すセンサ・チップの主要部の平面模式図
、第７図は従来例による位置合せを説明するための光路
図である。 １・・・・・・光電変換素子列、ｌａ〜１ｄ・・・・・
・光電変換素子列の受光部、 ２ 、２−ｔ 、 ２−
２・・・・・・シフトレジスタ、３・・・・・・転送ゲ
ート、４ 、４−ｔ 、 ４−：！・・・・・・出力回
路、５ 、５−１ 、５−ｘ・・・・・・出力回路、６
・・・・・・他の光電変換素子列、６ａ〜６ｄ・・・・
・・他の光電変換素子列の受光部、７．７−１．７−２
・・・・・・他のシフトレジスタ、８ ｓ ８−ｉ ｅ
８−４・・・・・・他の転送ゲート、’ ＊ ９−１
ｔ ９−２・・・・・・他の出力回路、１０，１０−
ｔ。 １〇−寞・・・・・・他の信号出力端子、１１・・・・
・・クロック入力端子、１２・・・・・・！−ｊｔ、ａ
Ｋ、ｘ３・・・・・・８４判原稿、１４８〜１４ｄ・・
・・・・縦線、１５・・・・・・第１の原稿面、１６・
・・・・・第２の原稿面、１７・・・・・・ビットマー
クの像、１８・・・・・・レンズ、１９・・・・・・蛍
光灯、２０・・・・・・−次元イメージセンナ。
／／−”−１代理人 弁理士 内 原
晋４−５ｙｔ図 ４ 出力０１葛、 左信号出力＃ｎＪ 名イ也の充電支湧素）列 ７ 檜のシフトレジ又り δ イ択／）軸上しケート ２４乞の上方面１４ ノシク イ邊！−］イ↓さツ出ズｒｉｓｂｉｆ グロ
・ジグ入ｊＪ童１１ 万Ｚ図 ７ｆ５３回 Ｗ４図 ￥５を図 ’ 〃Ｚ−２２−ｚ シ７トレ）゛スタ４− ｔ
、 ４−Ｚ 出７Ｊ田路 １−ｔｒｉ−２有色の光電変Ｊト粁Ｊ列３−ｌ、δ−２
イヒ／１車１送−ケートターｌ、デーど イ４！ｎと
力回ソ茗号ｙａ−ｔ、ｙｐ−ｚ ｋのイ九号ます方
力矯子箔７図
Claims (1)
- 光電変換素子列と、前記光電変換素子列から電荷を受取
って転送する少なくとも一つのシフトレジスタと、前記
光電変換素子列と前記シフトレジスタの間に設けられた
転送ゲートと、前記シフトレジスタにより転送された電
荷を電圧に変換する出力回路とを含んでなる画像信号発
生回路並びに所定の素子を除いて遮光された他の光電変
換素子列と、前記他の光電変換素子列から電荷を受取っ
て転送する他のシフトレジスタと、前記他の光電変換素
子列と前記他のシフトレジスタの間に設けられた他の転
送ゲートと、前記他のシフトレジスタにより転送された
電荷を電圧に変換する他の出力回路とを含んでなる位置
合せ信号発生回路を有することを特徴とする一次元ＣＣ
Ｄイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61092636A JPH0728363B2 (ja) | 1986-04-21 | 1986-04-21 | 一次元ｃｃｄイメ−ジセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61092636A JPH0728363B2 (ja) | 1986-04-21 | 1986-04-21 | 一次元ｃｃｄイメ−ジセンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62248252A true JPS62248252A (ja) | 1987-10-29 |
| JPH0728363B2 JPH0728363B2 (ja) | 1995-03-29 |
Family
ID=14059930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61092636A Expired - Lifetime JPH0728363B2 (ja) | 1986-04-21 | 1986-04-21 | 一次元ｃｃｄイメ−ジセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728363B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033332A (ja) * | 1983-08-05 | 1985-02-20 | Mitsubishi Metal Corp | ガラス繊維成形スピナ−用Ｃｏ基耐熱合金 |
-
1986
- 1986-04-21 JP JP61092636A patent/JPH0728363B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6033332A (ja) * | 1983-08-05 | 1985-02-20 | Mitsubishi Metal Corp | ガラス繊維成形スピナ−用Ｃｏ基耐熱合金 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0728363B2 (ja) | 1995-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4356513A (en) | CCD Scanner with improved resolution | |
| JPS5961269A (ja) | マ−カを有する情報読取り装置 | |
| JPS62248252A (ja) | 一次元ｃｃｄイメ−ジセンサ | |
| US6014160A (en) | Image scanning array having independently addressable photosensor chips | |
| KR20120112767A (ko) | 이미지 센서용 ｉｃ 및 그것을 사용한 밀착형 이미지 센서 | |
| JPH10189423A (ja) | 露光方法 | |
| JPH0140489B2 (ja) | ||
| CN100413083C (zh) | 线性图像传感器 | |
| JPS5957563A (ja) | 固体リニアイメ−ジセンサ | |
| JPH0399574A (ja) | カラーイメージセンサ | |
| JP2009033286A (ja) | 蓄積型センサの駆動方法および蓄積型センサ | |
| CN217721320U (zh) | 线性图像传感器 | |
| JP7138588B2 (ja) | イメージセンサおよびチップ製造方法 | |
| JPWO2019116646A1 (ja) | 撮像素子および撮像装置 | |
| KR0176749B1 (ko) | 2차원 화상 감지회로 | |
| JPH0738218B2 (ja) | 紙葉類の走査装置 | |
| JPS594375A (ja) | 固体イメ−ジセンサ | |
| JP2003169190A (ja) | 画像読取装置 | |
| JPH069367B2 (ja) | マルチチップ型画像読取り装置 | |
| JP2994427B2 (ja) | 画像読取装置 | |
| KR100246599B1 (ko) | 컬러리니어센서 및 그 신호전하 전송방법 | |
| JP2519935B2 (ja) | 密着型イメ−ジセンサ | |
| CN117294967A (zh) | 线性图像传感器及其控制方法 | |
| JPS5997267A (ja) | イメ−ジセンサ | |
| JPS58120145A (ja) | 並置された複数のイメ−ジセンサアレイの重複ビツトの測定方法 |