JPS62243183A - デイスク装置の制御方法及びその装置 - Google Patents
デイスク装置の制御方法及びその装置Info
- Publication number
- JPS62243183A JPS62243183A JP8511086A JP8511086A JPS62243183A JP S62243183 A JPS62243183 A JP S62243183A JP 8511086 A JP8511086 A JP 8511086A JP 8511086 A JP8511086 A JP 8511086A JP S62243183 A JPS62243183 A JP S62243183A
- Authority
- JP
- Japan
- Prior art keywords
- head
- cylinder
- seek
- disk device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 14
- 230000006378 damage Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はディスク装置の制御方法及びその装置に関し、
特にヘッドシークを伴うディスク装置の制御方法及びそ
の装置に関する。
特にヘッドシークを伴うディスク装置の制御方法及びそ
の装置に関する。
[従来の技術]
ヘットシークを伴うディスク装置の中にフレキシブルデ
ィスク装置(以下、FDという)がある。従来のFD、
特に3.5インチのマイクロフレキシブルディスク装置
(μFD)においては、5.25インチ、8インチの様
に記録メディアにヘッドを接触させるヘッドロード信号
というものがないものが多い。即ち、このよりなμFD
では常にヘッドロードされている状態にある。従って、
電源ON10 F F等の電圧不確定時には過って記録
メディアの有効シリンダ内にライトしてしまう現象が起
り得、データを破壊する。また記録メディアを常に回転
させている場合は記録メディアの有効シリンダが摩耗し
、著しく摩耗した場合はそのシリンダに書込や読出しが
できないという欠点を有していた。
ィスク装置(以下、FDという)がある。従来のFD、
特に3.5インチのマイクロフレキシブルディスク装置
(μFD)においては、5.25インチ、8インチの様
に記録メディアにヘッドを接触させるヘッドロード信号
というものがないものが多い。即ち、このよりなμFD
では常にヘッドロードされている状態にある。従って、
電源ON10 F F等の電圧不確定時には過って記録
メディアの有効シリンダ内にライトしてしまう現象が起
り得、データを破壊する。また記録メディアを常に回転
させている場合は記録メディアの有効シリンダが摩耗し
、著しく摩耗した場合はそのシリンダに書込や読出しが
できないという欠点を有していた。
[発明が解決しようとする問題点コ
本発明は上記従来技術の欠点に鑑みて成されたものであ
って、その目的とする所は、有効シリンダ内のデータ破
壊を防止し、有効シリンダの摩耗を防止するディスク装
置の制御方法及びその装置を提供することにある。
って、その目的とする所は、有効シリンダ内のデータ破
壊を防止し、有効シリンダの摩耗を防止するディスク装
置の制御方法及びその装置を提供することにある。
[問題点を解決するための手段]
本発明のディスク装置の制御方法は上記目的を達成す、
るため、ディスク装置を一連のデータアクセスの目的で
使用しない間はヘッドを有効シリンダ外の位置に移動さ
せておくことをその概要とする。
るため、ディスク装置を一連のデータアクセスの目的で
使用しない間はヘッドを有効シリンダ外の位置に移動さ
せておくことをその概要とする。
また本発明のディスク装置は上記目的を達成するため、
ヘッドシーク後のシークの無い状態を所定時間計時する
タイマ手段と、所定の有効シリンダ外アドレスを設定保
持するシリンダアドレス保持手段と、前記タイマ手段が
所定時間を計時したときに前記シリンダアドレス保持手
段の保持する有効シリンダ外アドレスにヘッドシークす
るヘッドシーク手段を備える。
ヘッドシーク後のシークの無い状態を所定時間計時する
タイマ手段と、所定の有効シリンダ外アドレスを設定保
持するシリンダアドレス保持手段と、前記タイマ手段が
所定時間を計時したときに前記シリンダアドレス保持手
段の保持する有効シリンダ外アドレスにヘッドシークす
るヘッドシーク手段を備える。
[作用]
ディスク装置を一連のデータアクセスの目的で使用する
ときは自由に有効シリンダをアドレスしてヘッドシーク
を行う。しかし、一連のデータアクセスの目的で使用し
ないときはヘッドを有効シリンダ外の位置に移動させて
おく。
ときは自由に有効シリンダをアドレスしてヘッドシーク
を行う。しかし、一連のデータアクセスの目的で使用し
ないときはヘッドを有効シリンダ外の位置に移動させて
おく。
またかかる制御方法を備えるディスク装置において、タ
イマ手段はヘッドシーク後のシークの無い状態を所定時
間計時する。一方、シリンダアドレス保持手段は所定の
有効シリンダ°外アドレスを設定保持している。モして
ヘッドシーク手段は前記タイマ手段が所定時間を計時し
たときに前記シリンダアドレス保持手段の保持する有効
シリンダ外アドレスにヘッドをシークする。
イマ手段はヘッドシーク後のシークの無い状態を所定時
間計時する。一方、シリンダアドレス保持手段は所定の
有効シリンダ°外アドレスを設定保持している。モして
ヘッドシーク手段は前記タイマ手段が所定時間を計時し
たときに前記シリンダアドレス保持手段の保持する有効
シリンダ外アドレスにヘッドをシークする。
[実施例]
以下、添付図面に従って本発明の実施例を詳細に説明す
る。
る。
第1図は実施例のフレキシブルディスク装置のブロック
構成図である。図において、1は実施例のフレキシブル
ディスク装置を使用する外部のホストプロセッサ(CP
U)、2は例えば第3図に示すディスク制御プログラム
を記憶するプログラムメモリ(PM)、3は実施例のフ
レキシブルデイスク装置の一部であってデータのり一ド
/ライト、ヘッドシーク、ディスク記憶媒体の回転等を
制御するディスクコントローラ(FDC)、4はディス
クドライブユニット(FDD)、5はCPU1の共通バ
スである。
構成図である。図において、1は実施例のフレキシブル
ディスク装置を使用する外部のホストプロセッサ(CP
U)、2は例えば第3図に示すディスク制御プログラム
を記憶するプログラムメモリ(PM)、3は実施例のフ
レキシブルデイスク装置の一部であってデータのり一ド
/ライト、ヘッドシーク、ディスク記憶媒体の回転等を
制御するディスクコントローラ(FDC)、4はディス
クドライブユニット(FDD)、5はCPU1の共通バ
スである。
更にFDC3において、31はリード/ライト回路(R
/W回路)であって、CPUIから送られるリード又は
ライトコマンドに応じてディスク記憶媒体にデータ(D
ATA)をリード/ライトする。信号R/Wはリード/
ライトモードをFDD4側へ知らせる信号である。32
はシーク制御回路であって、その詳細は第2図に示され
ている。信号5EEKはCPUIが要求するシリンダに
ヘッドシークさせるコマンド信号、信号INITは例え
ば電源投入時にヘッドをホーム位置にシークさせるコマ
ンド信号、信号RDY/(/は負論理を示す)はヘッド
シーク中であることをCPU1に知らせるセンス信号、
信号DIRはシータ方向をFDD4に知らせる制御信号
、信号5EEKPは1シリンダ毎に発生するシークパル
ス、信号HOME/はヘッドがホーム位置にあることを
検出している状態信号である。33は回転制御回路であ
って、CPUIからのコマンド信号0N10FFに応じ
てフレキシブルディスクを回転させたり、止めたりする
。
/W回路)であって、CPUIから送られるリード又は
ライトコマンドに応じてディスク記憶媒体にデータ(D
ATA)をリード/ライトする。信号R/Wはリード/
ライトモードをFDD4側へ知らせる信号である。32
はシーク制御回路であって、その詳細は第2図に示され
ている。信号5EEKはCPUIが要求するシリンダに
ヘッドシークさせるコマンド信号、信号INITは例え
ば電源投入時にヘッドをホーム位置にシークさせるコマ
ンド信号、信号RDY/(/は負論理を示す)はヘッド
シーク中であることをCPU1に知らせるセンス信号、
信号DIRはシータ方向をFDD4に知らせる制御信号
、信号5EEKPは1シリンダ毎に発生するシークパル
ス、信号HOME/はヘッドがホーム位置にあることを
検出している状態信号である。33は回転制御回路であ
って、CPUIからのコマンド信号0N10FFに応じ
てフレキシブルディスクを回転させたり、止めたりする
。
第2図はシーク制御回路32のブロック構成図である。
システムに電源投入されるとCPU 1はディスク装置
にイニシャライズコマンド信号INITを出力する。該
信号INITはフリップフロップ(FF)329をセッ
トし、そのQ出力はHIGHレベルになる。更に該Q出
力信号は信号RDY/をLOWレベルにしてCPU 1
にイニシャルシーク中であることを知らせる。また同時
にFF329のQ/比出力レジスタ321とカウンタ3
23をリセットする。レジスタ321はヘッドが次に移
動すべき位置を記憶するレジスタであり、カウンタ32
3は現在のヘッド位置を記憶しているカウンタである。
にイニシャライズコマンド信号INITを出力する。該
信号INITはフリップフロップ(FF)329をセッ
トし、そのQ出力はHIGHレベルになる。更に該Q出
力信号は信号RDY/をLOWレベルにしてCPU 1
にイニシャルシーク中であることを知らせる。また同時
にFF329のQ/比出力レジスタ321とカウンタ3
23をリセットする。レジスタ321はヘッドが次に移
動すべき位置を記憶するレジスタであり、カウンタ32
3は現在のヘッド位置を記憶しているカウンタである。
一方、発振器(OSC)328はヘッドが1シリンダ分
を移動するに十分な間隔でクロック信号CLKを発生し
ている。従ってANDゲート327はFF329のQ出
力信号がHIGHレベルである間だけクロック信号CL
KIを発生する。該クロック信号CLにIはヘッドシー
クパルス5EEKPを発生させる。その際のヘッドの移
動方向は信号DIRで決定される。コンパレータ322
のA、8人力は共に°0”であるからその出力信号(A
<B)はLOWレベルである。このLOWレベルはヘッ
ドが外周(シリンダ0”)に向けて移動すべきことを示
している。やがて、ヘッドがホーム位置に戻ると信号H
OME/がLOWレベルになる。該信号HOME/はF
F329をリセットしてイニシャルシーク動作を停止さ
せる。このときヘッドはシリンダ″0″にある。
を移動するに十分な間隔でクロック信号CLKを発生し
ている。従ってANDゲート327はFF329のQ出
力信号がHIGHレベルである間だけクロック信号CL
KIを発生する。該クロック信号CLにIはヘッドシー
クパルス5EEKPを発生させる。その際のヘッドの移
動方向は信号DIRで決定される。コンパレータ322
のA、8人力は共に°0”であるからその出力信号(A
<B)はLOWレベルである。このLOWレベルはヘッ
ドが外周(シリンダ0”)に向けて移動すべきことを示
している。やがて、ヘッドがホーム位置に戻ると信号H
OME/がLOWレベルになる。該信号HOME/はF
F329をリセットしてイニシャルシーク動作を停止さ
せる。このときヘッドはシリンダ″0″にある。
通常の使用状態において、CPUIからのシークコマン
ド5EEK内のシリンダアドレスSADはレジスタ32
1にラッチする。一方、直前までのヘッド位置はアップ
ダウンカウンタ323が追跡している。従って新たなシ
リンダアドレスSADと直前までのヘッド位置が異ると
コンパレータ322の出力信号(A=B)/はHIGH
レベルになる。該信号(A=B)/は信号RDY/をL
OWレベルにしてCPUIにシーク中であることを知ら
せる。またコンパレータ322の出力信号(A<8)は
、例えば新たなシリンダアドレスSADが直前までのヘ
ッド位置より大きい時はHIGHレベルになってヘッド
をシリンダの内周方向に進めるように働く。このときの
アップダウンカウンタ323はアップカウントモードで
ある。ANDゲート325は信号(A=B)/がHIG
Hレベルである間だけクロック信号CLKSを発生する
。該クロック信号CLKSはアップダウ、ンカウンタ3
23をカウントアツプし、かつFDD4に向けてヘッド
シークパルス5EEKPを発生する。こうして実際のヘ
ッド位置はレジスタ321内のシリンダアドレスに接近
する。やがてコンパレータ322がA、B入力の一致を
検出すると信号(A=B)/はLOWレベルになる。そ
の時点で信号RDY/をHIGHレベルにしてCPUI
にシーク終了したことを知らせる。またそれ以降はクロ
ック信号CLKS及びシークパルス5EEKPは発生し
ない。ヘッドは新たなシリンダアドレスの位置にあって
リード/ライト動作をする。
ド5EEK内のシリンダアドレスSADはレジスタ32
1にラッチする。一方、直前までのヘッド位置はアップ
ダウンカウンタ323が追跡している。従って新たなシ
リンダアドレスSADと直前までのヘッド位置が異ると
コンパレータ322の出力信号(A=B)/はHIGH
レベルになる。該信号(A=B)/は信号RDY/をL
OWレベルにしてCPUIにシーク中であることを知ら
せる。またコンパレータ322の出力信号(A<8)は
、例えば新たなシリンダアドレスSADが直前までのヘ
ッド位置より大きい時はHIGHレベルになってヘッド
をシリンダの内周方向に進めるように働く。このときの
アップダウンカウンタ323はアップカウントモードで
ある。ANDゲート325は信号(A=B)/がHIG
Hレベルである間だけクロック信号CLKSを発生する
。該クロック信号CLKSはアップダウ、ンカウンタ3
23をカウントアツプし、かつFDD4に向けてヘッド
シークパルス5EEKPを発生する。こうして実際のヘ
ッド位置はレジスタ321内のシリンダアドレスに接近
する。やがてコンパレータ322がA、B入力の一致を
検出すると信号(A=B)/はLOWレベルになる。そ
の時点で信号RDY/をHIGHレベルにしてCPUI
にシーク終了したことを知らせる。またそれ以降はクロ
ック信号CLKS及びシークパルス5EEKPは発生し
ない。ヘッドは新たなシリンダアドレスの位置にあって
リード/ライト動作をする。
第3図は実施例のディスク制御方法を説明するフローチ
ャートである。本実施例では有効シリンダ番号を°°0
” (外周)〜゛39” (内周)とし、予め決められ
た有効シリンダ外のシリンダ番号を例えば“41″とす
る。ステップS1ではRDY信号を検査する。レディで
なければ何らかの理由でシーク中なのでシーク終了する
のを待つ。
ャートである。本実施例では有効シリンダ番号を°°0
” (外周)〜゛39” (内周)とし、予め決められ
た有効シリンダ外のシリンダ番号を例えば“41″とす
る。ステップS1ではRDY信号を検査する。レディで
なければ何らかの理由でシーク中なのでシーク終了する
のを待つ。
レディになるとステップS2で新たなシーク命令を出す
。ステップS3ではシーク終了するのを待つ。ステップ
S4では当該シリンダにデータをリード/ライトする。
。ステップS3ではシーク終了するのを待つ。ステップ
S4では当該シリンダにデータをリード/ライトする。
ステップS5では一連のり−ド/ライト処理終了か否か
を判別する。終了でなければステップS1に戻る。また
終了したときは、以後しばらくの間、ディスク装置をデ
ータアクセスの目的で使用しない。そこで、ステップS
6ではヘッドを有効シリンダ外の所定シリンダ゛41”
にシークしておく。こうすることで有効シリンダ内のデ
ータ破壊を防止し、有効シリンダの摩耗を防止できる。
を判別する。終了でなければステップS1に戻る。また
終了したときは、以後しばらくの間、ディスク装置をデ
ータアクセスの目的で使用しない。そこで、ステップS
6ではヘッドを有効シリンダ外の所定シリンダ゛41”
にシークしておく。こうすることで有効シリンダ内のデ
ータ破壊を防止し、有効シリンダの摩耗を防止できる。
また第2図において、実施例のシーク制御回路32は第
3図のステップS6に相当する機能構成330を備えて
いる。即ち、タイマ331はヘッドシーク後のシークの
無い状態を所定時間計時する。ヘッドシークはCPU1
からの信号5EEK又は信号INITによって引き起さ
れ、その度にタイマ331はリセットされ、再計測をス
タートする。一般に、一連のディスクアクセスは周期的
に行なわれるからタイマ331がタイムアウトするとき
はCPUIがディスク装置をデータ読書の目的で使用し
ない間と考えることができる。そこで、タイマ331の
タイムアウト信°号TOによりセットスイッチ回路33
2を付勢し、セットスイッチ回路332の設定内容で新
たなシークを自動的に発生する。この設定内容は有効シ
リンダ外のシリンダ番号であって例えば41”である。
3図のステップS6に相当する機能構成330を備えて
いる。即ち、タイマ331はヘッドシーク後のシークの
無い状態を所定時間計時する。ヘッドシークはCPU1
からの信号5EEK又は信号INITによって引き起さ
れ、その度にタイマ331はリセットされ、再計測をス
タートする。一般に、一連のディスクアクセスは周期的
に行なわれるからタイマ331がタイムアウトするとき
はCPUIがディスク装置をデータ読書の目的で使用し
ない間と考えることができる。そこで、タイマ331の
タイムアウト信°号TOによりセットスイッチ回路33
2を付勢し、セットスイッチ回路332の設定内容で新
たなシークを自動的に発生する。この設定内容は有効シ
リンダ外のシリンダ番号であって例えば41”である。
こうしてCPU 1は何ら関与しなくてもヘッドが有効
シリンダ外のシリンダで待機することになる。
シリンダ外のシリンダで待機することになる。
尚、上述実施例では有効シリンダ外のシリンダ番号を“
41”としたが、これに限らず有効シリンダ外ならどこ
でも良い。例えばシリンダ゛0°。
41”としたが、これに限らず有効シリンダ外ならどこ
でも良い。例えばシリンダ゛0°。
の外側でも、ヘッド移動できるようにすれば、そこにヘ
ッド移動する。シリンダ0“に当該°ディスクの種類や
インデックス情報が格納されている場合(通常このよう
になっている)はFDアクセスの時間が短縮できる。
ッド移動する。シリンダ0“に当該°ディスクの種類や
インデックス情報が格納されている場合(通常このよう
になっている)はFDアクセスの時間が短縮できる。
また、本発明に係るディスク媒体は磁気ディスク媒体で
も光デイスク媒体でもよいことは明らかである。
も光デイスク媒体でもよいことは明らかである。
また、ディスク媒体に対するアクセスとはリード(又は
誤り検査)のみ又はライトのみ又はリードライトをいう
。
誤り検査)のみ又はライトのみ又はリードライトをいう
。
[発明の効果]
以上述べた如く本発明によれば、電源0N10FF時の
ような電圧不確定時のデータの破壊、あるいは記録媒体
摩耗に起因するリード/ライト不能等が防げ、ひいては
ディスク装置の信頼性が上がる効果がある。
ような電圧不確定時のデータの破壊、あるいは記録媒体
摩耗に起因するリード/ライト不能等が防げ、ひいては
ディスク装置の信頼性が上がる効果がある。
第1図は実施例のフレキシブルディスク装置のブロック
構成図、 第2図はシーク制御回路のブロック構成図、第3図は実
施例のディスク制御方法を説明するフローチャートであ
る。 図中、1・・・ホストプロセッサ(CPU)、2・・・
プログラムメモリ(PM)、3・・・ディスクコントロ
ーラ(FDC)、4・軸ディスクドライブユニ゛ント(
FDD)、5・・・共通バス、31・・・リード/ライ
ト回路(R/W回路)、32・・・シーク制御回路、3
3・・・回転制御回路である。
構成図、 第2図はシーク制御回路のブロック構成図、第3図は実
施例のディスク制御方法を説明するフローチャートであ
る。 図中、1・・・ホストプロセッサ(CPU)、2・・・
プログラムメモリ(PM)、3・・・ディスクコントロ
ーラ(FDC)、4・軸ディスクドライブユニ゛ント(
FDD)、5・・・共通バス、31・・・リード/ライ
ト回路(R/W回路)、32・・・シーク制御回路、3
3・・・回転制御回路である。
Claims (2)
- (1)ヘッドシークを伴うディスク装置の制御方法にお
いて、前記ディスク装置を一連のデータアクセスの目的
で使用しない間はヘッドを有効シリンダ外の位置に移動
させておくことを特徴とするディスク装置の制御方法。 - (2)ヘッドシークを伴うディスク装置において、ヘッ
ドシーク後のシークの無い状態を所定時間計時するタイ
マ手段と、所定の有効シリンダ外アドレスを設定保持す
るシリンダアドレス保持手段と、前記タイマ手段が所定
時間を計時したときに前記シリンダアドレス保持手段の
保持する有効シリンダ外アドレスにヘッドシークするヘ
ッドシーク手段を備えることを特徴とするディスク装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8511086A JPS62243183A (ja) | 1986-04-15 | 1986-04-15 | デイスク装置の制御方法及びその装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8511086A JPS62243183A (ja) | 1986-04-15 | 1986-04-15 | デイスク装置の制御方法及びその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62243183A true JPS62243183A (ja) | 1987-10-23 |
Family
ID=13849486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8511086A Pending JPS62243183A (ja) | 1986-04-15 | 1986-04-15 | デイスク装置の制御方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62243183A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152076A (ja) * | 1988-12-02 | 1990-06-12 | Matsushita Electric Ind Co Ltd | 磁気シート装置 |
-
1986
- 1986-04-15 JP JP8511086A patent/JPS62243183A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02152076A (ja) * | 1988-12-02 | 1990-06-12 | Matsushita Electric Ind Co Ltd | 磁気シート装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5291584A (en) | Methods and apparatus for hard disk emulation | |
US9141176B1 (en) | Power management for data storage device | |
JP4511140B2 (ja) | メモリをセルフリフレッシュ状態にする装置および方法 | |
US5327549A (en) | Data storage system including a BIOS extension memory on an adapter between a host computer and disk drive | |
JP3276147B2 (ja) | 計算機バスとディスクドライブ間のデータの複数のセクタの自動読み出し及び自動書き込みインテリジェントハードウェア | |
WO2007062259A2 (en) | Command decoder for microcontroller based flash memory digital controller system | |
JPS60171672A (ja) | デイスク記録装置 | |
JPH0373465A (ja) | ディスク制御装置 | |
US8917471B1 (en) | Power management for data storage device | |
JP3705073B2 (ja) | 磁気記憶装置のヘッドアンロードの制御方法及び磁気記憶装置 | |
JP2014175036A (ja) | データストレージデバイスおよび方法 | |
JPS62243183A (ja) | デイスク装置の制御方法及びその装置 | |
JPH0731410Y2 (ja) | ディスク装置 | |
JPS62243182A (ja) | デイスク装置の制御方法及びその装置 | |
JP5939582B2 (ja) | テープドライブのバッファの消費電力の低減 | |
JP3487341B2 (ja) | データ変換装置 | |
JPH04111113A (ja) | ハードディスクエミュレータ | |
US5434724A (en) | Method and apparatus for the high speed driving of a stepper motor against seek error upon power restoration in a microcomputer system | |
JPH06149483A (ja) | コンピュータシステム | |
JPH04316115A (ja) | データ処理装置 | |
JP2551029B2 (ja) | インターフェース回路 | |
JPS63193388A (ja) | デイスクドライブシステム | |
JPS59151356A (ja) | フロツピ−デイスクドライブ制御方式 | |
JPH0117173B2 (ja) | ||
JP2002184089A (ja) | モータ制御装置及びモータ制御方法 |