JPS62239607A - バツフア回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバッファ回路、信号に対し電圧増幅度が１で電
力増幅を行う回路に関する。

〔従来技術とその問題点〕

電カバソファ回路は入出力間の電圧利得は１（出力電圧
Ｖｏｕｔ　／入力電圧Ｖｉｎ−１）であり、信号に電力
利得を与えるものである。斯るバッファ回路は電圧レギ
ュレータ（！ｌｉ整器）等に使用され、出力電圧を一定
に維持したままで大きな電流を出力する。また他の用途
にはオーディオ増幅器があり、信号電力を増幅しながら
入力信号の電圧レベルは一定に維持する。

バッファ回路には２種類あり、その１つはバイポーラト
ランジスタを使用するエミッタフォロワと、ＭＯ３型電
界効果トランジスタ（ＰＥＴ）を使用するソースフォロ
ワとである。前者はそのエミッタに入力端子に密接に関
連するが、順バイアスされたトランジスタのベース・エ
ミッタ電圧降下分だけ異なる出力電圧を生じる。電力利
得はベース（又は入力）電流とコレクタ電流の和で決ま
る。

換言すると、このバッファ回路の入出力間には電圧がご
（僅かに異るが、入力（ベース）と出力（エミッタ）電
流比で決まる電力利得を有する。

しかし、エミッタフォロワには次のような欠点を有する
。先ず第１に、バイポーラトランジスタは飽和に近づく
大きな電流利得を得るには比較的大きいデバイス面積を
必要とする。例えばグーリントントランジスタの如く、
複数の小型バイポーラトランジスタをカスケード持続す
ることにより、電流利得を改善することができるが、そ
のような接続構成には一層多くのデバイス面積が必要と
なる。第２の欠点は、バイポーラトランジスタを線形領
域で動作するに要するコレクタとエミッタ間の電圧、即
ち「ヘッドルーム」が大きいことである。この電圧差と
これを流れる大きいエミッタ電流との積がエミッタフォ
ロワトランジスタの消費電力となり、相当大きい値にな
る。

一方、ソースフォロワ接続の電力ＭＯ５ＦＩＳＴの場合
には、上述の欠点はない、（入力電流が実質的に０であ
るので）その電流利得は殆んど無限大になる。同じデバ
イス面積では、ＭＯＳ　Ｆ［！Ｔはダーリントントラン
ジスタよりもはるかに高速の電流変化要求に応えること
ができる。しかもそのヘッドルーム即ちドレイン・ソー
ス間の電圧差は、その抵抗飽和特性の為に、グイ面積の
みにより制限される任意に小さい値にすることができる
。しかし、ソースフォロワの欠点は、ＤＣ電圧利得が悪
いということである。ソース出力電圧はオーミック飽和
領域での低トランス（相互）コンダクタンスの為に、Ｏ
Ｃ又は低周波ではゲート入力電圧に十分正確に追従し得
ない、この場合、希望する電流利得を得る為には、ゲー
トとソース間に大きな電圧差が必要である。

ソースフォロワのＤＣ利得の制約を補償する一般的な技
法はグローバル帰還ループを介して出力電圧を入力電圧
に接続することである。しかし、ＭＯＳデバイスの特性
バラツキで変化するドレイン／電圧によるデバイスの応
答が変化するので、この技法は十分効果を上げていない
、これらの総合利得変化は容易に１０倍（又は１／１０
）を超し、デバイスの上限周波数での安定度及び帯域幅
を予測することは不可能である。安定度を保証するには
、電力帯域幅をデバイスの能力よりはるかに低い値に劇
的に低減する必要がある。

〔発明の目的〕

従って本発明の第１の目的は従来のバッファ回路より一
電流供給能力、利得、応答速度及びヘッドルームが優れ
たバッファ回路を提供することである。

本発明の第２の目的は電力用ｌ′ＩＯＳデバイスと局部
帰還ループを採用し、バッファ回路の出力電圧を回路へ
の入力電圧に追従させることである。

本発明の第３の目的はエミッタフォロワとＭＯＳデバイ
スの長所を兼備し、短所を避けるバッファ回路を提供す
ることである。

本発明の第４の目的は広い帯域にわたり安定している電
圧レギュレータに組込まれるバッファ回路を提供するこ
とである。

〔発明の概要〕

本発明によるバッファ回路は増幅手段とこれに局部帰還
回路として直接接続されている調節手段とを含んでいる
。増幅手段は入力信号の電力を増幅し、出力信号を発生
する。調節手段は増幅手段を調節して出力信号の電圧が
入力信号の電圧レベルに追従するようにする。調節手段
は人出力信号電圧をサンプリングし、両信号電圧差を検
出する。

この電圧差に応じて、調節手段は増幅手段に対して信号
を送り、出力信号の電圧レベルを変化させる。

好適実施例によると、増幅手段はＭＯＳデバイスの如き
電力トランジスタで構成され、調節手段はバイポーラト
ランジスタの差動増幅器で構成される。この差動増幅器
は入出力信号の電圧レベル差を検知して、この差に応じ
て増幅した差信号を発生させて電力トランジスタに送る
。この差信号により電力トランジスタはそれを流れる１
！流を変化することにより出力信号の電圧レベルを変化
する。

本発明の１側面によると、バッファ回路は電圧レギュレ
ータに組込まれ、負荷回路へ供給する電圧を調節安定化
する。このレギュレータは負荷回路の出力電圧レベルを
リモート（遠隔的に）検知する検出手段と、誤差増幅器
の如きレギュレータ手段とを含み、このレギュレータ手
段は、リモート検出した出力電圧レベルを基準電圧レベ
ルと比較する。誤差増幅器は出力と基準電圧レベル間の
差に応じてバッファ回路への人力信号となる誤差信号を
発生する。また、この入力信号は電力トランジスタのソ
ースにおける出力電圧と比較される。

従って、レギュレータはネストされた２つの帰還ループ
を有する。内部帰還ループは電力トランジスタの利得帯
域幅の拡張及び安定化を行ない、外部帰還ループは遠隔
回路位置で出力電圧を検知する。

〔実施例〕

本発明によるバッファ回路ａ・のブロック図を示す第１
図に基づき本発明を説明する。バッファ回路α・は電力
？！ＯＳデバイス（ロ）等の如き増幅手段を含み、入力
信号Ｖｉｎを電力増幅して出力信号Ｖｏｕｔを得る。こ
の回路αωはまた局部帰還関係でデバイス（ロ）に接続
された差動増幅器Ｑ４１の如き！ｌ！節手段を含み、？
ＩＯＳデバイスを調節して出力信号のＤＣレベルが入力
信号の電圧レベルに追従するようにする。

増幅器α荀とｌ′ＩＯＳデバイス０乃間の局部帰還ルー
プは信号路０［９により完成する。この信号路αｅは差
動増幅器α旬の反転入力端子Ｏｍをノード（２鴫でＭＯ
Ｓデバイスの出力に接続する。増幅器α０の非反転入力
端子（２２）は入力信号電圧Ｖｉｎを検知する。差動増
幅器は両電圧レベル間の差をサンプリング（取出）して
、その出力端子（２４）に差信号を発生する。この差信
号は信号路（２５）を介してＭＯＳデバイス（ロ）に送
られる。差信号の値はＭＯＳデバイス（ロ）がそのチャ
ンネル抵抗を変調して、それを流れる電流を変化するこ
とにより、Ｖｏｕｔの電圧レベルを変化させる。差動増
幅器圓へのＶｏｕｔの負帰還によりバッファ回路α場は
Ｖｉｎ、　　Ｖｏｕｔ＋電源Ｖｃｃ又はデバイスのパラ
メータの変化を連続的に補償できるようにする。

このバッファ回路ａωが入力信号にいかにして必要な電
力利得を与えるかにつき例をもって示す。

出力信号の電力が出力端子（２６）及び負荷（２８）に
接続された信号路（２７）を介して伝送されると仮定す
る。理想的には出力信号の電圧は負荷（２８）の抵抗の
変化又は電源Ｖｃｃの変動に対して一定であるべきであ
る。しかし実際には、抵抗負荷が減少するとバッファ回
路Ｑｌが余分な電流を流すので、？ＩＯＳデバイス＠と
負荷（２８）の抵抗による分圧出力であるＶｏｕｔは低
下しようとする。このＶｏｕｔの変化は信号路αＱを介
して差動増幅器Ｑ４］の反転入力端子側に送り、ここで
Ｖｏｕｔを非反転入力端子（２２）で検知したＶｉｎと
比較される。両電圧レベル間の差は差動増幅器Ｑ４）で
検知し、その出力端子（２４）にＶｉｎとＶｏｕｔの電
圧差に比例する差信号を生じる。

ＶｏｕｔがＶｉｎ未満であれば、差信号は信号路（２５
）を介して電力ＭＯＳデバイス叩への電圧を上昇し、こ
れによりデバイスのチャンネル抵抗を減少し、Ｖｃｃか
ら負荷（２８）への電流を増加する。電流が増加すると
、ＶｏｕｔがＶｉｎと等しくなる迄Ｖｏｕｔを上昇させ
る。もしＶｃｃが変動してＶｏｕｔを増減する場合にも
同様の回路応答を生じる。

バッファ回路αＱの第１実施例の回路図を第２図に示す
。図中第１図の回路に対応する素子には同様の参照符号
を付している。ＭＯＳデバイスａ３はローチャンネルの
エンハンスメント型電力ＭＯ３ＦＥＴ（１２ａ）で構成
され、ドレイン（３０）、ソース（３２）及びゲート（
３４）を存する。出力端子（２６）を駆動する為の非安
定化電源Ｖｃｃはドレイン（３０）に接続されている。

回路（１０ａ）を適当に変更することによりｎ−チャン
ネルデプレション型及びｐ−チャンネルエンハンスメン
ト及びデプレション型ＭＯ５ＦＥＴが使用可能であるこ
と勿論である。差動増幅器α船はコレクタ（３６）、ベ
ース（３Ｂ）　（反転入力端子Ｇ・に対応）及びエミツ
タ（４０）　（非反転入力端子（２２）に対応）を有す
るバイポーラトランジスタ（１４ａ）にて構成される。

トランジスタ（１４ａ、）のコレクタ（３６）はノード
（４１）と信号路（２５）を介してＭＯＳ　Ｆ［！Ｔ（
１２ａ）のゲート（３４）に接続する。ソース（３２）
はノードｌ２ＩＩと信号路α呻とを介してベース（３８
）に接続される。出力電圧Ｖｏｕｔはソース（３２）に
現われ、これはノード（２＠を介して出力端子（２６）
に導かれる。

バイポーラトランジスタ（１４ａ）の電流源（４２）は
ノード（４１）を介してコレクタ（３６）に接続する。

ＭＯＳ　ＦＥＴ（１２ａ）とバイポーラトランジスタ（
１４ａ）のこの相互接続により、回路（１０ａ）は矢印
（４４）で示す電流■を供給し、入出力信号電圧の利得
を略１に維持す冠ことができる。ＶｉｎとＶｏｕｔ間の
電圧差はトランジスタ（１４ａ）のベース・エミッタ電
圧の略一定値となる。Ｖｃｃが変動するか負荷（２８）
の負荷抵抗が変化すると、Ｖｏｕｔは一時的に変化しよ
うとするが、その変化は帰還路Ｑｌとトランジスタ（１
４ａ）を介してＭＯＳ　ＦＥＴ（１２ａ）に送られて、
ＶｏｕｔをＶｉｎに対応する初期レベルに復帰させる。

例えば、もしＶｃｃが低下すると、Ｖｏｕｔが低下し、
ＶｉｎとＶｏｕｔ間の電圧差を減少させる。この低下に
より、ベース・エミッタ接合の電圧降下が下がり、トラ
ンジスタ（１４ａ）を流れるコレクタ電流も低下する。

電流源（４２）からの電流はゲート（３４）に流れて、
そのゲート容量を充電し、ゲート電圧が上昇する。これ
により、ＭＯＳ　ＦｔｉＴ（１２ａ）のチャンネル抵抗
が減少し、ＭＯＳ　ＦＥＴ（１２ａ）から負荷（２８）
へ流入する電流が増加する。電流が増加すると、Ｖｏｕ
ｔを最初のレベルに持ち上げる。これはベース・エミッ
タ間の電圧降下を増加させ、コレクタ電流を初期レベル
に復帰する。しかし、ゲート（３４）の電圧はゲート容
量にストアした電荷の為に、その新しいレベルにとどま
る。その結果、ゲート電圧は高くなる。

逆に、もし負荷（２８）の抵抗増加によりＶｏｕｔが上
昇すると、トランジスタ（１４ａ）のベース・エミッタ
接合電圧が増加し、これに応じてコレクタ電流が増加す
る。ｔｉ電流源４２）からの電流が一定であれば、コレ
クタ（３６）への負荷（増加）電流分はノード（４１）
を介してＭＯＳ　ＦｔｉＴ（１２ａ）のゲート容量から
電荷を奪うこととなり、ゲート電圧が低下する。

そこで、ＭＯＳ　ＦＥＴ（１２ａ）のチャンネル抵抗は
増加し、ＭＯＳ　ＦＥＴ（１２ａ）から負荷（２８）へ
の電流は減少する。

Ｖｏｕｔはその最初のレベルに低下し、ゲート電圧は低
い値に抑えられる。

第３図に示すバッファ回路（１０ｂ）は本発明によるバ
ッファ回路の第２の実施例である。非安定化電源−Ｖｃ
ｃをソース（３２）に接続する。電流源（４２）をノー
ド（４６）でコレクタ（３６）に接続する。ノード（４
６）とゲート（３４）間にはコレクタ電圧を下げるレベ
ルシフト手段であるツェナーダイオード（４８）を接続
する。このダイオード（４８）のカソードはノード（４
６）に接続し、７ノードはノード（５０）を介してＭＯ
Ｓ　ＦＥＴ（１２ａ）のゲート（３４）と他の電流源（
５１）に接続する。この電流源（５１）はツェナーダイ
オード（４８）にバイアスを供給して、回路動作中のノ
ード（４６）と（５０）間の電圧をダイオード（４８）
のツェナー電圧に維持する。よって、ゲート電圧はこの
ツェナーダイオード（４８）の一定電正分だけコレクタ
電圧より低い、この電圧降下はゲート・ソース間電圧を
０とし、ＭＯＳ　ＦＥＴ（１２ａ）を流れる電流のカッ
トオフを−Ｖｃｃの最高予想電圧にすることができるよ
うにする。Ｖｉｎはベース（３８）　（非反転端子（２
２）に相当）にて検知される。エミッタ（４０）　（反
転入力端子（至）に相当）とドレイン（３０）とは、帰
還路ｔｌ鴨を介してノード（５２）で共通接続する。−
Ｖｏｕｔはドレイン（３０）に出力電圧として現われ、
これはまたノード（５２）を介して出力端子（２６）に
導かれる。

ＭＯＳ　ＦＥＴ（１２ａ）とバイポーラトランジスタ（
１４ａ）との相互接続により、バッファ回路（１０ｂ）
が矢印（５３）で示す如く電流Ｉを流し、その入出力電
圧利得を略１にする。例えば負荷抵抗が増加すると、−
ＶｏｕＬは最初低下し、トランジスタ（１４ａ）のベー
ス・エミッタ接合間の電圧降下を増加させる。

これにより、コレクタ電流が増加し、電流源（４２）か
らの電流をゲート（３４）から奪う。コレクタ電圧はダ
イオード（４８）を介してゲー１；　（３４）に下げ、
ゲート容量はｔ荷を失い、ゲート・ソース間電圧がさが
る。ゲート電圧が下がると、チャンネル抵抗は増加する
ので、■Ｓ　ＦＥＴ（１２ａ）から負荷（２８）への電
流は減少する。次に、　Ｖｏｕｔは前のレベルに上昇し
、その結果、ゲート電圧は低くなる。

逆に、負荷（２日）の抵抗が減少すると、最初Ｖｏｕ　
ｔが上昇し、ゲート電圧が上昇する。ＭＯＳ　ＦＥＴ（
ｉ２ａ）はそのチャンネル抵抗を減少するよう応答し、
より多くの電流を流してＶｏｕＬを下げる。

上述した両バッファ回路（１０ａ）　、　（１０ｂ）共
に従来回路に対して利点を有する。即ち、ＭＯＳ　Ｆｔ
ｉＴ（１２ａ）の如きＭＯＳデバイス□□□のヘッドル
ームがエミッタフォロワよりも低くできる。更に、Ｖｉ
ｎとＶｏｕｔ間の電圧差が低周波で動作する従来のソー
スフォロワより一層安定する。

バッファ回路Ｑｌは定出力信号電圧の電流源を必要とす
る任意数の回路に組込可能である。斯る１例は基準電圧
に対して出力電圧を一定に維持することにより、動作電
源電圧が変動してもよいようにする電圧レギュレータで
ある。

第４図は本発明のバッファ回路が利用できる電圧レギュ
レータ（５４）の−船釣なブロック図である。

レギュレータ（５４）内のバッファ回路Ｏ１を図中破線
で示す、入力信号電圧Ｖｉｒｌを誤差増幅器（６０）等
のレギュレータ手段の出力端子（５８）から信号路（５
６）を介して非反転入力端子（２２）へ送る。誤差増幅
器（６０）の非反転入力端子（６２）は基準電圧源Ｖｒ
ｅｆに接続される。増幅器（６０）の反転入力端子（６
４）はオプシヨンの減衰器（６８）を介して電圧検知Ａ
１１（６６）に接続される。誤差増幅器（６０）、検知
線（６６）及び減衰器（６８）はレギュレータ（５４）
の第２の外部帰還路を形成する。検知線（６６）は電力
？ＩＯＳデバイス（ロ）から離れた検知点で出力信号電
圧Ｖｏｕｔ　２を検知し、その検知電圧を減衰器（６８
）を介して誤差増幅器（６０）に送る。

誤差増幅器（６０）はＶｏｕｔ　２を適当に分圧してＶ
ｒｅｆと比較して差動増幅器００への入力信号電圧Ｖｉ
ｎを誤差信号電圧に応じて発生する。増幅器０４１は誤
差信号とノードｒ２ノに現われるＶｏｕｔとの差を検知
して差信号を生じ、ＭＯＳデバイス（２）へ送る。

よって、レギュレータ（５４）はネスト（入れ子）され
た２つの帰還構成となっている。バッファ回路αのの内
部帰還路はデバイス（ロ）の利得帯域幅の拡張及び安定
化を行う、電源Ｖｃｃの変動は、ＶｃｃがＶｏｕｔより
大である限りＶｏｕｔに殆んど影響を生じることはない
、またレギュレータ（５４）は、帰還路Ｑｌが大変短い
ので、負荷の過渡的な変化に対して迅速且つ優れた安定
性で応答する。一方、より遅い外部帰還路は電圧検出点
でＶｏｕｔ　２を検出して、レギュレータ（５４）とＶ
ｏｕｔ　２を必要とする他の回路部分間の電圧降下を補
償するようにする。

本発明によるバッファ回路を使用する電圧レギュレータ
（５４）の第１実施例を第５図に示す、このレギュレー
タ（５４ａ）はバッファ回路（１０ａ）を使用する。誤
差増幅器（６０）の出力端子（５Ｂ）からの信号路（５
６）とトランジスタ（１４ａ）のエミッタ（４０）及び
帰還路（７０）を介する反転入力端子（６４）はいずれ
もノード（７２）に接続される。信号路（７０）は抵抗
及びコンデンサを含み、外部即ちグローバル（総合）帰
還路の安定度と帯域幅とを制御する。　Ｖｒｅｆは非反
転入力端子（６２）に印加する。検知線（６６）は抵抗
器（７３）　−（７４）の分圧回路網より成る減衰器（
６８）を介して反転入力端子（６４）に接続される。他
の回路素子は、回路保護及びノイズフィルタ用として付
加している。ゲート（３４）とソース（３２）間のツェ
ナーダイオード（７５）はゲート・ソース電圧差を制限
する。検知ライン（６６）と負荷路（２６）間の抵抗器
（７６）は検知ライン（６６）が開いた場合のレギュレ
ータ（５４ａ）の動作を安定化する為に接続している。

コンデンサ（８０）　−（８１）はレギュレータ（５４
ａ）　と負荷（２８）がレギュレータの帯域幅近傍の周
波数での動作安定化の為の既知の目的で挿入している。

非反転入力端子（６２）に接続したコンデンサ（８２）
はレギュレータ（５４ａ）の動作を妨害するＲＦノイズ
のフィルタである。

レギュレータ（５４ａ）の各部品間の上述した接続によ
り、負荷路（２６）に電流を供給すると共に検知した出
力電圧Ｖｏｕｔ　２を基準電圧の略予め定めた一定倍率
に維持する。　Ｖｏｕｔ　２はＭＯＳ　ＦＥＴ（１２ａ
）から離れた点で検知線（６６）により検知して適当な
減衰を行った後に誤差増幅器（６０）の反転入力端子（
６４）に送る。誤差増幅器（６０）は減衰したＶｏｕｔ
　２と基準電圧Ｖｒｅｆ　レベルの差を検知して、これ
に応じて誤差信号を出力端子（５８）に発生する。この
誤差信号は信号路（５６）を介してエミッタ（４０）へ
送り、入力電圧Ｖｉｎとする。次に、Ｖｉｎはノード（
至）に現われるＶｏｕｔと比較してゲート（３４）の電
圧を変更する。よって、Ｖｏｕｔ　２はＶｒｅｆに追従
する。

レギュレータ（５４ａ）　ヘの電ｆｉＶｃｃはＭＯＳ　
ＦＥＴ（１２ａ）が必要とするヘッドルームを超す限り
変動してもよい。

レギュレータ（５４）の第２例をレギュレータ（５４ｂ
）として第６図に示す。同図のレギュレータは先のレギ
ュレータ（５４ａ）と類偵するが、以下の点で相違する
。即ち、基準電圧■ｒｅ【と検知出力電圧Ｖｏｕｔ　２
とを誤差増幅器（６０）の反転入力端子（６４）で加算
し、抵抗を介して非反転入力端子（６２）に印加した０
基準電圧と比較する。信号路（５６）は増幅器（６０）
の出力端子（５８）をヘース（３８）に接続し、Ｖｉｎ
となる誤差信号を伝送する。ツェナーダイオード（４８
）をコレクタ（３６）とゲー）　（３４）間に接続して
コレクタ電圧を低下させてゲートに印加する。

レギュレータ（５４ｂ）は保護ダイオード（８４）を含
み、これをコレクタ（３６）に接続してＭＯＳ　ＦＥＴ
　ａ１５の最大ゲート・ソース間電圧を制限する。保護
ダイオード（８６）は最低ゲート・ソース間電圧差を制
限する。

レギュレータ（５４ｂ）の各部品間をこのように接続す
ることにより、負萄路（２６）に電流を流し且つ検知出
力電圧ＶｏｕＬ　２を基準電圧Ｖｒｅｆの予定倍率に略
等しい値に維持できる。Ｖｏｕｔ　２の変化は増幅器（
６０）で検出して、上述の如くレギュレータ（５４ｂ）
内を通シテ負荷（２８）から電流ａ　（３２）　ヘノ電
流を変化する。

以上、本発明のバッファ回路を実施例及び応用例につき
説明したが、本発明はこれらの例に限定すべきではない
。本発明の要旨を逸脱することなく種々の変形変更が可
能であること、当業者には明らかであろう。

〔発明の効果〕

本発明によるバッファ回路はＭＯＳデバイスとバイポー
ラトランジスタとを最短接続線で負帰還関係で接続する
ことにより、ＭＯＳデバイスの低ヘッドルーム特性とバ
イポーラトランジスタの細大出力間電圧差を実現して、
電源又は負荷の変動に対して迅速に応答するバッファ回
路が得られる。よって、本発明のバッファ回路は電圧レ
ギュレータ、特にシリーズレギエレータのレギュレーシ
ョン回路に応用するに好適である。

【図面の簡単な説明】

第１図は本発明によるバッファ回路の原理を示すブロッ
ク図、第２図及び第３図は本発明のバッファ回路の好適
実施例を示す回路図、第４図は本発明のバッファ回路が
使用し得る一般的な電圧レギュレータのブロック図、第
５図及び第６図は本発明のバッファ回路を電圧レギュレ
ータに応用した例を示す回路図である。 図中００１はバッファ回路、側はＭＯＳデバイス、θ旬
はバイポーラトランジスタ、（２２）　、　（６０）は
増幅器、（２８）は負荷、（６８）は減衰器を示す。

Claims (1)

1. 【特許請求の範囲】 １、主電流路を電源及び負荷間に直列接続したＭＯＳデ
   バイスと、該ＭＯＳデバイスに負帰還関係で接続して入
   出力信号の差で上記ＭＯＳデバイスのゲートを制御する
   バイポーラトランジスタを含む増幅手段とを具えるバッ
   ファ回路。 ２、上記増幅手段としてベース及びエミッタ間に入出力
   信号を受ける１個のバイポーラトランジスタを用いるこ
   とを特徴とする特許請求の範囲第１項記載のバッファ回
   路。