JPS6223895B2 - - Google Patents
Info
- Publication number
- JPS6223895B2 JPS6223895B2 JP55091242A JP9124280A JPS6223895B2 JP S6223895 B2 JPS6223895 B2 JP S6223895B2 JP 55091242 A JP55091242 A JP 55091242A JP 9124280 A JP9124280 A JP 9124280A JP S6223895 B2 JPS6223895 B2 JP S6223895B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control
- macro
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明はデータ処理装置におけるマイクロプロ
グラム制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram control system in a data processing device.
従来、小型のマイクロプログラム制御式データ
処理装置に於ては、第１図のブロツク図に見られ
るように、中央処理装置１に接続された１つの共
通バス２上に主記憶装置３および複数個の入出力
接続装置４−１〜４−ｎを接続することによつ
て、システムの簡単化を行なつている場合が多
い。このような構成によれば、シスムに接続され
ている各入出力装置を制御するためのマイクロプ
ログラムが主記憶装置３内に格納されており、そ
れによつて、中央処理装置１はマクロ命令実行を
処理するかたわら、各入出力装置に対するデータ
転送処理、入出力起動処理、あるいは終了処理等
の仕事をも受け持つている。即ち、入出力制御装
置を兼ねている場合が多い。入出力装置から入出
力接続装置４−１〜４−ｎを介してデータ転送の
要求がくると、中央処理装置１はマクロ命令実行
処理を一時中断して割込を起し、各入出力装置に
対しての制御マイクロプログラムによるデータ転
送処理を実行する。 Conventionally, in a small microprogram-controlled data processing device, as shown in the block diagram of FIG. In many cases, the system is simplified by connecting the input/output connection devices 4-1 to 4-n. According to such a configuration, a microprogram for controlling each input/output device connected to the system is stored in the main storage device 3, and thereby the central processing unit 1 can execute macro instructions. In addition to processing, it also handles tasks such as data transfer processing, input/output startup processing, and termination processing for each input/output device. That is, it often serves as an input/output control device. When a request for data transfer is received from an input/output device via the input/output connection devices 4-1 to 4-n, the central processing unit 1 temporarily suspends macro instruction execution processing, generates an interrupt, and transfers data to each input/output device. Executes data transfer processing using the control microprogram.
従つて、接続される入出力装置の台数が多くな
つたり、データ転送速度の速い入出力装置が接続
されたりすると、マクロ命令処理の中断の回数や
その所要時間が多くなつて、マクロ命令実行処理
の能率が低下してしまうという欠点があつた。 Therefore, as the number of connected input/output devices increases or input/output devices with high data transfer speeds are connected, the number of interruptions and the time required for macro instruction processing will increase, causing the macro instruction execution process to become slower. The disadvantage was that the efficiency of the system decreased.
本発明の目的は、従来の接続状態を何ら変更す
ることなく、共通バス上に入出力制御専用のプロ
セツサを付加接続することにより、中央処理装置
の命令実行能力を向上させることのできるデータ
処理装置におけるマイクロプログラム制御方式を
提供するにある。 An object of the present invention is to provide a data processing device that can improve the instruction execution ability of a central processing unit by additionally connecting a processor dedicated to input/output control on a common bus without changing the conventional connection state. The purpose of the present invention is to provide a microprogram control method for a computer.
本発明の他の目的は、主記憶装置内の入出力制
御用マイクロプログラムを追加接続された入出力
制御プロセツサ内に移しかえることにより、主記
憶装置の記憶容量を実質的に増加させることので
きるデータ処理装置におけるマイクロプログラム
制御方式を提供するにある。 Another object of the present invention is to substantially increase the storage capacity of the main memory by transferring the input/output control microprogram in the main memory to an additionally connected input/output control processor. The present invention provides a microprogram control method for a data processing device.
本明の更に他の目的は、小さな構成のシステム
に於ては入出力制御専用プロセツサを接続するこ
となく、又、大きな構成のシステムに於ては入出
力専用プロセツサを接続することにより、それぞ
れシステムの要求に見合つた能力をもつハードウ
エアを経済的に設備することのできるデータ処理
装置におけるマイクロプログラム制御方式を提供
するにある。 Still another object of the present invention is to enable systems with a small configuration to be configured without connecting a processor dedicated to input/output control, and to systems with a large configuration by connecting a processor dedicated to input/output. An object of the present invention is to provide a microprogram control method for a data processing device that can economically equip hardware with capabilities that meet the demands of the industry.
本発明によれば、マクロ命令用のマクロプログ
ラムと入出力装置を制御するマイクロ命令用のマ
イクロプログラムとを収容する主記憶装置と、こ
れ等マクロプログラムおよびマイクロプログラム
の実行を制御する中央処理装置と、複数の入出力
接続手段とが１つの共通バス上に接続されたデー
タ処理装置において、前記共通バス上に制御メモ
リを内蔵する入出力制御プロセツサを接続するこ
とによつて、前記主記憶装置に前記マクロプログ
ラムを、前記制御メモリに前記マイクロプログラ
ムをそれぞれ収容し、前記中央処理装置に該主記
憶上のマクロプログラムの実行を制御させるとと
もに、並行的に前記入出力制御プロセツサに該制
御メモリ上のマイクロプログラムの実行を制御さ
せ、また前記入出力制御プロセツサが除去、若し
くは不動作の状態におかれると、前記中央処理装
置がマクロプログラムおよびマイクロプログラム
の実行を制御する元の状態に移行するようにした
ことを特徴とするマイクロプログラム制御方式が
得られる。 According to the present invention, there is provided a main storage device that stores a macro program for macro instructions and a micro program for micro instructions that controls an input/output device, and a central processing unit that controls the execution of these macro programs and micro programs. , a data processing device in which a plurality of input/output connection means are connected on one common bus, by connecting an input/output control processor having a built-in control memory to the common bus, the main storage device can be connected to the main storage device. The macro program is stored in the control memory, and the central processing unit is made to control the execution of the macro program on the main memory, and the input/output control processor is stored in the control memory in parallel. The central processing unit controls the execution of the microprogram, and when the input/output control processor is removed or placed in an inactive state, the central processing unit returns to the original state of controlling the execution of the macroprogram and the microprogram. A microprogram control system is obtained which is characterized by the following.
次に、本発明の実施例について図面を参照して
詳細に説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
第２図のブロツク図に見られるように、本発明
の実施例は中央処理装置１′と、主記憶装置３′
と、ｎ個の入出力接続装置４−１〜４−ｎと、そ
の各々に接続される入出力装置５−１〜５−ｎ
と、必要により接続される入出力専用プロセツサ
６とから構成される。そして、中央処理装置１′
内にはマイクロプロセツサ１′−１と命令実行処
理ルーチンが格納される制御メモリ１′−２とが
存在する。又、入出力専用プロセツサ６内にはマ
イクロプロセツサ６−１と各入出力制御マイクロ
プログラムが格納される制御メモリ６−２とが存
在する。 As seen in the block diagram of FIG.
, n input/output connection devices 4-1 to 4-n, and input/output devices 5-1 to 5-n connected to each of them.
and an input/output dedicated processor 6 connected as necessary. Then, the central processing unit 1'
There are a microprocessor 1'-1 and a control memory 1'-2 in which instruction execution processing routines are stored. Further, within the input/output dedicated processor 6, there are a microprocessor 6-1 and a control memory 6-2 in which each input/output control microprogram is stored.
まず、最初に入出力専用プロセツサ６が共通バ
ス２上に接続されない場合について説明する。こ
の場合には、主記憶装置３′上に、第３図に示す
ごとく、各入出力装置５−１〜５−ｎの制御マイ
クロプログラム１２−１〜ｎ、マクロプログラム
１３、およびマイクロプログラムを統合管理する
管理プログラム１１が格納されている。そして、
中央処理装置１′内のマイクロプロセツサ１′−１
はマクロプログラム１３の命令実行を行なう。そ
の最中に各入出力接続装置４−１〜４−ｎを介し
て入出力装置からデータ転送要求をうけると、管
理プログラム１１に割込が発生し、上記マクロプ
ログラムの命令実行を一時中断してデータ転送要
求に対応した入出力制御マイクロプログラムのデ
ータ転送処理ルーチンを起動させる。データ転送
の処理が終了すると、元のマクロ命令の続きを実
行する。また、マクロ命令を実行している途中
で、入出力装置の起動を行う命令が出て来た場合
には、マイクロプロセツサ１′−１は上記のデー
タ転送処理と同様に管理プログラム１１によつて
対応する入出力制御マイクロプログラムの起動処
理ルーチンを実行する。このように、中央処理装
置１′が入出力制御装置を兼ねている場合には、
接続される入出力装置の台数が増加したり、ある
いは入出力装置とのデータの転送回数が増える
と、中央処理装置の命令実行の機能が著しく阻害
されるから、システムの規模を余り大きくしない
で使用することが好ましい。 First, the case where the input/output dedicated processor 6 is not connected to the common bus 2 will be described. In this case, the control microprograms 12-1 to 12-n, the macro program 13, and the microprogram for each input/output device 5-1 to 5-n are integrated on the main storage device 3', as shown in FIG. A management program 11 for management is stored. and,
Microprocessor 1'-1 in central processing unit 1'
executes the instructions of the macro program 13. During this process, if a data transfer request is received from an input/output device via each input/output connection device 4-1 to 4-n, an interrupt occurs in the management program 11, and the instruction execution of the macro program is temporarily interrupted. The data transfer processing routine of the input/output control microprogram corresponding to the data transfer request is activated. When the data transfer process is completed, the continuation of the original macro instruction is executed. Furthermore, if an instruction to start an input/output device is issued while a macro instruction is being executed, the microprocessor 1'-1 uses the management program 11 in the same way as in the data transfer process described above. Then, the startup processing routine of the corresponding input/output control microprogram is executed. In this way, when the central processing unit 1' also serves as an input/output control device,
If the number of connected input/output devices increases or the number of data transfers with input/output devices increases, the central processing unit's ability to execute instructions will be significantly hindered, so do not increase the scale of the system too much. It is preferable to use
次に、入出力専用プロセツサ６が共通バス２上
に接続された場合について説明する。この場合、
主記憶装置３′には、第４図ａに示すように、入
出力制御専用プロセツサとの情報交換を行なうた
めの管理プログラム１１ａが一部残留するのみ
で、他の記憶領域は全てマクロプログラム格納の
ために使用することができる。また、入出力専用
プロセツサ６内の制御メモリ６−２には、第４図
ｂに見られるように、前に主記憶装置３′内に格
納されていた各入出力制御マイクロプログラム１
２−１〜ｎが管理プログラム１１ｂとともに全て
配置される。このような構成によつて、中央処理
装置１′内のマイクロプロセツサ１′−１は主記憶
装置３′のマクロプログラム１３を読み出して命
令を実行する一方、並行的に、各入出力装置から
のデータ転送要求は全て入出力制御専用プロセツ
サ６が受け付けてサービスを行なう。また、中央
処理装置１′がマクロ命令実行途中で入出力起動
命令をみつけると、主記憶装置３′内の管理プロ
グラム１１ａによりそのことを共通バス２を経由
して入出力制御専用プロセツサ６に伝える。そし
て、入出力制御専用プロセツサ６が制御メモリ６
−２内の入出力起動ルーチンを実行する。 Next, a case where the input/output dedicated processor 6 is connected to the common bus 2 will be explained. in this case,
As shown in Figure 4a, in the main storage device 3', only a portion of the management program 11a for exchanging information with the input/output control processor remains, and all other storage areas are used to store macro programs. can be used for. Furthermore, as shown in FIG. 4b, the control memory 6-2 in the input/output dedicated processor 6 stores each input/output control microprogram 1 previously stored in the main storage device 3'.
2-1 to 2-n are all arranged together with the management program 11b. With this configuration, the microprocessor 1'-1 in the central processing unit 1' reads the macro program 13 from the main storage device 3' and executes instructions, while concurrently executing instructions from each input/output device. All data transfer requests are received by the input/output control dedicated processor 6 and serviced. Furthermore, when the central processing unit 1' finds an input/output activation command during the execution of a macro command, the management program 11a in the main memory 3' notifies the input/output control dedicated processor 6 via the common bus 2. . Then, the input/output control dedicated processor 6 is connected to the control memory 6.
Execute the input/output startup routine in -2.
上記の実施例において、各入出力制御マイクロ
プログラムモジユールは、中央処理装置１′内及
び入出力専用プロセツサ６内のいずれに於ても実
行できるようにつくられており、これによつて、
マイクロプロセツサ１′−１と６−１に対して同
じ性能のマイクロプロセツサを使用することがで
きる。 In the embodiment described above, each input/output control microprogram module is designed to be able to be executed either in the central processing unit 1' or in the input/output dedicated processor 6.
Microprocessors with the same performance can be used for microprocessors 1'-1 and 6-1.
また、上記の実施例において、マイクロプログ
ラムは、入出力制御専用プロセツサ６を使用する
と制御メモリ６−１上に移送され、使用しない場
合には主記憶装置３′上に残される。このよう
に、システムの接続形態を変更することなく、単
に入出力制御専用プロセツサを追加接続し、対応
するマイクロプログラムを移しかえるだけで、入
出力装置の台数の増加やデータの転送回数の増加
によるも、命令実行の処理能力を低下させないよ
うにすることができる。 Further, in the above embodiment, the microprogram is transferred to the control memory 6-1 when the input/output control dedicated processor 6 is used, and is left in the main storage device 3' when it is not used. In this way, you can simply add a processor dedicated to input/output control and transfer the corresponding microprogram without changing the system connection configuration, and it can be However, it is also possible to prevent the processing capacity for executing instructions from being reduced.
更に、上記実施例において、入出力制御専用プ
ロセツサの使用によれば、第４図ａに見られるよ
うに、主記憶装置３′上のマイクロプログラムの
量が大幅に縮小されるから、代つてマクロプログ
ラムを格納する記憶領域が増加し、実質的にメモ
リの増設と同様の効果が得られる。 Furthermore, in the above embodiment, by using a processor dedicated to input/output control, the amount of microprograms in the main memory 3' is greatly reduced, as shown in FIG. The storage area for storing programs increases, and the effect is essentially the same as adding more memory.
なお、本発明によれば、上記の説明から判るよ
うに、入出力制御専用プロセツサを使用しての運
転中に、入出力制御専用プロセツサが故障して不
動作状態になつても、中央処理装置は主記憶装置
からの管理プログラムによりこれを検知し、入出
力制御専用プロセツサを使用しない場合のマイク
ロプログラムの実行制御状態に移すことによつ
て、装置を障害から救済することができる。 According to the present invention, as can be seen from the above description, even if the processor dedicated to input/output control fails and becomes inoperable during operation using the processor dedicated to input/output control, the central processing unit This can be detected by the management program from the main memory, and the system can be saved from the failure by shifting to the microprogram execution control state when the input/output control dedicated processor is not used.
以上の説明により明らかなように、本発明によ
れば、入出力専用プロセツサを共通バス上に接続
したり、あるいは共通バス上から除去するのみ
で、他の接続状態を何等変更することなしに、必
要に応じて、適宜システムの処理性能を変えるこ
とができ、これによつて設備上の融通性と経済性
を高めるべく大きな効果が得られる。 As is clear from the above description, according to the present invention, an input/output dedicated processor can be connected to a common bus or removed from a common bus without changing any other connection state. The processing performance of the system can be changed as needed, which can have a significant effect on increasing equipment flexibility and economy.
第１図は従来のマイクロプログラム制御方式に
よる構成を示すブロツク図、第２図は本発明によ
る実施例の構成を示すブロツク図、第３図は、第
２図の実施例において入出力専用プロセツサを使
用しない場合の主記憶装置内におけるプログラム
の配置例、第４図ａおよびｂは、第２図の実施例
において入出力専用プロセツサを使用した場合の
それぞれ主記憶装置内および制御メモリ内のプロ
グラムの配置例である。
図において、１，１′は中央処理装置、１′−１
はマイクロプロセツサ、１′−２は制御メモリ、
２は共通バス、３，３′は主記憶装置、４−１〜
４−ｎは入出力接続装置、５−１〜５−ｎは入出
力装置、６は入出力専用プロセツサ、６−１はマ
イクロプロセツサ、６−２は制御メモリである。
FIG. 1 is a block diagram showing a configuration based on a conventional microprogram control system, FIG. 2 is a block diagram showing a configuration of an embodiment according to the present invention, and FIG. 3 is a block diagram showing a configuration using an input/output dedicated processor in the embodiment of FIG. Examples of the arrangement of programs in the main memory when not in use, FIGS. 4a and 4b show the arrangement of programs in the main memory and in the control memory, respectively, when the input/output-only processor is used in the embodiment of FIG. This is an example of the arrangement. In the figure, 1, 1' are the central processing unit, 1'-1
is a microprocessor, 1'-2 is a control memory,
2 is a common bus, 3 and 3' are main storage devices, and 4-1~
4-n is an input/output connection device, 5-1 to 5-n are input/output devices, 6 is an input/output dedicated processor, 6-1 is a microprocessor, and 6-2 is a control memory.
Claims (1)
置を制御するマイクロ命令用のマイクロプログラ
ムとを収容する主記憶装置と、これ等マクロプロ
グラムおよびマイクロプログラムの実行を制御す
る中央処理装置と、複数の入出力接続手段とが１
つの共通バス上に接続されたデータ処理装置にお
いて、前記共通バス上に制御メモリを内蔵する入
出力制御プロセツサを接続することによつて、前
記主記憶装置に前記マクロプログラムを、前記制
御メモリに前記マイクロプログラムをそれぞれ収
容し、前記中央処理装置に該主記憶上のマクロプ
ログラムの実行を制御させるとともに、並行的に
前記入出力制御プロセツサに該制御メモリ上のマ
イクロプログラムの実行を制御させ、また前記入
出力制御プロセツサが除去、若しくは不動作の状
態におかれると、前記中央処理装置がマクロプロ
グラムおよびマイクロプログラムの実行を制御す
る元の状態に移行するようにしたことを特徴とす
るマイクロプログラム制御方式。1. A main storage device that accommodates macro programs for macro instructions and micro programs for micro instructions that control input/output devices, a central processing unit that controls the execution of these macro programs and micro programs, and a plurality of input/output devices. The connection means is 1
In a data processing device connected to two common buses, by connecting an input/output control processor having a built-in control memory to the common bus, the macro program can be stored in the main storage device, and the macro program can be stored in the control memory. accommodating microprograms respectively, causing the central processing unit to control the execution of the macroprograms on the main memory, and concurrently causing the input/output control processor to control the execution of the microprograms on the control memory; A microprogram control method characterized in that when the input/output control processor is removed or placed in an inactive state, the central processing unit returns to the original state in which it controls the execution of macro programs and microprograms. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124280A JPS5717058A (en) | 1980-07-05 | 1980-07-05 | Control system of microprogram |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9124280A JPS5717058A (en) | 1980-07-05 | 1980-07-05 | Control system of microprogram |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5717058A JPS5717058A (en) | 1982-01-28 |
| JPS6223895B2 true JPS6223895B2 (en) | 1987-05-26 |
Family
ID=14020944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9124280A Granted JPS5717058A (en) | 1980-07-05 | 1980-07-05 | Control system of microprogram |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5717058A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642999U (en) * | 1992-11-12 | 1994-06-07 | 石川島播磨重工業株式会社 | Roll profile control device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172059A (en) * | 1983-03-22 | 1984-09-28 | Toshiba Corp | Electronic computer system |
| JPH0664569B2 (en) * | 1986-06-25 | 1994-08-22 | 株式会社日立製作所 | Micro program loading method |
-
1980
- 1980-07-05 JP JP9124280A patent/JPS5717058A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0642999U (en) * | 1992-11-12 | 1994-06-07 | 石川島播磨重工業株式会社 | Roll profile control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5717058A (en) | 1982-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530845A (en) | Storage control subsystem implemented with an application program on a computer | |
| JPS5841538B2 (en) | Multiprocessor system instructions | |
| EP0106669B1 (en) | Operating system supervisor | |
| US5911065A (en) | System and method for providing cooperative interrupts in a preemptive task scheduling environment | |
| JPS6258341A (en) | Input and output interruption processing system | |
| JPS62184544A (en) | Virtual computer system | |
| JPS6223895B2 (en) | ||
| JPH02210542A (en) | Execution control system for virtual computer system | |
| JPH0484335A (en) | Virtual computer controlling system | |
| Jensen | The influence of microprocessors on computer architecture: Distributed processing | |
| JPH0348937A (en) | Input/output instruction executing system for virtual computer system | |
| JPH07104837B2 (en) | Processor control method | |
| JPS6352240A (en) | Data processor | |
| JPS61136159A (en) | Single chip microcomputer | |
| JP2562474B2 (en) | Multi-CPU system adapter and control method thereof | |
| JPS603027A (en) | Resource control system of computer processing system | |
| JPS61148535A (en) | Function type/logical type language processor | |
| JPH0296833A (en) | Different type job control system | |
| JPH04302352A (en) | Multi processor system | |
| JPS61256421A (en) | Initialization system for transfer buffer of auxiliary storage device | |
| JPS62140145A (en) | Virtual computer system | |
| JPH0452490B2 (en) | ||
| Nielsen | Controlling a real-time parallel processing computer | |
| JPH06103224A (en) | Interruption control device | |
| JPH02236656A (en) | Multiprocessor system |