JPS622340B2 - - Google Patents
Info
- Publication number
- JPS622340B2 JPS622340B2 JP56147380A JP14738081A JPS622340B2 JP S622340 B2 JPS622340 B2 JP S622340B2 JP 56147380 A JP56147380 A JP 56147380A JP 14738081 A JP14738081 A JP 14738081A JP S622340 B2 JPS622340 B2 JP S622340B2
- Authority
- JP
- Japan
- Prior art keywords
- case
- test data
- program
- unit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 26
- 238000010998 test method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明はプログラムの単体テスト方式に係り、
特にプログラム開発における単体テストを効率的
にかつ信頼度が高く体系的に行なう方式に関す
る。
特にプログラム開発における単体テストを効率的
にかつ信頼度が高く体系的に行なう方式に関す
る。
従来、単体テスト方式には体系だつた方式が無
いため、次の様な欠点があつた。
いため、次の様な欠点があつた。
プログラムのバグが結合テストまでなくなら
ない どんなデータでも通過することがないルーチ
ンが存在する。
ない どんなデータでも通過することがないルーチ
ンが存在する。
テストデータによる通過ルート処理結果が対
応できにくい。
応できにくい。
テストデータ作成の基準が不明確である。
プログラム品質がよくなく、障害による修正
が難かしくなつていた。
が難かしくなつていた。
本発明は前記〜の欠点を解消することを目
的とする。
的とする。
この目的はプログラムを処理単位に分割し、該
処理単位毎にI/Oケースを設定し、前記I/O
ケースにテストデータを対応させるテーブルを作
成すると共に、前記I/Oケース毎にSNAPダン
プ採取手段を設け、テストデータによつて前記処
理単位毎にテストを実施後、前記SNAPダンプ採
取手段により取られたデータとI/Oケースとテ
ストデータの対応する前記テーブルにより、プロ
グラムロジツクのチエツクを行なうことを特徴と
する単体テスト方式により達成される。
処理単位毎にI/Oケースを設定し、前記I/O
ケースにテストデータを対応させるテーブルを作
成すると共に、前記I/Oケース毎にSNAPダン
プ採取手段を設け、テストデータによつて前記処
理単位毎にテストを実施後、前記SNAPダンプ採
取手段により取られたデータとI/Oケースとテ
ストデータの対応する前記テーブルにより、プロ
グラムロジツクのチエツクを行なうことを特徴と
する単体テスト方式により達成される。
第1図は本発明の一実施例を示す機能ブロツク
図である。図において、11はプログラムを処理
単位に分割する部、12はI/Oケースの設定
部、13はI/Oケースとテストデータ対応テー
ブル作成部、14はI/Oケース毎のSNAPダン
プ設定部、15は単体テスト処理部、16はプロ
グラムロジツクチエツク部、17はテストデータ
とI/Oケースとの対応チエツク部である。
図である。図において、11はプログラムを処理
単位に分割する部、12はI/Oケースの設定
部、13はI/Oケースとテストデータ対応テー
ブル作成部、14はI/Oケース毎のSNAPダン
プ設定部、15は単体テスト処理部、16はプロ
グラムロジツクチエツク部、17はテストデータ
とI/Oケースとの対応チエツク部である。
第2図は本発明の一実施例を示すI/Oケース
のシーケンスを示す図である。図において、21
はI/OケースA、22はI/OケースB、23
はI/OケースC、24はI/OケースDであ
る。I/Oケースは複雑に組合さつたものが多い
ことを示す。
のシーケンスを示す図である。図において、21
はI/OケースA、22はI/OケースB、23
はI/OケースC、24はI/OケースDであ
る。I/Oケースは複雑に組合さつたものが多い
ことを示す。
さて、開発する1つのプログラムを処理単位に
分割する部11により、プログラムを処理単位に
分割し、該処理単位毎に、I/Oケース設定部1
2で、I/Oケースを定める。次にI/Oケース
とテストデータ対応テーブル作成部13で、I/
Oケースとテストデータの対応をとつた対応テー
ブルを作成する。また、I/Oケース毎のSNAP
ダンプ設定部14で、I/Oケース毎にSNAPダ
ンプを決めておく、そして単体テスト処理部15
によりテストデータによる単体テストを行ない、
プログラムロジツクチエツク部16によりSNAP
ダンプをチエツクすると共に前記対応テーブルに
よつてプログラムロジツクのチエツクを行なう。
つづいてテストデータとI/Oケースとの対応チ
エツク部17により、I/OケースNOとテスト
データの対応が完全に終了するまで行なう。
分割する部11により、プログラムを処理単位に
分割し、該処理単位毎に、I/Oケース設定部1
2で、I/Oケースを定める。次にI/Oケース
とテストデータ対応テーブル作成部13で、I/
Oケースとテストデータの対応をとつた対応テー
ブルを作成する。また、I/Oケース毎のSNAP
ダンプ設定部14で、I/Oケース毎にSNAPダ
ンプを決めておく、そして単体テスト処理部15
によりテストデータによる単体テストを行ない、
プログラムロジツクチエツク部16によりSNAP
ダンプをチエツクすると共に前記対応テーブルに
よつてプログラムロジツクのチエツクを行なう。
つづいてテストデータとI/Oケースとの対応チ
エツク部17により、I/OケースNOとテスト
データの対応が完全に終了するまで行なう。
以上説明したように本発明によれば、品質の良
い、信頼度の高い単体プログラムが作成できると
いう効果がある。
い、信頼度の高い単体プログラムが作成できると
いう効果がある。
第1図は本発明の一実施例を示す機能ブロツク
図である。第2図は本発明の一実施例を示すI/
Oケースのシーケンスを示す図である。 記号の説明、11……プログラムを処理単位に
分割する部、12……I/Oケースの設定部、1
3……I/Oケースとテストデータ対応テーブル
作成部、14……I/Oケース毎のSNAPダンプ
設定部、15……単体テスト処理部、16……プ
ログラムロジツクチエツク部、17……テストデ
ータとI/Oケースとの対応チエツク部。
図である。第2図は本発明の一実施例を示すI/
Oケースのシーケンスを示す図である。 記号の説明、11……プログラムを処理単位に
分割する部、12……I/Oケースの設定部、1
3……I/Oケースとテストデータ対応テーブル
作成部、14……I/Oケース毎のSNAPダンプ
設定部、15……単体テスト処理部、16……プ
ログラムロジツクチエツク部、17……テストデ
ータとI/Oケースとの対応チエツク部。
Claims (1)
- 1 プログラムを処理単位に分割し、該処理単位
毎にI/Oケースを設定し、前記I/Oケースに
テストデータを対応させるテーブルを作成すると
共に、前記I/Oケース毎にSNAPダンプ採取手
段を設け、テストデータによつて前記処理単位毎
にテストを実施後、前記SNAPダンプ採取手段に
より取られたデータとI/Oケースとテストデー
タの対応する前記テーブルにより、プログラムロ
ジツクのチエツクを行なうことを特徴とする単体
テスト方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56147380A JPS5848155A (ja) | 1981-09-18 | 1981-09-18 | 単体テスト方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56147380A JPS5848155A (ja) | 1981-09-18 | 1981-09-18 | 単体テスト方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5848155A JPS5848155A (ja) | 1983-03-22 |
JPS622340B2 true JPS622340B2 (ja) | 1987-01-19 |
Family
ID=15428928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56147380A Granted JPS5848155A (ja) | 1981-09-18 | 1981-09-18 | 単体テスト方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5848155A (ja) |
-
1981
- 1981-09-18 JP JP56147380A patent/JPS5848155A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5848155A (ja) | 1983-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106682036A (zh) | 一种数据交换系统及其交换方法 | |
JPS622340B2 (ja) | ||
JPS61145649A (ja) | アドレスシラブル組合せ試験方式 | |
JPH04260941A (ja) | テストデータの自動生成装置 | |
JPS6126243A (ja) | Lsiア−トワ−クデ−タの回路接続照合出力装置 | |
CN111611684B (zh) | 干涉区逻辑块的生成方法、系统、装置和存储介质 | |
PIEPER et al. | Computer generated troubleshooting trees: The program[Final Report] | |
JP2943161B2 (ja) | 故障シミュレーション方法 | |
CN114443501A (zh) | 一种产品测试方法、装置、系统、电子设备及存储介质 | |
CN115776456A (zh) | 通信协议测试方法、装置、测试设备及存储介质 | |
JPS58223765A (ja) | 補助継電器盤自動試験装置 | |
JPS59114650A (ja) | プログラムトレ−ス方式 | |
CN111031089A (zh) | 一种用于web会议控制客户端的测试方法及计算机设备 | |
JPH05151298A (ja) | プリント板回路の自動検証処理方法 | |
JPS5819911A (ja) | 圧延模擬信号発生装置 | |
JPS58211672A (ja) | 論理回路試験方法 | |
JPS58169257A (ja) | プログラムテスト用デ−タの作成方法 | |
JPS624743B2 (ja) | ||
JPH029370B2 (ja) | ||
JPS63256875A (ja) | 電子回路パツケ−ジ試験方法 | |
JPH0378657B2 (ja) | ||
Seemann | Error in CALSPAN 3-dimensional crash vehicle simulation computer program for the case of massless segments | |
JPH04239925A (ja) | テスト結果検証方式 | |
JPS62117042A (ja) | 情報処理装置の試験方法 | |
JPS62262107A (ja) | エミユレ−タ用pioシミユレ−タ装置 |