JPS622331B2 - - Google Patents

Info

Publication number
JPS622331B2
JPS622331B2 JP56060033A JP6003381A JPS622331B2 JP S622331 B2 JPS622331 B2 JP S622331B2 JP 56060033 A JP56060033 A JP 56060033A JP 6003381 A JP6003381 A JP 6003381A JP S622331 B2 JPS622331 B2 JP S622331B2
Authority
JP
Japan
Prior art keywords
angle
calculation
converter
bit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56060033A
Other languages
English (en)
Other versions
JPS57174742A (en
Inventor
Masayuki Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56060033A priority Critical patent/JPS57174742A/ja
Publication of JPS57174742A publication Critical patent/JPS57174742A/ja
Publication of JPS622331B2 publication Critical patent/JPS622331B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02Digital function generators
    • G06F1/03Digital function generators working, at least partly, by table look-up
    • G06F1/035Reduction of table size
    • G06F1/0353Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 この発明は計算機、特に三角関数演算を行なう
演算部を備えた計算機の改良に関するもので、特
に上記演算を高速に行なうことができる計算機に
関するものである。
一般に、計算機は技術計算等を行なうための三
角関数演算機能を有している。
第1図は従来の計算機を示したもので、入力情
報は入力部10に読み込まれ、この入力情報に基
づいて各演算が演算部12にて処理される。次い
で演算部12の出力は出力部14に印加され、こ
の出力部14は外部にその演算結果を出力する。
記憶部16は演算部12の情報等を記憶するもの
である。
第2図は第1図に示した従来装置の演算部12
の正弦演算回路の一例をブロツク図によつて示し
たものである。この回路の入力角度xは、2進
数、バイナリポイント0bit、0.001゜単位、1語
32bit構成で表現された角度で、たとえば入力角
度x=30.400゜は第3図のようなbit配列になり
10進数表現では(30400)10、16進数表現では
(0000 76C0)16で表わされる。
また出力yは2進数、バイナリ・ポイント
30bit、1語32bit構成で表現された数値で、たと
えば出力y=0.506033764は第4図のようなbit配
列になり、16進数表現では(2062DB70)16で表わ
される。なおB.P.はバイナリ・ポイントである。
この回路は2次補間法による正弦演算を行なう
もので、関数y=sinxにおいて y0=sin(x0)、y1=sin(x0+h)、y2=sin(x1
+h)……… yi=sin(xi-1+h)、yi+1=sin(xi+h)、
i+2=sin(xi+1+h)……… とおくと、この第1階差は Δy0=y1−y0、Δy1=y2−y1、Δy2=y3−y2……
… Δyi=yi+1−yi、Δyi+1=yi+2−yi+1、Δy
i+2=yi+3−yi+2……… となる。また、この第2階差は Δ2y0=Δy1−Δy0、Δ2y1=Δy2−Δy1、Δ2y2
=Δy3−Δy2……… Δ2yi=Δyi+1−Δyi、Δ2yi+1=Δyi+2−Δyi
+1、Δ2yi+2=Δyi+3−Δyi+2……… となり、したがつてこれを2次補間公式にあては
めると y=sinx=sin(xi+θh) =yi+θ・Δyi+θ・(θ−1)/2・Δ2yi が得られる。この回路は上記演算を行なうもので
ある。なおy0、y1、y2………yi、yi+1、yi+2
……は関数表として演算回路に配設されている。
次に、この演算回路の動作を説明する。
入力角度xは、演算途中のオーバーフロー等を
防ぐため−180.000゜≦xa<180.000゜になるよ
うに変換される。この変換を角度の正規化とい
い、この角度の正規化は一般に、 xa=x±360.000゜・n (−180.000≦xa<180.000゜、nは自然数) と表わされる。
このためまず入力角度xにより、レジスタ22
と比較器24,26と加算器32とゲート28,
30,34とによつて正規化角度xaを求めてい
る。
入力角度xはレジスタ22に中間データxa1
して記憶されており、比較器24で180.000゜と
の大小判別が行なわれ、このとき、180.000゜よ
り大きければ比較器24の出力であるFaが1に
なつてゲート28がオンになり加算器32によつ
て xa2=xa1−360.000゜ なる演算が行なわれ、その結果xa2は再びレジス
タ22にxa1として再記憶され、180.000゜以内
になるまで上記の処理を繰り返えす。また比較器
26で−180.000゜との大小判別が行なわれ、こ
のとき、−180.000゜より小さければ比較器26の
出力であるFbが1になつてゲート30がオンに
なり加算器32によつて xa2=xa1+360.000゜ なる演算が行なわれ、その結果xa2は前述と同様
に、再びレジスタ22にxa1として再記憶され、
−180.000゜以上になるまで処理を繰り返えす。
また中間データxa1が、−180.000゜≦xa1
180.000゜の範囲内であれば比較器24,26の
出力であるFa,Fbは共に0になり、ゲート34
がオンとなつてxa1が正規化角度xaになる。
この正規化角度xaにより、2次補間公式にあ
てはめて演算を行なえばよいが、一般にこの回路
は0.000゜から90.000゜までの第1象限だけの関
数表が配置されて回路部品の節減をはかつてい
る。したがつて第2、第3、第4象限の角度につ
いては第1象限の角度に変換して値を求め、その
値にそれぞれの象限に相当する符号を付加するこ
とによつて対処している。
すなわち、下式のように角度の絶対値演算を行
なう。
b=|xa|(0.000゜≦xb≦180.000゜) 比較器36は正規化角度xaが負、すなわち第
3、第4象限の角度の判別を行なつており、この
値が負であれば比較器36の出力Fcは1とな
り、正規化角度xaは符号反転器38により正に
変換されてゲート40,44を通り絶対値角度x
bとなる。また正規化角度xaが正であれば、比較
器36の出力Fcは0となり正規化角度xaはゲー
ト42,44を通り絶対値角度xbとなる。この
とき比較器36の出力であるFcは後述する出力
yの値の正負を決定する信号である。
つぎに絶対値角度xbにより第1象限角度xc
求めるには xc=xb(xb≦90.000゜の場合) xc=180.000゜−xb(90.000゜<xbの場合) の演算を行なう。そのため減算器46において、
まず180.000゜−xbの演算を行ない、比較器48
は絶対値角度xbと90.000゜の大小判別を行なつ
ており、この値が90.000゜以上であれば比較器4
8の出力Fdは1となり減算器46の出力である
−180.000゜−xbの値がゲート50,54を通つ
て第1象限角度xcとなる。また絶対値角度xb
90.000゜以内であれば比較器48の出力Fdは0
となり正規化角度xbがゲート52,54を通り
第1象限角度xcとなる。
さらに関数表の指標iを求めるには除算器56
にて第1象限角度xcを定数hで除算する。
i=〔x/h〕 (ここで〔 〕はガウスの数を表わす) 除算器56の出力である指標iは、つぎに説明
する関数値yi、yi+1、yi+2の抽出と後述する変
数θの演算にも使用される。
関数値yi、yi+2、yi+2の抽出には指標iと関
数表Tとにより抽出器58によつて行ない、その
出力であるyi、yi+1、yi+2を抽出してその第1
階差Δyi及び第2階差Δ2yiを演算器60により
計算する。すなわち演算器60では、 Δyi=yi+1−yi Δyi+1=yi+2−yi+2 Δ2yi=Δyi+1−Δyi なる演算を行ない、この出力であるΔyiとΔ2yi
は後述する第1次項yi1と第2次項yi2の演算に
使用する。
変数θは、基準角度をxiとすると、xc=xi
θ・hより θ=x−x/h=x−i・h/h で求められる。
乗算器62は指標iと定数hより基準角度xi
を演算する。
i=i・h 減算器64は第1象限角度xcと基準角度xi
りxc−xiを演算する。除算器66は減算器64
の出力であるxc−xiと定数hより変数θを演算
する。
θ=x−x/h この変数θはつぎに説明する第2次項yi2と後
述する第1次項yi1の演算時の係数になる。
第2次項の係数θ・(θ−1)/2は減算器68によ
り θ−1の演算を、乗算器70では減算器68の出
力であるθ−1と変数θよりθ・(θ−1)なる
演算を、つぎにシフト器72による乗算器70の
出力であるθ・(θ−1)を1bit右算術シフトす
ることにより第2次項の係数θ・(θ−1)/2を演算
し ている。ここでθ・(θ−1)を1/2にするため除
算器を用いずにシフト器を用いている理由は、高
速での処理が簡単なためである。
つぎに乗算器74では演算器60の出力である
第2階差Δ2yiとシフト器72の出力である
θ・(θ−1)/2より第2次項の値yi2がつぎのよう
に 演算される。
i2=θ・(θ−1)/2・Δ2yi この乗算器74の出力yi2は加算器78の入力
になる。乗算器76では演算器60の出力である
第1階差Δyiと除算器66の出力である変数θ
より第1次項の値yi1がつぎのように演算され
る。
i1=θ・Δyi 加算器78は抽出器58の出力であるyiと乗
算器76,74の出力であるyi1、yi2より演算
値yaがつぎのように演算される。
a=yi+yi1+yi2 =yi+θ・Δyi+θ・(θ−1)/2・Δ2yi つぎに正規化角度xaはそれぞれの象限によつ
て出力yの値の符号が変わる。すなわち y=ya(xaが第1または第2象限) y=−ya(xaが第3または第4象限) である。このとき、第1または第2象限の角度で
あれば比較器36の出力Fc0になつているから
演算値yaはゲート84,86を通り出力yはya
となる。また正規化角度xaが第3または第4象
限の角度であれば比較器36の出力Fcは1にな
り、演算値yaは符号反転器80により負に変換
されてゲート82,86を通り出力yは演算値−
aとなる。なお抽出器58に配設される関数表
の表数Pは、この場合第1象限のみの2次補間方
式であるから P=90.000゜/h+2(個) である。
ところで、従来装置では角度を正規化するため
回路をループさせている。このため入力角度の絶
対量が大きいとループする回数が多くなり、それ
だけ多くの処理時間を必要とする。また加減算器
より8倍程度の処理時間を必要とする乗除算器が
6個もあるため、さらに処理時間が長くなり、三
角関数演算が長時間となる欠点があつた。
この発明は上記従来の欠点に鑑みてなされたも
ので、入力角度を変換器により内部専用角度(以
下2進角度という)に変換し、この2進角度によ
る簡単な演算操作を行なつた後、他の変換器を用
いてそれぞれ元の角度単位に戻すことによつて、
処理時間が大きい乗除算器を減ずることができ、
三角関数演算を短時間に演算処理することができ
る計算機を提供することを目的としている。
以下、この発明の一実施例について説明する。
まず2進角度というのはどういうものかについ
て説明する。
2進角度32bitで構成された場合、バイナリ・
ポイントを30とし「+360.000゜」を「+1」す
なわち16進数表現で(4000 0000)16と表現する方
法であり、第5図に示すように、bit31は正負
符号、bit30は360.000゜の重み、bit29は
180.000゜の重み、bit28は90.000゜の重みなど
を表わしており、 たとえば +45.000゜は(0800 0000)16 +120.000゜は(1555 5555)16 −90.000゜は(F000 0000)16 で表現される。
この場合、2進角度のbit30は360.000゜の重
みであるから、次式の演算時、変化するbitはbit
30とbit31のみである。
x′=x±360.000゜・n(nは自然
数) したがつてbit0からbit29までは何ら変化し
ない特徴がある。また、上式は角度の正規化の演
算式でもある。したがつてこの2進角度のbit3
0とbit31の内容をbit29と同じ値にすると、
その角度x′は常に−180.000゜≦x<180.000゜の
範囲内におさまる。つまり角度xが正規化された
ことになる。この正規化の方法は、2進角度xを
まず左に2bit論理シフトを行ない、つぎに右に
2bit算術シフトを行なうだけでよい。
次に具体例をあげて説明する。
まず、x=450.000゜=(5000 0000)16 を左に2bit論理シフトを行なうと、 x′=(4000 0000)16 また、右に2bit算術シフトを行なうと、 x″=(1000 0000)16=90.000゜ となる。
次に、 x=+270.000゜=(3000 0000)16 を左に2bit論理シフトを行なうと、 x′=(C000 0000)16 また、右に2bit算術シフトを行なうと、 x″=(9000 0000)16=−90.000゜ となる。
以上のように、2進角度は正規化が非常に簡単
であるため、加減後の角度の大小判別処理等も簡
単になる。
第6図には、入力角度を正規化する好適な実施
例が示されている。第6図において、100は入
力角度を2進角度に変換する変換器、102は左
論理シフト器、104は右算術シフト器、106
は2進角度を元の角度単位に戻す変換器である。
次にその作用を説明する。
入力角度xは、変換器100にてつぎのような
演算が行なわれ、2進角度xdとなる。
d=x・k1 (k1は(4000 0000)16/(360 000
10なる定数) この角度xdを左論理シフト器102にて左に
2bit論理シフトし、続いて右算術シフト器104
にて右に2bit算術シフトすると角度xdは正規化
2進角度xeとなる。この正規化された2進角度
eは、変換器106にてつぎのような演算が行
なわれ、元の角度単位xaに戻る。
a=xe・k2 (k2は(360 000)10/(4000 0000
16なる定数) したがつて、xaは正規化された角度として出
力される。
さらに2進角度から2次補間法により正弦演算
を行なう場合の2進角度の特徴について説明す
る。角度の属する象限は、bit28、bit29のみ
で決まり、 (00)2の場合 第1象限 (01)2の場合 第2象限 (10)2の場合 第3象限 (11)2の場合 第4象限 となる。また関数表は0.000゜〜90.000゜の角度
範囲を2nで分割する。たとえば27=128で分割し
た関数表を用いたとすれば、2次補間公式にあて
はめると sinx=sin(xi+θ・h) =yi+θ・Δyi+θ・(θ−1)/2Δ2yi が得られ、この定数hは90.000゜=27・hより h=90.000゜/2=(1000 0000)
/2 =(0020 0000)16 となり、bit21が定数hそのものである。
指標iは入力2進角度xと定数hより i=〔x/h〕=〔x/(0020 0000
16〕 (〔 〕はガウスの数) となり、入力2進角度xを(0020 0000)16で除
算する値、すなわち入力2進角度xを21bit右
シフトするだけで指標iが求まる。別な言い方を
すれば、入力2進角度xのbit21からbit27
までが指標iそのものである。基準2進角度は xi=i・h=i・(0020 0000)16 より、基準2進角度xiは、bit0からbit20まで
常に0であり、またbit21からbit31までの内
容は入力角度xと同じである。
変数θは、x=xi+θ・hより θ=x−x/h=x−x/(0020
0000)16 であり、基準2進角度xiの特徴より、x−xi
の値は入力2進角度xのbit0からbit20その
ものである。したがつて変数θはバイナリ・ポイ
ント21とする入力2進角度xのbit0からbit2
0の値であることがわかる。
第7図に示す入力2進角度のbit構成は以上の
ことをまとめたものである。
第8図のブロツク図には、上述の2進角度の特
徴を利用した正弦演算器の好適な実施例を示して
いる。
この図は第2図のブロツク図から角度の正規化
を行なう回路、指数iを演算する回路、変数θを
演算する回路を取り除き、つぎに説明する回路を
配設したものである。
図において、100は入力角度を入力2進角度
に変換する変換器、108は入力2進角度xの
象限を判別する判別器、110は修正2進角度
xgから指標iと変数θを取り出すビツト分配器
である。なお、関数表Tは0.000゜から90.000゜
の角度範囲が2nで分割されたもので、たとえ
ば、分割数が27=128の場合には次表のようにな
る。
x0=0.000000゜ y0=0.00000000 x1=0.703125゜ y1=0.01227153 x2=1.406250゜ y2=0.02454122 〓 〓 x127=89.296875゜ y127=0.99992470 x128=90.000000゜ y128=1.00000000 x129=90.703125゜ y129=0.99992470 次に、上記のように構成された正弦演算器の作
用について説明する。
入力角度xはまず変換器100にて入力2進角
度xに変換される。この変換式は、 x=x・k1 (k1は(4000 0000)16/(360 000
10の定数) である。
この後の処理では入力2進角度xのbit30
とbit31は全く使用しない。したがつてxの
演算時オーバーフローが生じてもその影響をうけ
ることがない。また、同様の理由で入力2進角度
xを改めて、シフト器等により角度の正規化を
行なうことは不要となる。
次いで、入力2進角度xは象限を判別する判
別器108に印加される。この判別器108は入
力2進角度xの象限を判別するもので、 第1象限の場合 Fh=0、Fg=0 第2象限の場合 Fh=0、Fg=1 第3象限の場合 Fh=1、Fg=0 第4象限の場合 Fh=1、Fg=1 となる。第7図から明かなように、Fgは入力2
進角度xのbit28、Fhは入力2進角度xの
bit29そのものである。また、判別器108の
出力であるFhは、第1、第2象限の場合は0、
第3、第4象限の場合は1となるもので後述する
演算値yの正負を決定するものである。
ここでビツト分配器110に配置されている関
数表は第1象限だけに設けられ、部品節減がはか
られている。したがつてビツト分配器110に印
加する中間内部専用角度としての中間2進角度
xgは原則として第1象限の角度でなければなら
ない。
第4象限角度の場合は、入力角度を符号反転さ
せると第1象限角度になる。したがつて、入力角
度を符号反転させ第1象限角度して演算させ、あ
とで負符号に置換すればよい。たとえば、−
30.000゜は+30.000゜として演算させる。また、
第3象限角度の場合は、入力2進角度のbit0か
らbit27までそのまま用い、第1象限角度とし
て演算させ、あとで負符号を付加すればよい。た
とえば−150.000゜(=30.000゜−180.000゜)は
+30.000゜として演算させる。さらに、第2象限
角度の場合は、入力角度を符号反転させると第3
象限角度になり、bit0からbit27までそのまま
用い、第1象限角度として演算させる。たとえば
+150.000゜は符号を反転させると、−150.000゜
(=30.000゜−180.000゜)になり、+30.000゜とし
て演算させる。
したがつて、入力2進角度xが第1、第3象
限の場合にはそのままとし、第2、第4象限の場
合には角度の符号反転を行なうことになる。
判別器108において入力2進角度xが第
1、第3象限の角度の場合、Fgは0になり、x
はゲート42,44を通つて中間2進角度xg
になる。逆に入力2進角度xが第2、第4象限
の角度の場合、Fgは1になり、xは符号反転
器38で−xになりゲート40,44を通つて
中間2進角度xgになる。
すなわち、判別器108、符号反転器38、ゲ
ート40,42,44により、 xg=xf(xfが第1または第3象限の場合) xg=−xf(xfが第2または第4象限の場合) なる演算を行なつている。
ビツト分配器110は中間2進角度xgと定数
nより指標iと変数θを求めている。関数表を2
nで分割した場合、nなる定数より、指標iは第
7図からもわかるように、bit(28−n)から
bit27までnbit取り出し、指標iとして抽出器
58に印加する。変数θはbit0からbit(27−
n)まで(26−n)bit取り出し、変数θとして
加減乗算器68,70,76に印加するものであ
る。
たとえば、関数表を27=128で分割した場合、
中間2進角度xgのbit21からbit27までの7bit
と指標iとして抽出器58に印加し、変数θは
bit0からbit20までの21bitを変数θとし加減算
器68,70,76に印加するものである。
これ以後の処理は従来装置と同様に行なわれ
る。
関数値yi、yi+1、yi+2の抽出には、指標iと
関数表Tより抽出器58で行ない、その出力であ
るyi、yi+1、yi+2を抽出し、その第1階差Δyi
及び第2階差Δ2yiを演算器60により演算す
る。すなわち演算器60では、 Δyi=yi+1−yi Δyi+1=yi+2−yi+1 Δ2yi=Δyi+1−Δyi なる演算を行ない、その出力であるΔyiとΔ2yi
は、第1次項yi2と第2次項yi2の演算に使用す
る。第2次項の係数θ・(θ−1)/2は減算器68に
よ りθ−1の演算を、また乗算器70では上記減算
器68の出力であるθ−1と変数θとにより、
θ・(θ−1)なる演算を、さらに右算術シフト
器72により上記乗算器70の出力であるθ・
(θ−1)を1bit右算術シフトすることによつて
第2次項の係数θ・(θ−1)/2を演算している。
乗算器74では、演算器60の出力である第2
階差Δ2yiとシフト器72の出力であるθ・(θ−1)
/2 より第2次項の値yi2がつぎのように演算され
る。
i2=θ・(θ−1)/2・Δ2yi この乗算器74の出力yi2は加算器78の入力
になる。乗算器76では演算器60の出力である
第1階差Δyiとビツト分配器110の出力であ
る変数θより第1次項の値yi1がつぎのように演
算される。
i1=θ・Δyi 加算器78は抽出器58の出力であるyiと、
乗算器76,74の出力であるyi1、yi2とによ
り演算値yaがつぎのように演算される。
a=yi+yi1+yi2 =yi+θ・Δyi+θ・(θ−1)/2・Δ2yi つぎに、入力2進角度xが象限によつて出力
yの値の符号が変わる。すなわち、 y=ya(xが第1または第3象限) y=−ya(xが第2または第4象限) である。このとき、入力2進角度xが第1また
は第2象限の角度であるならば判別器108の出
力Fhは0になつているから演算値はyaはゲート
84,86を通り、その出力yがyaとなる。ま
た入力2進角度xが第3または第4象限の角度
であるならば判別器108の出力Fhは1にな
り、演算値yaは符号反転器80によつて負に変
換されてゲート82,86を通り、その出力yが
演算部−yaとなる。なお抽出器58に配設され
た関数表の数Pは、この場合第1象限を2n=27
=128で分割しており、2次補間方式であるから P=128+2=130(個) となる。
なお、上記実施例では正弦演算の場合を示した
が、関数表を2nと分割することにより、第n次
補間公式の指標iの変数θの関係が、ちようど2
進角度のような配列になる他の関数でも同様に効
果を奏する。
以上のようにこの発明は、三角関数演算時に入
力される角度情報を演算が容易にされるための2
進角度の内部専用角度に変換し、この内部専用角
度の角度正規化演算を容易に行なうために左論理
シフト器と右算術シフト器とを設けてシフトする
のみで演算することなく容易に角度正規化を実行
できる効果がある。更に、この発明はビツト分配
器で第1象限に対応させた中間2進角度を上位ビ
ツトと下位ビツトに分配して難かしい演算を行な
うことなく三角関数補間法における指標iや変数
θを容易に得ることができ、上記補間法の三角関
数の演算を高速に行なうことができる効果があ
る。
【図面の簡単な説明】
第1図〜第4図は従来の計算機を説明したもの
で、第1図はその構成を示すブロツク図、第2図
は演算部の正弦演算回路の詳細構成を示すブロツ
ク図、第3図は入力角度のbit配列を示す図、第
4図は演算結果のbit配列を示す図である。第5
図〜第8図はこの発明の一実施例を説明したもの
で、第5図は2進角度の各bitの重みを示すbit配
列図、第6図は角度の正規化を示すブロツク図、
第7図は2進角度の特徴を説明する図、第8図は
演算部の正弦演算回路を示すブロツク図である。 図において、10は入力部、12は演算部、1
4は出力部、16は記憶部、58は抽出器、60
は演算器、68,70,74,76,78は加減
乗算器、38,80は符号反転器、72,104
は右算術シフト器、102は左論理シフト器、4
0,42,44,82,84,86はゲート、1
00,106は変換器、108は判別器、110
はビツト分配器である。なお、図中同一符号は同
一または相当部分を示している。

Claims (1)

  1. 【特許請求の範囲】 1 演算情報を入力する入力部と、三角関数演算
    時に前記入力部から入力される角度情報を角度正
    規化演算を行なうための内部専用角度に変換する
    第1の角度変換器及び前記内部専用角度によつて
    演算さた結果を元の角度単位の角度に変換する第
    2の角度変換器を有し前記入力部からの演算情報
    に基づいて三角関数演算を行なう演算部と、この
    演算部の演算結果を出力する出力部とを備えた計
    算機において、前記第1角度変換器と前記第2角
    度変換器との間に前記角度正規化演算を容易にす
    るために直列的に左論理シフト器と前記内部専用
    角度を前記左論理シフト器により左に論理シフト
    させた後に右に算術シフトする右算術シフト器と
    を備えたことを特徴とする計算機。 2 演算情報を入力する入力部と、三角関数演算
    時に前記入力部から入力される角度情報を内部専
    用角度に変換する第1の変換器、この第1の変換
    器の内部専用角度を第1象限の対応する中間内部
    専用角度に変換する第2の変換器、この第2の変
    換器の中間内部専用角度の所定の上位ビツトを三
    角関数補間法の指標として得る、第3の変換器、
    この第3の変換器の指標から三角関数補間法の演
    算のために使用される関数値を関数表から取出す
    抽出器、前記第2の変換器の中間内部専用角度か
    ら三角関数補間法の演算のために使用される変数
    を得る変数演算回路及び前記関数値と前記変数と
    から三角関数の補間公式に従つて所定の演算を行
    なつて前記角度情報の三角関数値を得る補間演算
    回路を有する演算部と、この演算部の演算結果を
    出力する出力部とを備えた計算機において、前記
    第3の変換器及び前記変数演算回路として前記第
    2の変換器からの中間内部専用角度の所定の上位
    ビツトを三角関数補間法の前記指標として取出す
    と共に前記上位ビツトに対する前記第2の変換器
    からの前記中間内部専用角度の下位ビツトを前記
    変数として取出すビツト分配器を設けたことを特
    徴とする計算機。
JP56060033A 1981-04-21 1981-04-21 Computer Granted JPS57174742A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56060033A JPS57174742A (en) 1981-04-21 1981-04-21 Computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56060033A JPS57174742A (en) 1981-04-21 1981-04-21 Computer

Publications (2)

Publication Number Publication Date
JPS57174742A JPS57174742A (en) 1982-10-27
JPS622331B2 true JPS622331B2 (ja) 1987-01-19

Family

ID=13130347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56060033A Granted JPS57174742A (en) 1981-04-21 1981-04-21 Computer

Country Status (1)

Country Link
JP (1) JPS57174742A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61253537A (ja) * 1985-05-02 1986-11-11 Seiko Epson Corp 角度計算器
JPS63285771A (ja) * 1987-05-18 1988-11-22 Pioneer Electronic Corp Tan形式fm復調回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL164403C (nl) * 1970-10-19 1980-12-15 Hollandse Signaalapparaten Bv Digitale sinus/cosinus generator.
JPS5126021A (ja) * 1974-08-27 1976-03-03 Konishiroku Photo Ind Harogenkaginshashinkankozairyo
JPS5258447A (en) * 1975-11-10 1977-05-13 Mitsubishi Electric Corp Digital type three phase function generator
JPS5347740A (en) * 1976-10-13 1978-04-28 Nec Corp Function table memory reading device
JPS5354436A (en) * 1976-10-27 1978-05-17 Nec Corp Memory reader device for function table

Also Published As

Publication number Publication date
JPS57174742A (en) 1982-10-27

Similar Documents

Publication Publication Date Title
US3800130A (en) Fast fourier transform stage using floating point numbers
CN112230881B (zh) 浮点数处理器
JPH0480815A (ja) 絶対値演算回路
US4110831A (en) Method and means for tracking digit significance in arithmetic operations executed on decimal computers
CN110888623A (zh) 数据转换方法、乘法器、加法器、终端设备及存储介质
CN106027045A (zh) 基于改进cordic算法的直接数字频率合成器
Dorrigiv et al. Low area/power decimal addition with carry-select correction and carry-select sum-digits
CN112711440A (zh) 用于转换数据类型的转换器、芯片、电子设备及其方法
JPS622331B2 (ja)
JPWO1999031573A1 (ja) 演算処理用半導体回路および演算処理方法
CN113031913B (zh) 乘法器、数据处理方法、装置及芯片
CN115617307A (zh) 一种资源复用型超越函数运算实现装置
JPS6027024A (ja) 演算装置
CN209895329U (zh) 乘法器
US9032009B2 (en) Multiplier circuit
Dong et al. Implementation of single-precision floating-point trigonometric functions with small area
SU881741A1 (ru) Цифровой логарифмический преобразователь
JPH03100722A (ja) 精度変換命令の処理方式
JP2569330B2 (ja) 乗算回路
SU1465882A1 (ru) Устройство дл вычислени обратной величины
SU1285464A1 (ru) Устройство дл делени
CN119690381A (zh) 单精度芯片数据处理方法、系统、芯片、设备和存储介质
JP2792803B2 (ja) 平方根演算回路
JPS6129020B2 (ja)
SU451078A1 (ru) Устройство для сложения-вычитания двоичных чисел