JPS62232139A - 半導体ウエ−ハ上の位置合せマ−ク形成方法 - Google Patents

半導体ウエ−ハ上の位置合せマ−ク形成方法

Info

Publication number
JPS62232139A
JPS62232139A JP62017471A JP1747187A JPS62232139A JP S62232139 A JPS62232139 A JP S62232139A JP 62017471 A JP62017471 A JP 62017471A JP 1747187 A JP1747187 A JP 1747187A JP S62232139 A JPS62232139 A JP S62232139A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
ions
alignment marks
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62017471A
Other languages
English (en)
Other versions
JPH0154860B2 (ja
Inventor
ゲルハルト・エルスナー
ヨハン・グレシユナー
ホルガー・ヒンケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62232139A publication Critical patent/JPS62232139A/ja
Publication of JPH0154860B2 publication Critical patent/JPH0154860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 この発明は、半導体ウェーハの両側の同じ位置に位置合
せマークを形成する方法に関するものである。
B、従来技術およびその問題点 単結晶シリコンは、十分立証された電子的特性とすぐれ
た機械的特性をもつため、各種の新製品に多く使用され
ている。シリコンは、従来の小型機械装置および部品に
対する認識を変えつつある。
集積電子回路の精巧化、小型化、および用途の拡大によ
り、これらの電子回路に適合する従来よりも高精度、高
信頼性、低コストの小型機械部品の需要が増大している
。このような部品の13’lJは、機械的センサ、イン
ク・ジェット・プリント・ヘッドおよびサーマル・プリ
ント・ヘッド?含む印刷技術、データの記憶および検索
のための磁気および光学記録ヘッド、固体レーザおよび
光学ファイバの取付、連結および整列、ならびに高精度
機械的共鳴結晶に見られる。シリコン・マイクロメカニ
クスという比較的新しい分野の急速な成長によシ、従来
のシリコンIC製造技術を用いて、シリコン上に多数の
このような複雑な機械装置を製造することが可能になっ
た。この方法には下記のような多くの利点がある。すな
わち、機械装置および電子装置のインターフェーシング
および集積化が容易になり、IC産業における費用有効
性の1賛な要素であるバッチ製造手順が、小型機械部品
にも拡張できること、十分に周知の、特徴のはっきりわ
かっている材料および加工技術が利用できること、電子
部品に不可欠の材料特性の厳密な制御を機械部品に容易
に適用して、装置の性能、信頼性および繰返し性を増大
させることができること、最後に、集積電子回路で通常
達成される小寸法と高精度が、他の方法では不可能な機
械装置および構造の実現に利用することができることな
どである。
シリコン・マイクロメカニクスの加工技術、構造的特徴
、応用分野については、” I EEE会報(Proc
eedings  of  the  IEEE)”、
VOl−70、No、5.1982年5月、p、420
〜456に、K、E、ビーターリン(K、E、Pete
rsen)が記述している。
シリコン・マイクロメカニクスを、超小型機械装置の製
造に使用した場合の間一点は、シリコン・ウェーハの表
面および裏面を高精度でフォトリングラフィ・マスクに
対して位置合せすることである。このことは、以前から
問題になっており、この解決のために多くの提案がなさ
れている。
米国特許第3752589号明細書には、ウェーハの片
側のマスクのパターンを、反対lのパターンと位置合せ
をするための光学・機械的手段および方法が開示されて
いる。この方法は、ウェーハの両側にそれぞれパターン
の光学像を作り、マスクの位置を機械的に調節して、2
つの光学像の位置合せを行うものである。
米国特許第404.6985号明細書には、ウェーハの
裏面をカーフ・カッティング・レーザの軸に対して繰り
返し位置合せする光学・機械的半導体ウェーハ位置合せ
装置が開示されている。まず、表側に装置パターンと不
透明なウェーハ上の位置合せマークとの写しを有する透
明なマスクを目視によシレーザに対して位置合せし、装
置をこの位置合せを維持するようにセットする。その結
果、その後挿入した同じ位置合せマークを有する不透明
な半導体ウェーハが、ウェーハの反転像を含む、透明マ
スクと同じ経路に沿って、装置中を移動し、これによシ
その裏面がレーザに位置を合せされる。
レーザ・ビームは不透明なウエーノ・の表面上のデバイ
ス間のカーフ部に自動的に衝突する。
この従来技術の位置合せ装置は、高価で扱いにくい機械
的位置合せ装置または手段を必要とする。
これらの方法は、極めて労働集約的であシ、相当量の手
操作を必要とし、遅くて自動化に不向きであり、近代的
な投影印刷手段の利点を生かすことができないという問
題がある。
半導体ウェーハの表面および裏面に、位置合せマークを
形成する方法が、米国特許第4318752号および第
4131487号明細書で提案されている。
米国特許第4!118752号には、レーザ・ビームを
第1のP型にドーピングした層を通して、隣接するN型
にドーピングした層中に当て、そこでレーザ・ビームの
エネルギを吸収・発熱させ、P型にドーピングした層を
N型にドーピングした層中に拡散させることにより、多
層半導体のN型にドーピングした層中にP型にドーピン
グした領域を形成する方法が開示されている。レーザ・
ビームの波長は、P型にドーピングした層を吸収されず
に通過するよう選定する。
米国特許第4131487号明細書は、レーザ・ビーム
によシ半導体ウェーハをゲッタリングする方法を開示し
ている。この方法は、レーザ・ビームをウェーハの裏側
に当て、裏側で格子の破壊およびひずみを起させるもの
である。その後、つ工−ハを加熱すると、ひずみが除去
され、ウェーハの表側から裏側へ可動欠陥が引き寄せら
れる。
これらの従来技術によるレーザ技術を用いて、米国特許
第4534804号明細書は、高価で扱いにくい位置合
せ装置を必要とせずに、半導体ウェーハの表面および裏
面の位置合せを行う方法を開示している。
レーザ・ビームを使ってウェーハの裏面に位置合せマー
クを引くことによシ、半導体ウェーハの表裏両側の同じ
位置に位置合せマークが形成される。レーザ・ビームの
波長は、軽くドーピングしたウェーハでは吸収されずに
通過するが、その後の強くドーピングした半導体膚には
吸収され、その内部で発熱して欠陥を生じるように選定
する。
次に半導体を加熱して、欠陥をウェーハの表面まで移動
させ、裏面の同じ位置にマークの像を形成させる。この
位置合せ法は、エツチング工程中に7オトレジストのブ
ロッキング・マスクを必要とせず・かつ片側が被覆され
ている等の理由で位置合せのためにアクセスすることが
できない、サンドイッチ構造その他の構造上に、位置合
せマークを形成させることができる。
しかし、この方法は、必要とする層および工程段階の数
の点で比較的複雑で高価であり、限られた範囲、つまり
特定の最大ドーピング濃度および特定の層順序を有する
シリコン・ウェーハにしか適用できない。位置合せの精
度は、欠陥の表面への移動経路の方向精度によって変わ
る。
この発明は上記の欠点を矯正することを目的とするもの
であり、いかにして半導体ウェーハの表面および裏面の
同じ位置に位置合せマークを自動的に形成させるかとい
う問題を解決する。
C9問題点を解決するための手段 前記目的を達成するために、本発明による半導体ウェー
ハ上の位置合せマーク形成方法は、半導体ウェーハの表
面および裏面に絶縁層をコーティングし、イオン価が2
0以上で、かつ表面のP!縁層、半導体ウェーハ、およ
び裏面の絶縁層を貫通するような高エネルギのイオンを
該表面の絶縁層に当て、前記半導体ウェーハの結晶格子
をかく乱することなしに、前記両絶縁層の結晶格子をか
く乱して前記イオンの飛跡を前記両絶縁層に形成し、該
飛跡をエツチングして、前記両絶縁層の対応する同じ位
置に孔を形成することを特徴としている。
この発明の方法によれば、ウェーハの特別な前処理を必
要とせず、ウェーハの結晶構造は変化せず、形成する位
置合せマークの精度は0.1μmより秀れている。
D、実施例 この発明による方法は、高速重イオンの検出に古くから
用いられている現象を利用するものである。その目的の
ため、固体を固体“バブル・チェンバ″に導入して、高
エネルギの重イオンと衝突させる。重イオンは、その経
路に沿って固体を貫通し、結晶格子を、結晶中に微細な
チャネルがエツチングされる程度にかく乱する。各チャ
ネルは、単−重イオンに相当する。各チャネルは、密に
分布したほぼ同一の直径によりマークされる。チャネル
の数は、イオン線量の関数として効果的に制御でき、直
径には無関係である。エツチングによって形成されるチ
ャネルの直径は、10 nmないし100μmの範囲で
、効果的に調節できる。さらに、長さと直径の比も調節
可能で、70という比がすでに実現されている。
この現象はまた、ドイツ公開特許第2951!176号
明細書でも取り上げられている。この特許には、加速装
置の単一イオンまたは可算数のイオン、たとえば重イオ
ン加速装置の重イオンの、固体中の飛跡によって生じる
微細な孔を形成する方法が記載されている。露出後、固
体をエツチングすると、前記の微細な孔つまシチャネル
が形成される。
この現象の応用については、“イオンと固体の相互作用
(Ion  Interaction  withSo
lids )”と題して” J、Vac、Sei。
Technol、”、Vol、19、No、4.198
1年11/12月、9.864〜865に記載されてい
る。重イオン衝突法は、特に膜に単一の孔を形成し、マ
イクロフィルタを製造するのに用いられる。ホスタクア
ン(ポリエチレン・テレフタレート)K4.7MeVの
Xeイオンを、1.6X 107cm−2の線量で衝突
させることにより、長さ約50μm、直径約0.7μm
の、フィルタ効果を有するチャネルが、NaOHでのエ
ツチングの際に形成される。
この現象の応用は、ドイツ公開特許第2951287号
明細書にも記載されている。この特許には、基材中の空
隙を充填した後、空隙を含む基材を除去することKより
、たとえば最小ピークがμm台以下の、導体、または半
導体材料の、フラット形電界放出陰極の平坦な表面を形
成する方法が開示されている。空隙を有する平坦基材を
、たとえば重イオン加速装置の高エネルギのイオンに当
てる。次のエツチング工程で、形成された核飛跡を露出
する。最後に、礼状の核粒子の飛跡または空1’Jを導
体または半導体材料で充填し、導体または半導体材料の
針状構造を得、これを電界放出陰極として使用する。
ドイツ公開特許第3328859号明細書には、上記の
現象を使って垂直磁気データ記憶装置のための層構造を
形成する方法が開示されている。この目的のため、樹脂
等の非磁性材料の坦体を適当な基板に塗布する。この坦
体中に、高エネルギの重イオンを衝突させて、核飛跡の
パターンを形成する。続いてエツチングすると、これら
の核飛跡はチャネルに変換される。適当なメッキ工程に
よシ、チャネルは、垂直磁気データ記憶のできる磁性材
料で充填される。このようにして、基板表面に垂直に配
列された異方性材料の複数の針からなる超小型針状構造
が得られる。
本発明によれば、この現象を、半導体ウェーへの両側の
同じ位置に位置合せマークを形成する方法に利用する。
MeV台の高エネルギーの、20以上のイオン価を持つ
イオンが固体の結晶格子に損傷を与える仕組は、通常の
イオン打ち込み法で使われるようなKeV台のエネルギ
ーの、1価のイオンの場合と異なる。すなわち、結晶の
うちの前者のイオンが貫通した部分では、局所的、かつ
短時間、電子が奪われる。その結果、絶縁体のように容
易に電子を回復できない結晶では、結晶を構成する原子
が正の電荷を帯びて斥力を互いに激しく及ぼし合い、結
晶格子に損傷が生じる。もつとも、ケイ素のように導電
性を持つ固体では、貫通したイオンによって奪われた電
子が迅速に回復されるので、上記のような結晶を構成す
る原子同士のクーロン力による激しい反発(クーロン・
エクスプロージョン)は生じず、したがって結晶格子に
も損傷は生じない。
なお、通常のイオン打ち込みでは、質量数が11と75
の間のイオンが用いられるが、本発明で用いるイオンは
、100を越えるような質量数を持つことが好ましい。
第1A〜1C図に示す第1の実施例では、たとえば厚さ
が100μmのシリコン・ウェーハに1集積半導体技術
で既知の酸化工程によって、たとえば厚さが100 n
mのS io 2層をコーティングする。なお、該ウェ
ーハを使って、本明細書の前文で述べた超小型機械装置
が製造されるのであり、その表側、裏側の形状ゆえに、
これら両側に同一の位置合せマークが形成される。
第1A図は、表および裏側にS i 02層2.6を有
するウェーハ1の断面図である。次のステップでは、第
1A図の矢印で示すように、ウェーハ1の表側および5
iOJii2のそれぞれに、約106〜107cm−2
の低線量の重イオンを用いてブランケット(blank
et )露出(全面的な露出)が施される。使用する重
イオンは、たとえば、核子1個当たシ10MeVのXe
24+イオン(質量数131)とすることができる。こ
のように低い線量とすることは、重イオン技術では問題
なく可能である。露出中に、各重イオンは、S i 0
2層2中K、ランダムに分布する直径約10nmの潜在
的Kかく乱された( disturbed )結晶領域
または飛跡4を残す。重イオンはまたウェーハ1にも浸
透すルカウエーハは損傷されない。各重イオyはi後に
ウェーハの裏側の5IO2層3を貫通し、表側のS i
 02層2のかく乱された飛跡4と正確に位置合せされ
たかく乱された飛跡4′を残す。ここで選定した低線量
では、かく乱された各咳飛跡4.4′の鏡像が、ウェー
ハの表および裏側に形成され、隣接する飛跡との間隔は
、たとえば10μmのオーダである。
次のステップでは、S r 02層2および6を、たと
えば緩衝7ノ化水素酸でエツチングする。使用するエツ
チング剤はKOHでもよい。核飛跡領域4・4′でのエ
ツチング速度は、かく乱されないSiO2の領域よシず
つと速いので、第1B図の断面図に示すように、かく乱
された飛跡4.4′に対応する孔5.5′が2つのS 
五〇 2層2.3に形成される。孔5.5′の直径は飛
跡4.4′の直径に対応し、したがって約10nmであ
る。孔5.5′のエツチング中、ウェーハ1のシリコン
ハ、エッチ・ストップとして働く。孔5.5′は、イオ
ン集団によって生ずるかく乱で知られているように、深
さが拡大しないことが重要である。表および裏側の間で
の孔の位置合せ精度は、孔の直径を超える。
第1C図の平面図に示すように、2つの8102層2お
よび5中に、特徴的な位置にある、ランダムに形成され
た孔5.5′の部分群のそれぞれが、表および裏側に塗
布されるマスクまたはフォトレジスト層の位置合せマー
クとして使用できる。これは、後の超小型機械装置製造
のステップで必要になる。
位置合せマークはまた、S r 02層2および5をエ
ッチ・マスクとして使用して、ウエーノ・1の表面をわ
ずかにエツチングすることによシ、ウェーハ1の表面に
直接形成することもできる。次に2つのS i O2層
を除去すると、後で実施するステップ用の位置合せマー
クがウエーノ・1の表および裏面に直に形成される。
第2A〜2C図は、この発明の第2の実施例を示す。第
2の実施例は、初期ステップのみが第1の実施例と異る
ため、同一部分には第1A〜10図と同じ数字を用いで
ある。第2A図の断面図に示すように、まずシリコン・
ウエーノS1の表および裏側に5I02の絶縁層2.3
をコーティングする。次に、重イオンを通過させないマ
スク、たとえば金属マスクを、ウェーハ1の表側の81
02層2上に付層させる。この金属マスクは、形成する
位置合せマークに応じた直径および分布の開口8のパタ
ーンを有する。この金属マスクZを使用して、構造の表
側を高エネルギの重イオン、たとえばXe24+に露出
させる。重イオンは各マスク・ウィンドウ8の領域に衝
突することができなければならないので、霧出は約10
9cm−2の比較的高い線量て行う。エネルギはこの場
合も核子1個当たシ10MeVでよい。マスク・ウィン
ドウ8によって、重イオンが2つの8102層2.3お
よびウェーハ1を貫通する点が画定され、この場合もか
く乱された核飛跡4.4′が5IO21i12および5
のみに残る。
金属マスク7t−除去した後、たとえば緩衝フッ化水素
酸でエツチングを行って(第2B図)、ウェーハ1の表
および裏側のS iO2層2および3に直径約10nm
の孔5.5′を形成する。第2C図の平面図に、このよ
うにして形成されたマスクされた位置合せマークのパタ
ーンを示す。これが後の様々なステップで使用される。
ウェーハとして、シリコンの代りに他の半導体材料も使
用することができる。重イオン露出により絶縁層にかく
乱が生じるので、必要があればウェーハの表および裏側
の5102層の代シに、重合体またはフォトレジストm
t用いることもできる。
E9発明の効果 本発明によれば、レーザーを用いた場合のようにウェー
ハに特別な前処理を施したり、ウェー・・の結晶構造を
変化させたりすることなく、しかもウェーハの表裏両面
の同じ位置に極めて精度よく位置合せマークを形成する
ことができる。
【図面の簡単な説明】
第1A図および第1B図は、この発明の第1の方法で加
工した半導体ウェーハの断面図で、ウェーハの表面およ
び裏面に単一のランダムに分布した位置合せマークを形
成するため、低線量の重イオンのブランケットa出を使
用したものである。 第1C図はこの発明の第1の方法によシ加工したウェー
ハの平面図である。 第2A図および第2B図は、この発明の第2の方法で加
工した半導体ウェーハの断面図で、金属マスクによシ画
定された明確な位置合せマークを形成するため、高線量
の重イオンのブランケット露出を使用したものである。 第2C図は、この発明の第2の方法により加工したウェ
ーハの平面図である。 1・・・・半導体ウェーノー、2.3・・・・絶縁層、
4.4′・・・・核飛跡、5.5′・・・・位置合せ孔
、7・・・・金属マスク、8・・・・金属マスク開口。 出願人 インタ廿廣・ビオ9←マシー2ズ・コーポV号
9ン代理人 弁理士  頓   宮   孝   −(
外1名) 低線量 FIG、(C 高線量 X、24+ 日G、2C

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェーハの両側の同じ位置に位置合せマークを形
    成する方法において、前記半導体ウェーハの表面および
    裏面に絶縁層をコーティングし、イオン価が20以上で
    、かつ表面の絶縁層、半導体ウェーハ、および裏面の絶
    縁層を貫通するような高エネルギのイオンを該表面の絶
    縁層に当て、前記半導体ウェーハの結晶格子をかく乱す
    ることなしに、前記両絶縁層の結晶格子をかく乱して前
    記イオンの飛跡を前記両絶縁層に形成し、該飛跡をエッ
    チングして、前記両絶縁層の対応する同じ位置に孔を形
    成することを特徴とする半導体ウェーハ上の位置合せマ
    ーク形成方法。
JP62017471A 1986-03-27 1987-01-29 半導体ウエ−ハ上の位置合せマ−ク形成方法 Granted JPS62232139A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP86104222A EP0238694B1 (en) 1986-03-27 1986-03-27 Method of forming identically positioned alignment marks on opposite sides of a semiconductor wafer
EP86104222.4 1986-03-27

Publications (2)

Publication Number Publication Date
JPS62232139A true JPS62232139A (ja) 1987-10-12
JPH0154860B2 JPH0154860B2 (ja) 1989-11-21

Family

ID=8195015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62017471A Granted JPS62232139A (ja) 1986-03-27 1987-01-29 半導体ウエ−ハ上の位置合せマ−ク形成方法

Country Status (4)

Country Link
US (1) US4732646A (ja)
EP (1) EP0238694B1 (ja)
JP (1) JPS62232139A (ja)
DE (1) DE3683763D1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
US5092957A (en) * 1989-11-24 1992-03-03 The United States Of America As Represented By The United States Department Of Energy Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching
JP3175188B2 (ja) * 1991-05-10 2001-06-11 ソニー株式会社 位置合わせマークの形成方法
JP2798583B2 (ja) * 1993-06-08 1998-09-17 日本電気株式会社 光デバイスの製造方法
US7025892B1 (en) 1993-09-08 2006-04-11 Candescent Technologies Corporation Method for creating gated filament structures for field emission displays
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US5952247A (en) * 1994-11-23 1999-09-14 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
DE19543893C1 (de) * 1995-11-24 1997-02-20 Fraunhofer Ges Forschung Verfahren zum Ausrichten von in einem Substrat zu erzeugenden Strukturen
US5877064A (en) * 1997-07-15 1999-03-02 Taiwan Semiconductor Manufacturing Co.Ltd Method for marking a wafer
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6159754A (en) 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US6476499B1 (en) * 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US6261961B1 (en) * 1999-03-01 2001-07-17 The Regents Of The University Of California Adhesion layer for etching of tracks in nuclear trackable materials
US6235637B1 (en) 1999-09-15 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for marking a wafer without inducing flat edge particle problem
WO2002037564A2 (de) * 2000-10-30 2002-05-10 Gesellschaft für Schwerionenforschung mbH Folienmaterial mit metallspitzen und verfahren zu seiner herstellung
US6692995B2 (en) 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
US6596604B1 (en) 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
US8445324B2 (en) * 2009-12-16 2013-05-21 Oakland University Method of wafer-level fabrication of MEMS devices
US8354678B1 (en) 2011-07-11 2013-01-15 International Business Machines Corporation Structure and method for forming a light detecting diode and a light emitting diode on a silicon-on-insulator wafer backside
US9099481B2 (en) 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates
US20160148875A1 (en) * 2013-08-08 2016-05-26 Sharp Kabushiki Kaisha Semiconductor element substrate, and method for producing same
US11721636B2 (en) 2018-04-15 2023-08-08 Hewlett-Packard Development Company, L.P. Circuit die alignment target

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1271423A (en) * 1968-06-27 1972-04-19 Gen Electric Improvements relating to the manufacture of sheets having holes therein by an etching process
US3752589A (en) * 1971-10-26 1973-08-14 M Kobayashi Method and apparatus for positioning patterns of a photographic mask on the surface of a wafer on the basis of backside patterns of the wafer
US4046985A (en) * 1974-11-25 1977-09-06 International Business Machines Corporation Semiconductor wafer alignment apparatus
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
DE2951287A1 (de) * 1979-12-20 1981-07-02 Gesellschaft für Schwerionenforschung mbH, 6100 Darmstadt Verfahren zur herstellung von ebenen oberflaechen mit feinsten spitzen im mikrometer-bereich
DE2951376C2 (de) * 1979-12-20 1983-09-15 Gesellschaft für Schwerionenforschung mbH, 6100 Darmstadt Verfahren zur Erzeugung einer Kernspur oder einer Vielzahl von Kernspuren von schweren Ionen und von aus den Kernspuren durch Ätzung gebildeten Mikrolöchern, sowie Vorrichtung zur Durchführung des Verfahrens
US4293374A (en) * 1980-03-10 1981-10-06 International Business Machines Corporation High aspect ratio, high resolution mask fabrication
US4318752A (en) * 1980-05-16 1982-03-09 Bell Telephone Laboratories, Incorporated Heterojunction semiconductor laser fabrication utilizing laser radiation
DE3328839A1 (de) * 1983-08-10 1985-02-28 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer schichtstruktur fuer vertikale magnetische datenspeicherung
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer

Also Published As

Publication number Publication date
EP0238694B1 (en) 1992-01-29
US4732646A (en) 1988-03-22
DE3683763D1 (de) 1992-03-12
JPH0154860B2 (ja) 1989-11-21
EP0238694A1 (en) 1987-09-30

Similar Documents

Publication Publication Date Title
JPS62232139A (ja) 半導体ウエ−ハ上の位置合せマ−ク形成方法
Brodie et al. The physics of microfabrication
US4902898A (en) Wand optics column and associated array wand and charged particle source
EP0430593B1 (en) Method of cutting a silicon wafer by orientation dependent etching
Brodie et al. The physics of micro/nano-fabrication
US4534804A (en) Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer
JP3816484B2 (ja) ドライエッチング方法
US20150118604A1 (en) Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
US8084365B2 (en) Method of manufacturing a nano structure by etching, using a substrate containing silicon
Broers Combined electron and ion beam processes for microelectronics
US5259925A (en) Method of cleaning a plurality of semiconductor devices
JPH04211144A (ja) カンチレバーにされた微細先端を製造する方法
US8937019B2 (en) Techniques for generating three dimensional structures
US4999083A (en) Method of etching crystalline material with etchant injection inlet
JP3060693B2 (ja) ステンシルマスク形成方法
Spencer et al. Microstructure arrays produced by ion milling
JP2000251826A (ja) 荷電粒子ビーム照射装置
JP3967730B2 (ja) 空孔の形成方法および磁気抵抗効果素子の製造方法
KR20190020557A (ko) 패턴 형성 방법
US3895147A (en) Fabrication mask using divalent rare earth element
KR940008362B1 (ko) 엑스선 노광장치의 마스크 제조방법
EP0055322A2 (en) Miniature electrical connectors and methods of fabricating them
JP2007523486A (ja) 処理性に優れた小型基板を作成する方法
Benjamin et al. Electron collimating structures, evaporation masks and vacuum chucks made by anisotropic wet etching of silicon
Fischer et al. Microtooling and Microscopy with Heavy Ions Some Examples of Applied Research at GSI