JP2007523486A - 処理性に優れた小型基板を作成する方法 - Google Patents
処理性に優れた小型基板を作成する方法 Download PDFInfo
- Publication number
- JP2007523486A JP2007523486A JP2006553713A JP2006553713A JP2007523486A JP 2007523486 A JP2007523486 A JP 2007523486A JP 2006553713 A JP2006553713 A JP 2006553713A JP 2006553713 A JP2006553713 A JP 2006553713A JP 2007523486 A JP2007523486 A JP 2007523486A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- standard
- cavity
- small substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 193
- 239000011230 binding agent Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 9
- 238000007517 polishing process Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 60
- 235000012431 wafers Nutrition 0.000 description 54
- 239000004065 semiconductor Substances 0.000 description 20
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
大型の標準基板用の装置に適合する比較的小型の基板（12）の作成方法を提供する。標準基板（1）は凹部（8）が形成される表面（10）を有し、凹部内に小型基板が結合材層（13）によって結合される。凹部は表面と平行に広がる平坦な底部（9）を有するように形成される。凹部は、小型基板がその背面で標準基板の表面の凹部の底部に結合材層によって結合された後に小型基板の正面（14）が台ウェハの表面（10）と実質的に一致する自由表面を形成するような深さを有する。小型基板が凹部に位置付けられた標準基板をリソグラフィステッパー内にセットすると、自由表面上に形成されたフォトレジスト層に微細な寸法を有するパターンが投影される位置に、小型基板の自由表面が自動的に設置される。
Description
本発明は、より大きい標準的な基板用に設計された装置で処理されるのに適した比較的小さい基板を作成する方法であって、標準基板がキャビティの形成される表面を有し、該キャビティ内に処理対象の小型基板が結合材層によって取り付けられるところの方法に関する。
標準的な基板とは、例えば、直径150mmのシリコン基板である。そのようなシリコン基板では、とりわけ、リソグラフィ装置が利用可能であり、半導体デバイスに非常に多くの微小なコンポーネントを加工することができる。そのような装置では、0.12μmといった細部を有するパターンがレンズシステムを介してウェハ表面に設けられたフォトレジスト層にくっきりと描かれるように、ウェハが自動的に位置付けられる。このような先進的な装置は、より小さな直径の半導体ウェハには利用することができない。例えば直径100mmの小型ウェハ用に設計された装置では、ウェハ表面に描き得る細部は例えば0.5μm以上に限られる。
その他の材料も同様に可能であるが、処理される小型基板は、例えば、シリコンカーバイド等の半導体、又はインジウム燐若しくはガリウム砒素等のIII-V族化合物等の基板である。商業的に利用可能なこれらの半導体基板は上述の150mmより遙かに小さい直径を有する。最初の段落で説明された方法では、小型基板は標準基板の表面に設けられたキャビティに取り付けられ、キャビティ底部から見て外側にある小型基板の自由表面が標準基板の表面と実質的に一致するように注意が払われる。小型基板は上述の先進的なリソグラフィ装置で処理され得る。なぜなら、標準基板が上記装置に置かれると、表面に設けられたフォトレジスト層にパターンがくっきりと描かれるように、小型基板の自由表面が自動的に位置付けられるからである。現在、小型基板は同様に大口径のシリコン基板用に設計されたその他の装置、例えば、絶縁体及び導電体の層を堆積する装置、イオン注入する装置、及びウェハに製造された半導体素子を試験する装置、でも処理されることが可能である。
最初の段落で述べられた型式の方法であって、多数のキャビティが標準基板の表面に形成され、そのキャビティ内に結晶性シリコンカーバイドの小型基板が設けられる方法が特許文献１によって開示されている。標準基板は非晶質シリコンカーバイドなら成る。形成されるキャビティの深さは、キャビティ内に設けられる小型基板が標準基板の表面上に突出するようにされている。小型基板の厚さが標準基板のキャビティ深さを超えていることになる。続いて、表面上に突出している小型基板の部分が化学機械研磨処理によって除去される。このようにして、小型基板から成る自由表面は標準基板の表面に一致する。
従来方法の欠点は、標準基板の表面上に突出する小型基板の最上層が化学機械研磨処理によって除去されることにある。その結果、例えば薄い金属層やエピタキシャル成長層等の特別な最上層を表側に既に備えている小型基板を処理するには、上述の方法は不適切である。特に、II-VI族及びIII-V族半導体基板への半導体デバイスの製造においては、他層の最上部にエピタキシャル成長された多数の層を表側に備えるウェハが実際に使用される。バイポーラトランジスタを形成するためには、例えば、インジウムガリウム砒素のｎ型コレクタ層、インジウム燐の層、インジウムガリウム砒素のｐ型ベース層、インジウム燐の層、及びｎ型インジウムガリウム砒素のエミッタコンタクト層が連続してインジウム燐基板上にエピタキシャル成長される。
米国特許第６２４８６４６号明細書
本発明は、とりわけ、上記問題を解決した小型基板の処理方法を提供することを目的とする。
上記課題に鑑み、最初の段落で述べられた方法は本発明に従って、前記標準基板の前記キャビティが、前記表面と平行に広がる平坦な底部と、該標準基板の表面の該キャビティの底部に前記結合材層によって前記小型基板がその背面で取り付けられた後において該小型基板の正面が該標準基板の表面と実質的に一致する自由表面を形成するような深さと、を有するように形成されることを特徴とする。小型基板の正面は標準基板の表面と実質的に一致する自由表面を形成するので、小型基板はキャビティに取り付けられた後に表面処理にかけられる必要がない。故に、小型基板がキャビティに取り付けられるのに先立って、例えば薄い金属層又はエピタキシャル成長層等の特別な最上層を小型基板に設けることが可能である。
通例の最新技術のフォトリソグラフィ装置では、多数の相等しいパターンを半導体ウェハ表面に設けられたフォトレジスト層に互いに隣り合うように描くためにレンズシステムが用いられる。この装置は、短く、ステッパーと呼ばれている。パターン描画前の各時間に、このパターンがフォトレジスト層にシャープに描かれる位置まで、ウェハ表面がレンズシステムに対して移動される。このことは、ウェハがステッパーに置かれるときに搬送される始点に対して小さな距離にわたって、レンズシステムに向かう、あるいは離れるようにウェハが移動されることを意味する。150mmのシリコンウェハに適したＡＳＭＬ社のPAS5000ステッパーでは、この目的のため、上記始点からレンズシステムに向かう方向、又は離れる方向に約30μmにわたってウェハを移動させることが可能である。標準基板の表面のキャビティ内に設置された小型基板の正面が標準基板の表面とこれらの限度内で一致する場合、パターンはまた、小型基板の正面にもくっきりと描かれる。“実質的に一致する”という表現は、故に、“ある一定の限度内で一致する”ことを意味すると解釈されるものである。小型基板は、実際に、大型のシリコンウェハより小さい直径を有するだけではなく小さい厚さをも有するので、標準的な装置で処理可能な厚さを有する台ウェハを実際に形成可能であることが分かる。
標準基板は、例えば上述のシリコンカーバイド等のあらゆる種類の材料から作成されてもよいが、代わりに、標準的なシリコンウェハであってもよい。その場合、ウェハの正面にある表面にキャビティがエッチングされる。規定通りの深さと平坦な底部とを有するキャビティを形成することは困難である。この問題は、前記標準基板が、連続して、標準シリコンウェハの正面に酸化シリコン層を設ける工程、前記ウェハを前記酸化シリコン層で覆われたその正面で補助基板に取り付ける工程、前記ウェハの厚さが形成される前記キャビティの深さと一致するように前記シリコンウェハの背面を研磨処理にかける工程、及び前記酸化シリコン層で自動的に停止するエッチング処理によって、前記研磨された背面から前記キャビティを形成する工程、を行うことによって形成されることで取り除かれる。これにより、深さは研磨処理後のシリコンウェハの厚さによって決定される。厚さ680μmの150mmシリコンウェハから始められる場合、通例の化学機械研磨処理を用いて、例えば320μmまで、数μmの精度内で薄くすることができる。例えば通例のKOH溶液でのエッチング処理は酸化シリコン層で自動的に停止するので、規定通りの深さと非常に平坦な底部とを有するキャビティが得られる。
規定通りの深さと非常に平坦な底部とを有するキャビティを備える台ウェハを形成する別の方法では、前記標準基板が、連続して、標準シリコンウェハをその厚さが形成される前記キャビティの深さと一致する厚さとなるように該ウェハの背面から研磨処理にかける工程、前記研磨された背面に酸化シリコン層を設ける工程、前記ウェハを前記酸化シリコン層で覆われた研磨された背面で補助基板に取り付ける工程、及び前記酸化シリコン層で自動的に停止するエッチング処理によって、前記ウェハの正面から前記キャビティを形成する工程、を行うことによって形成される。この方法では、標準シリコンウェハの正面からは如何なる材料も除去されず、この正面がそのまま残されて標準基板の正面を形成する。
標準基板のキャビティの深さを決定するに当たっては、小型基板の厚さだけでなく、小型基板をキャビティに取り付けるための結合材層の厚さも考慮されなければならない。小型基板の厚さ及び結合材層の厚さはある一定の公差内で実現され得るだけであるので、キャビティへの取り付け後において、小型基板の正面は標準基板の表面とは厳密には一致しない。上述の約30μmという限度を考慮すると、実際には、精度良く行うことが必要である。これは、前記小型基板が、それをその平坦な正面で平坦な補助プレートに分離可能に取り付ける工程、該小型基板の背面に結合材層が設けられた後に前記補助プレートを該小型基板と共に前記標準基板の表面の前記キャビティに押し当てる工程、及び接着剤が硬化した後に前記補助基板を除去する工程によって、前記キャビティに取り付けられることによって、一層容易に実現され、その上、小型基板の正面は標準基板の表面と正確に一致することになる。このプロセスでは、小型基板を補助プレート23に減圧によって吸着させることによって、小型基板と平坦な補助プレートとの間の単純な分離可能結合が得られる。
図１及び２は、一定の縮尺で描かれていないが、より大型の標準基板を処理するのに適した装置で本発明に従った方法の第１実施形態によって処理される比較的小型の基板の前処理における数段階での断面図を示している。これらの図は単一の小型基板の前処理を示しているが、標準基板がより多くのキャビティ内により多くの小型基板を収容してもよいことは明らかである。
この第１実施形態の方法では、図１に示されるように、出発部材として直径150mm、厚さ約680μmの標準的なシリコンウェハ2を用いて標準基板1が形成される。続いて、ウェハ2の表面3にアライメント特徴4及びエッチングマスク5が設けられる。エッチングマスク5は、表面3に堆積された厚さ約120nmの窒化シリコン層6に形成される。エッチングマスク5は窓部7を備えている。エッチングマスクの形成後、通例のKOH溶液内で深さ約320μmのキャビティ8がシリコンウェハ2の表面3にエッチングされる。キャビティ8は、表面2に平行に広がる平坦な底部9、及び底部9と57°の角度を為す内壁11を有する。このように形成された標準基板1は、窒化シリコン層6の表面で形成された平坦表面10を有しており、平坦表面10にキャビティ8が形成されている。窒化シリコン層6の厚さは、キャビティ8の深さと比較して非常に小さいため、さらなる役割は果たさない。
図２に示されるように、キャビティの底部に塗布される厚さ約20μmの結合材層13によって、処理対象の小型基板12がキャビティ8内に取り付けられる。小型基板12は、この例では、直径20mm、厚さ300μmのインジウム燐ウェハである。このプロセスでは、底部9から見て外側である小型基板12の自由表面14が標準基板1の表面10と一致することが確保される。この目的ため、標準基板1に形成されたキャビティ8の深さは、標準基板1の表面10に設けられたキャビティ8の底部9に結合材層13によって小型基板12がその背面15で取り付けられた後において、小型基板12の正面14が標準基板1の表面10と実質的に一致する処理対象の自由表面を構成するような深さにされる。
標準基板1の表面10と実質的に一致する自由表面を小型基板12の正面14が構成するので、小型基板12は、キャビティ8に取り付けられた後に追加の表面処理を必要としない。従って、キャビティに取り付けられるのに先だって、小型基板に特別な最上層、例えば薄い金属層又はエピタキシャル成長層等、を設けることが可能である。この例ではインジウム燐から成る小型基板12には、その表面に多数のエピタキシャル成長層が設けられている。
標準基板1は、この例では、直径150mmの標準シリコンウェハと等しい寸法を有する。このようなシリコンウェハでは、とりわけ、0.12μmといった細部を有するパターンをウェハ表面に設けられたフォトレジスト層にレンズシステムを介してくっきりと描くことを可能にするリソグラフィ装置が利用可能である。小型基板12の正面14が標準基板1の表面10に一致することのおかげで、小型基板12の正面14は自動的に上記位置に配置され、標準基板1が上記フォトリソグラフィ装置に置かれるとき、表面10、14に設けられたフォトレジスト層にパターンがシャープに描かれることになる。
通例の最新技術のフォトリソグラフィステッパーでは、多数の相等しいパターンが、半導体ウェハ表面に設けられたフォトレジスト層にレンズシステムによって互いに隣り合うように描かれる。パターン描画前の各時間に、このパターンがフォトレジスト層にシャープに描かれる位置まで、ウェハ表面がレンズシステムに対して移動される。このプロセスでは、ウェハは、ウェハがステッパーに置かれるときに搬送される始点に対して小さな距離にわたって、レンズシステムに向かう、あるいは離れるように移動される。150mmのシリコンウェハに適したＡＳＭＬ社のPAS5000ステッパーでは、この目的のため、ウェハは上記始点からレンズシステムに向かう方向、又は離れる方向に約30μmにわたって移動され得る。小型基板12の正面14が標準基板1の表面10とこれらの限度内で一致する場合、パターンもまた、キャビティ8に取り付けられた小型基板12の正面14に自動的にくっきりと描かれる。標準基板1の表面10にあるアライメント特徴4は、多数のこのようなアライメント動作が続けて実行される場合に、小型基板12の正面14上のパターンが互いに対して正確な位置に描かれるように、標準基板1を上記リソグラフィ装置内で位置整合することを可能にする。標準基板1の表面10及び小型基板12の正面14は一致するので、小型基板12の正面14はこの目的のためのアライメント特徴を備える必要がない。このおかげで、小型基板12の正面14上の貴重なスペースが節約される。
小型基板12の直径及び厚さの双方が、直径150mmで厚さが約600μmである大口径シリコンウェハのそれらより小さいので、標準的な装置で処理可能な厚さを有する台ウェハを形成することができる。
図３乃至７は第２実施形態の方法を示している。図３に示されるように、標準的なシリコンウェハ16の正面17に厚さ約200nmの酸化シリコン層18を設けることによって標準基板1が形成される。この例では、酸化シリコン層18は通例の熱処理を用いて成長されたシリコン酸化膜である。図４に示されるように、このウェハ16は酸化シリコン層18で覆われた正面17で補助基板19に接着層20によって取り付けられる。接着層20は、この例では、シリコンウェハ16と同じ直径を有する厚さ約300μmのガラスディスクである。続いて、シリコンウェハ16が、その背面21を通例の化学機械研磨処理にかけることにより、形成されるべきキャビティ8の深さに一致する厚さにされる。この例では、この厚さは320μmである。
続いて、このように研磨されたシリコンウェハ16の背面22に、アライメント特徴4及びエッチングマスク5が、第１実施形態と同様に、また、図５に示されるように、背面22に堆積された厚さ約120nmの窒化シリコン層6に形成される。エッチングマスク5にはキャビティ8が形成されるべき位置に窓部7が設けられる。続いて、キャビティ8が通例のKOH溶液にてエッチングされる。エッチング処理は酸化シリコン層18が露出されると直ちに自動的に停止し、キャビティ8の底部9が酸化シリコン層18によって形成される。こうして、図６に示されるように、非常に平坦な底部9及び底部9と57°の角度を為す内壁11を有するキャビティ8が形成される。
続いて、形成されたキャビティ8に小型基板12が厚さ約20μmの結合層13によって取り付けられる。この例では、使用される結合材は紫外線硬化型接着剤である。この接着剤はガラスディスク20を介して紫外線に晒され得る。実際、多数の異なる種類のガラスから成るガラスディスクが利用可能であり、膨張係数が小型基板12材料のそれと実質的に整合する種類のガラスを選択することができる。膨張の相違が原因となって小型基板が割れたり標準基板から外れたりすることが起こり得るが、標準基板1はそのキャビティ内に設けられた小型基板12と共に、問題なく、熱処理にかけることが可能である。特に、上述のII-V族ウェハは非常に割れやすい。
図８乃至１０は第３実施形態の方法を示している。図８に示されるように、先ず標準的なシリコンウェハ16の正面17に厚さ約120nmの窒化シリコン層6を設けることによって標準基板が形成される。窒化シリコン層6には後の工程でエッチングマスク5が形成されることになる。酸化シリコン層18を設けることに先立ち、シリコンウェハ16が研磨処理によって所望の厚さである320μmにされる。続いて、研磨された背面22に酸化シリコン層18が設けられる。この例では、厚さ約200nmのシリコン酸化膜が面22に通例の手法で堆積される。続いて、先の実施形態で述べられたように、ウェハ16は酸化シリコン層18で覆われた面22側でガラス板19に接着層20によって取り付けられる。続いて、アライメント特徴4及びエッチングマスク5が窒化シリコン層6に形成される。次に、先の実施形態で述べられたのと同じ手法により、キャビティ8がウェハ1にエッチングされる。小型基板12が先の実施形態で述べられたのと同じ手法によりキャビティ8内に取り付けられる。この場合、標準基板の正面はそのまま残されている。
標準基板1のキャビティ8の深さを決定するに当たっては、上述の実施形態では、小型基板12の厚さだけでなく、小型基板12をキャビティ8に取り付けるための結合材の層13の厚さも考慮されなければならない。小型基板12の厚さ及び結合材層13の厚さはある一定の公差内で分かっているだけであるので、小型基板12をキャビティ8に取り付けた後において、小型基板12の正面14は標準基板1の表面10とは厳密には一致しない。上述の約30μmという限度を考慮すると、このことは、実際には精度が要求されることを意味する。図１１乃至１３は第４実施形態の方法を示している。小型基板12は、その正面14が標準基板1の表面10と正確に一致するように、キャビティ8に取り付けられる。小型基板12は、小型基板12をその平坦な正面14で平坦な補助プレート23に分離可能に取り付けることによって、キャビティ8に取り付けられる。この例では、小型基板12と平坦な補助プレート23との間の単純な分離可能結合が用いられる。すなわち、この場合、小型基板12を補助プレート23に吸着できるように、補助基板23にダクト24と、ライン26によって減圧状態が生成される空間25とが設けられる。続いて、図１２に示されるように、この例では紫外線硬化型接着剤である結合材層13が小型基板12の背面15に塗布された後、補助プレート23が標準基板1の表面10に押し当てられ、小型基板12がキャビティ8内に位置付けられる。接着剤が紫外線露光により硬化された後、補助プレート23が除去される。小型基板12の正面14は今度は標準基板1の表面10と正確に一致することになる。
Claims (9)
- 大型の標準基板用に設計された装置で処理されるのに適した比較的小型の基板を作成する方法であり、標準基板がキャビティの形成される表面を有し、該キャビティ内に処理対象の小型基板が結合材層によって取り付けられるところの方法であって、前記標準基板の前記キャビティが、前記表面と平行に広がる平坦な底部と、該標準基板の表面の該キャビティの底部に前記結合材層によって前記小型基板がその背面で取り付けられた後において該小型基板の正面が該標準基板の表面と実質的に一致する自由表面を形成するような深さと、を有するように形成されることを特徴とする方法。
- 前記標準基板が、連続して、標準シリコンウェハの正面に酸化シリコン層を設ける工程、前記ウェハを前記酸化シリコン層で覆われたその正面で補助基板に取り付ける工程、前記ウェハの厚さが形成される前記キャビティの深さと一致するように前記シリコンウェハの背面を研磨処理にかける工程、及び前記酸化シリコン層で自動的に停止するエッチング処理によって、前記研磨された背面から前記キャビティを形成する工程、を行うことによって形成されることを特徴とする請求項１に記載の方法。
- 前記標準基板が、連続して、標準シリコンウェハをその厚さが形成される前記キャビティの深さと一致する厚さとなるように該ウェハの背面から研磨処理にかける工程、前記研磨された背面に酸化シリコン層を設ける工程、前記ウェハを前記酸化シリコン層で覆われた研磨された背面で補助基板に取り付ける工程、及び前記酸化シリコン層で自動的に停止するエッチング処理によって、前記ウェハの正面から前記キャビティを形成する工程、を行うことによって形成されることを特徴とする請求項１に記載の方法。
- 前記小型基板が、該小型基板をその平坦な正面で平坦な補助プレートに分離可能に取り付ける工程、該小型基板の背面に結合材層が設けられた後に前記補助プレートを該小型基板と共に前記標準基板の表面の前記キャビティに押し当てる工程、及び接着剤が硬化した後に前記補助基板を除去する工程によって、前記キャビティに取り付けられることを特徴とする請求項２又は３に記載の方法。
- 前記小型基板が前記補助プレートに、該小型基板を該補助プレートに吸着させることによって、分離可能に取り付けられることを特徴とする請求項４に記載の方法。
- 前記シリコンウェハが、前記酸化シリコン層で覆われたその正面で補助基板として作用するガラスプレートに接着されることを特徴とする請求項２乃至５の何れかに記載の方法。
- 前記結合材として紫外線硬化型接着剤が用いられることを特徴とする請求項６に記載の方法。
- 前記シリコンウェハの研磨された背面側に、フォトリソグラフィ装置内で前記標準基板を自動的に位置整合するためのアライメント特徴が設けられることを特徴とする請求項２乃至７の何れかに記載の方法。
- 前記シリコンウェハの研磨された背面側に、該研磨された面に堆積された窒化シリコン層内に形成されるエッチングマスクが設けられることを特徴とする請求項２乃至８の何れかに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP04100661 | 2004-02-19 | ||
| PCT/IB2005/050436 WO2005083774A1 (en) | 2004-02-19 | 2005-02-02 | Method of making a small substrate compatible for processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007523486A true JP2007523486A (ja) | 2007-08-16 |
Family
ID=34896090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006553713A Pending JP2007523486A (ja) | 2004-02-19 | 2005-02-02 | 処理性に優れた小型基板を作成する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20070184580A1 (ja) |
| EP (1) | EP1719166A1 (ja) |
| JP (1) | JP2007523486A (ja) |
| KR (1) | KR20060134065A (ja) |
| TW (1) | TW200539257A (ja) |
| WO (1) | WO2005083774A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2971885A1 (fr) | 2011-02-18 | 2012-08-24 | Commissariat Energie Atomique | Procédé de réalisation d'un support de substrat |
| FR2982415B1 (fr) * | 2011-11-09 | 2014-06-13 | Commissariat Energie Atomique | Procede d'obtention d'un substrat pour la fabrication de semi-conducteur et substrat correspondant |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127146A (ja) * | 1984-11-26 | 1986-06-14 | Matsushita Electric Works Ltd | 故障解析用治具 |
| JPS63199442A (ja) * | 1987-02-16 | 1988-08-17 | Mitsubishi Electric Corp | ウエハ支持装置 |
| JPH03102849A (ja) * | 1989-09-14 | 1991-04-30 | Fujitsu Ltd | ウェハアダプタ及び露光装置 |
| US5349207A (en) * | 1993-02-22 | 1994-09-20 | Texas Instruments Incorporated | Silicon carbide wafer bonded to a silicon wafer |
| US5652436A (en) * | 1995-08-14 | 1997-07-29 | Kobe Steel Usa Inc. | Smooth diamond based mesa structures |
| JP3440769B2 (ja) * | 1997-06-30 | 2003-08-25 | 三菱住友シリコン株式会社 | ウェーハアダプタ |
| US6248646B1 (en) * | 1999-06-11 | 2001-06-19 | Robert S. Okojie | Discrete wafer array process |
| DE10156441A1 (de) * | 2001-05-18 | 2002-11-21 | Mattson Thermal Products Gmbh | Vorrichtung zur Aufnahme von scheibenförmigen Objekten und Vorrichtung zur Handhabung von Objekten |
-
2005
- 2005-02-02 WO PCT/IB2005/050436 patent/WO2005083774A1/en not_active Application Discontinuation
- 2005-02-02 EP EP05702872A patent/EP1719166A1/en not_active Withdrawn
- 2005-02-02 KR KR1020067016518A patent/KR20060134065A/ko not_active Application Discontinuation
- 2005-02-02 US US10/597,994 patent/US20070184580A1/en not_active Abandoned
- 2005-02-02 JP JP2006553713A patent/JP2007523486A/ja active Pending
- 2005-02-16 TW TW094104510A patent/TW200539257A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060134065A (ko) | 2006-12-27 |
| EP1719166A1 (en) | 2006-11-08 |
| US20070184580A1 (en) | 2007-08-09 |
| TW200539257A (en) | 2005-12-01 |
| WO2005083774A1 (en) | 2005-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864534B2 (en) | Semiconductor wafer | |
| US9412620B2 (en) | Three-dimensional integrated circuit device fabrication including wafer scale membrane | |
| US5869386A (en) | Method of fabricating a composite silicon-on-insulator substrate | |
| US8932938B2 (en) | Method of fabricating a multilayer structure with circuit layer transfer | |
| US20110037142A1 (en) | Soi wafer and method for forming the same | |
| TWI354325B (ja) | ||
| TW201911452A (zh) | 半導體晶片背面圖案與正面圖案精確對準的方法 | |
| JP2007523486A (ja) | 処理性に優れた小型基板を作成する方法 | |
| CN104062707B (zh) | 光纤对准基座阵列的制造方法 | |
| US12002792B2 (en) | Method and system for transferring alignment marks between substrate systems | |
| CN106653578B (zh) | 一种晶圆的加工方法 | |
| US20180019169A1 (en) | Backing substrate stabilizing donor substrate for implant or reclamation | |
| JP4333107B2 (ja) | 転写マスク及び露光方法 | |
| KR20040095731A (ko) | 하전 입자선 노광용 마스크 및 그 제조 방법 | |
| JP2003174030A (ja) | ウェハ及びその製造方法並びにウェハを用いた転写マスク | |
| JPS6127900B2 (ja) | ||
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| CN116137251A (zh) | 半导体器件及其通孔的形成方法 | |
| CN112530813A (zh) | 临时键合方法 | |
| US20040197939A1 (en) | Method and apparatus for sub-micron device fabrication | |
| JPS5827655B2 (ja) | アパ−チャ絞りの製造方法 | |
| KR19990003876A (ko) | 셀 프로젝션 마스크 제작 방법 | |
| JPH04372163A (ja) | 貼り合わせ基板の製造方法 | |
| JPH02205014A (ja) | 半導体装置の製造方法 | |
| JP2005303238A (ja) | 荷電粒子線露光用マスクおよびその製造方法 |