JPS62229862A - 封止枠を有する半導体素子搭載用回路基板 - Google Patents

封止枠を有する半導体素子搭載用回路基板

Info

Publication number
JPS62229862A
JPS62229862A JP61072069A JP7206986A JPS62229862A JP S62229862 A JPS62229862 A JP S62229862A JP 61072069 A JP61072069 A JP 61072069A JP 7206986 A JP7206986 A JP 7206986A JP S62229862 A JPS62229862 A JP S62229862A
Authority
JP
Japan
Prior art keywords
sealing frame
resin
semiconductor element
circuit board
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61072069A
Other languages
English (en)
Inventor
Toshihiko Yasue
敏彦 安江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP61072069A priority Critical patent/JPS62229862A/ja
Publication of JPS62229862A publication Critical patent/JPS62229862A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/26—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device including materials for absorbing or reacting with moisture or other undesired substances, e.g. getters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は≧ト導体素子を搭載し、この半導体素子に対し
て封止用樹脂をボッティングさせることにより、当該半
導体素子の封止を行なう直接実装方式に使用するための
回路基板に関するものである。
（従来の技術） 電子時計あるいは電卓等の半導体素子を使用した各種の
電子機器では、その小型化及び薄型化が商品としての付
加価値を高めるための重要な要素となっているため、こ
れらの電子機器に組込まれる回路基板に対して、できる
だけ厚さを薄くできる封止構造の開発が望まれている。
従来のこのような封止構造として採用されているものは
、半導体素子を回路基板に直接ダイボンディングし、半
導体素子のノくラドと回路基板のパターンとの間を金線
等のワイヤーによってボンディングして、さらにこれら
の上をエポキシ樹脂等の液状樹脂によつてボッティング
封止するものである。
この封１Ｆ構造においては、エポキシ樹脂等の液状樹脂
によって半導体素子をできる限り薄く封止すること、及
び液状樹脂の周囲への広がりを防止することが重要であ
り、この点に関し種々な提案がなされている。
すなわち、従来のボッティング封止した液状樹脂の周囲
への広がりを防止する構造としては、回路基板の半導体
素子搭載部の周囲に封止枠を設ける構造か採用されてい
る。ここで使用される封止枠としては、 （イ）熱可塑性及び熱硬化性樹脂等から成形した枠状体
（封止枠）を回路基板上に接着したもの （ロ）スクリーン印刷等の方法によりシリコン樹脂等の
撥水性を有する樹脂からなる枠状体を回路基板−Ｈに形
成したもの （ハ）上記（ロ）と同様の方法によりエポキシ樹脂等の
非撥水性の樹脂からなる枠状体を回路基板上に形成した
もの （ニ）感光性ソルダーレジスト用ドライフィルムにより
回路基板上に枠状体を形成したものなどがある。
しかしながら、上述の各封止枠を使用する場合には、そ
れぞれ以下に示すような問題点がある。
（発明か解決しようとする問題点） 上記（イ）の熱可塑性及び熱硬化性樹脂等から成形され
る枠状体は１回路基板の半導体搭載部が小さくなるにつ
れて枠状体の成形が困難になることから、究極の目的で
ある電子機器の小型化及び薄型化への対応が困難になる
のである。また。
このような枠状体は、回路基板上に接着剤や接着シート
等を使用して接着されるため、これらの接着剤等が枠状
体の接着部分からはみだしてワイヤーボンディング部を
汚染するから、当該回路基板においてボンディング不良
が発生し易いことになる。これとは逆に、以上の接着剤
等のはみだしを抑えようとすると接着不良を生じ１回路
基板と枠状体との間からボッティング封止された液状樹
脂が流出することにもなる。さらに、このような枠状体
を使用すること自体、この枠状体を回路基板に接着する
までに多数の工程を必要とし、製品そのものが高価にな
るということになる。
上記（ロ）のスクリーン印刷零の方法によるシリコン樹
脂等の撥水性を有する樹脂からなる枠状体は、実公昭４
９−４３８７３号、特開昭５３−２０７８号、特開昭５
３−２０７９号、特開昭５５−１３８２４０号公報にお
いて提案されているように、その撥水作用により非常に
優れた対土効果を示すが、これらの発明または考案によ
り得られる封止枠は１次のような重大な問題がある。
第一は、これらの発明または考案におけるシリコン樹脂
等の撥水性を有する樹脂をスクリーン印刷等の方法によ
り回路フ＾板の所定の位置に枠形成し、その後硬化させ
る工程において、シリコン樹脂等の撥水性を有する樹脂
中の低分子量の七ツマ−あるいはオリゴマーが浸み出す
ことは絶対に避けられないことである。この硬化中に浸
み出した低分子量のモノマーあるいはオリゴマーは、そ
れ自体も当然撥水性を有するものであり、これらのもの
が浸み出している部分に対しては、ボッティング封止さ
れる液状樹脂がはじかれてしまい、その部分は封止され
ない状態になるのである。
第二は、これらの発明あるいは考案におけるシリコン樹
脂等の撥水性を有する樹脂は、樹脂そのものの引裂強度
が小さくしかも接着力も一般的に小さいため、回路基板
から剥がれ易く、欠落した封と枠の一部からボ・ンティ
ング封止した液状樹脂が流れ出してしまい、良好な封止
が行なわれないのである。
上記（ハ）のスクリーン印刷等の方法によるエポキシ樹
脂等の非撥水性の樹脂からなる枠状体は、実開昭５５−
２５．３８１号、実開昭５７−２６５８号、実開昭５７
−１７８４５０号、実開昭５７−２０００３８号内報に
おいて提案されているか、これらの考案の封止枠はボッ
ティング封止されるエポキシ樹脂等の液状樹脂との親和
性が強いため、その封止効果は専ら封止枠の高さにより
支配される。そのため、封止枠の高さの微妙な変動ある
いは形成方法によっては避は難い凹凸やボッティング封
止される液状樹脂量のばらつき等により、ボッティング
封止した液状樹脂か流出するという欠点がある。
上記（ニ）の感光性ソルダーレジスト用ドライフィルム
からなる枠状体は、実公昭５７−１８７６８号公報にお
いて提案されているように、この材料もエポキシ樹脂等
の液状樹脂との親和性が強いため、その封止効果は（ハ
）の封止枠と同様に封Ｉヒ枠の高さにより支配される。
この場合の封止枠の高さの変動は非常に小さいが、ドラ
イフィルムそのものが非常に高価であることが最大の欠
点である。
このように従来の封止枠を有する半導体素子搭載用回路
基板は、前記従来例（ロ）に示すように、ボッティング
封［ヒされる液状樹脂が半導体素子搭載部を囲む封也枠
の内部全面に拡がりきらず、未封止部分が生じること、
及びこれとは逆に前記従来例（ハ）（ニ）に示すように
ボッティング封止される液状樹脂と半導体素子＠載部を
囲む封止枠との親和性が高いために、ボッティング封止
される液状樹脂が微妙なボッティング条件の変動により
封止枠を乗り越えて封止枠外部へ流出すること、さらに
前記従来例（イ）に示すように。
回路基板と封止枠との接ＭＭ９からボッティング封ＩＬ
される液状樹脂が流出することなど半導体素子搭載用回
路基板としての信頼性に係る重大な欠点を有してしくる
。その上、前記従来例（イ）及び（ニ）は１Ｍ止枠を形
成する工程が複雑で、しかも材料費が割高であるなど、
実際にこれを採用することは非常に困難である。
本発明は、以上のような従来の封と枠を有する半導体素
子搭載用回路基板における各種問題点を解決すべくなさ
れたもので、その目的とするところは、ボッティング封
止されるエポキシ樹脂等の液状樹脂が半導体素子ｇ載部
を囲む封止枠の内部全面に広がり、しかも封止枠を越え
て流出しないような封止枠を簡単な構成によって提供す
ることにある。
（ＬＳＩ題点な解決するための手段） 上記の目的を達成するために１本発明の発明者が鋭意研
究を重ねた結果１次に示す封止枠を有する半導体素子搭
載用回路基板が、従来のものに比べ格段に優れているこ
とを見出した。
すなわち、本発明は、半導体素子搭載用回路基板の半導
体素子搭載部の周囲に形成された封止枠（５）が、熱硬
化性樹脂と撥水性充填剤（６）とを主成分として含む混
合物により形成され、かつ封止枠（５）表面に前記撥水
性充填剤（６）が露出されてなることを特徴とする封止
枠（５）を有する半導体素子搭載用回路基板である。
次に、この発明に掛る手段をより詳細に説明する。
本発明における半導体素子搭載用回路基板は。
ＩＣ，ＬＳＩ等の能動部品を直接搭載することができる
回路基板を総称するものであり、材質はガラスエポキシ
樹脂、ポリイミドフィルム等の有機質基板、アルミナ等
のセラミック基板あるいはアルミ等の金属基板等何れで
もよく、特に限定するものではない。
この半導体素子ｔｇ載用回路基板の半導体素子搭載部は
基板に対しで凹部を形成したもの、あるいは形成してい
ないものの何れでもよい。
本発明の封止枠（５）は、熱硬化性樹脂と撥水性充填剤
（６）との混合物により形成され、しかも第１図に示す
ように、封止枠（５）の表面に撥水性充填剤（６）が露
出されていることが特徴である。
この封止枠（５）の構成成分である熱硬化性樹脂とは、
エポキシ樹脂、フェノール樹脂、メラミン樹脂及びこれ
らの変性樹脂を総称するものであり、必要に応じてシリ
カ、タルク等の充填剤や１着色のための顔料などを添加
しても差し支えない。また、撥水性充填剤とは、フッ素
系樹脂あるいは・シリコン系樹脂のポリマー状態のもの
を粉粒状体としたものであり、その粒径等は特に限定す
るものではない、この撥水性充填剤（６）は、それ自体
既にポリマー状態であるため、従来の撥水性樹脂の硬化
過程において認められたような低分子量のモノマーある
いはオリゴマーの浸み出しは全く起こらない。
本発明の封止枠（５）の一つの構成成分である熱硬化性
樹脂は１回路基板との接着性が良く１表面硬度も高いの
で一定の固定形状を有するものとしての封止枠（５）を
形成する成分としては最適なものである。４￥に、エポ
キシ樹脂は回路基板との親和性が高く、最も適している
。
これに対して、他の一つの構成成分である撥水性充填剤
（６）は、それ自体が有する撥水性により、ボッティン
グ封止される液状樹脂を封止する役割を果すものである
。特に、フッ素系樹脂の粉粒状体は化学的な安定性が高
く、最適である０本発明においては、前記熱硬化性樹脂
及び撥水性充填剤（６）を必須成分とするものであるが
、その他にシリカ、タルク、アルミナ等の充填剤、有機
及び無機の顔料、各種可塑剤、増粘剤、チキソ剤及び消
泡剤などを必要に応じて添加することは全く差支えない
。
本発明は１曲述の熱硬化性樹脂と撥水性充填剤（６）と
を必須成分として含む混合物により形成された封１ｈ枠
（５）の表面に撥水性充填剤（６）が露出されているこ
とが必要である。すなわち、第２図に示すように封止枠
（５）表面に露出されている撥水性充填剤（６）の撥水
作用により、その接触部分においてボッティング：ｌ＋
止される液状樹脂が大きな接触角を示すので、ボッティ
ング封止される液状樹脂が封と枠（５）を越えて封止枠
（５）の外へ流出することが完全に阻止される。
（実施例） 次に本発明の封止枠（５）を形成する一実施例によって
具体的に説明するが１本発明の封止枠（５）は以下の実
施例に限定されるものではない。
まず、　、Ｉ！８硬化性樹脂としては、ノボラック型エ
ポキシ樹脂を主成分とするソルダーレジストインクを選
定する。ついで、この樹脂に対して撥水性充填剤（６）
として３〜３０ｆｆｌ量％のポリテトラフルオロエチレ
ン（以下ＰＴＦＥと略す）の微粉末を配合し、ミキサー
で予備混合した後、３木ロールミルにより十分に混練し
、ＰＴＦＥを均一に分散させる。ここで、撥水性充填剤
（６）の配合比率を限定した理由は、この配合比率が３
重量％未満の場合は封止枠（５）表面に露出するＰＴＦ
Ｈの粒子が少なすぎ、所望する撥水効果が得られないた
めであり、逆にこの配合比率が３０重量％を越える場・
合は、ソルダーレジストインクとＰＴＦＥとの混合物の
粘度が高くなり成形性が悪くなること、及び硬化した後
の強度が弱くなることなどの聞届な生ずるからである。
ただし、ＰＴＦＨの配合比率の上限は、使用するソルダ
ーレジストインク中のシリカあるいはタルクなどの充填
剤の量との合計昔て規制されるので、−概に限定するこ
とは難しい。
ついで、このＰＴＦＥ混合ソルダーレジストインクを、
通常のスクリーン印刷法あるいはスタンプ法等の方法に
より、半導体素子搭載用回路基板の半導体素子搭載部の
周囲に枠状に塗布した後、熱風炉あるいは・遠赤外線炉
等で加熱硬化させる。
この硬化した状態の封止枠（５）の表面は殆ど熱硬化性
ｓ＋ｒｍにより覆われた状態であり、このままでは封止
枠（５）の表面における撥水作用は殆ど期待できない。
つぎに、封止枠（５）の表面に撥水性充填剤（６）であ
るポリテトラフルオロエチレンの微粉末を露出させる方
法であるが、硬化した封止枠（５）の表面をパフ等によ
り研磨することによって容易に達成できる。
このようにして成形された封止枠（５）を有する半導体
素子搭載用回路基板の半導体素子搭載部に半導体素子（
８）をダイボンディングし、半導体素子（８）のパット
と回路基板のパターン（２）との間を金線等のワイヤー
（９）によってワイヤーボンディングした後、封止枠（
５）の内部へ液状のエポキシ樹脂をボッティング封止し
、加熱により硬化させたとき、液状のエポキシ樹脂は前
記第２図に示すように封止枠（５）の頂部において大き
な接触角を示し、封止枠（５）を乗り越えて周囲へ流れ
出すことかない。
（発明の効果） 以上のように本発明の封止枠（５）を有する半導体素子
搭載用回路基板は、撥水性充填剤（６）が封１枠（５）
の表面に露出しているため、その充水効果により封１ヒ
効果が非常に高いこと、撥水性充填剤（６）がポリマー
状態であるため、低分子量の七ツマ−あるいはオリゴマ
ーが浸み出さないので。
ボッティング封止される液状樹脂が封止枠（５）内に完
全に広がること、熱硬化性樹脂を結合材としているため
１回路基板との密着力が高く剥がれないこと、撥水効果
が高いので封１枠（５）の高さを低くでき、電子機器の
小型化への対応に向いていること、スクリーン印刷等の
方法が採用できるので安価であることなど、多くの効果
があり産業上極めて有用である。
【図面の簡単な説明】
第１図は本発明の封止枠を有する半導体素子搭載用回路
基板を示す部分拡大断面図、第２図は本発明の封止枠を
有する半導体素子搭載用回路基板に半導体素子を実装し
たのち、液状樹脂によりボッディング封止した状態を示
す部分拡大断面図である。 符　　　号　　　の　　　説　　　明 ｌ・・・基板、２・・・導体パターン、３・・・ソルダ
ーレジスト、４・・・ダイパッド、５・・・封Ｉヒ枠、
６・・・撥水性充填剤、７・・・ダイボンドペースト、
８−・・半導体素子、９・・・ワイヤー、Ｉ　Ｏ−・・
封止樹脂。

Claims (1)

  1. 【特許請求の範囲】 １）、半導体素子搭載用回路基板の半導体素子搭載部の
    周囲に形成された封止枠が、熱硬化性樹脂と撥水性充填
    剤とを主成分として含む混合物により形成され、かつ封
    止枠表面に前記撥水性充填剤が露出されてなることを特
    徴とする封止枠を有する半導体素子搭載用回路基板。 ２）、前記熱硬化性樹脂がエポキシ系樹脂であることを
    特徴とする特許請求の範囲第１項に記載の封止枠を有す
    る半導体素子搭載用回路基板。 ３）、前記撥水性充填剤がフッ素系樹脂の粉末であるこ
    とを特徴とする特許請求の範囲第１項または第２項に記
    載の封止枠を有する半導体素子搭載用回路基板。
JP61072069A 1986-03-28 1986-03-28 封止枠を有する半導体素子搭載用回路基板 Pending JPS62229862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61072069A JPS62229862A (ja) 1986-03-28 1986-03-28 封止枠を有する半導体素子搭載用回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61072069A JPS62229862A (ja) 1986-03-28 1986-03-28 封止枠を有する半導体素子搭載用回路基板

Publications (1)

Publication Number Publication Date
JPS62229862A true JPS62229862A (ja) 1987-10-08

Family

ID=13478743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61072069A Pending JPS62229862A (ja) 1986-03-28 1986-03-28 封止枠を有する半導体素子搭載用回路基板

Country Status (1)

Country Link
JP (1) JPS62229862A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670595A1 (en) * 1994-02-08 1995-09-06 Dow Corning Toray Silicone Company, Limited Resin-sealed semiconductor device
WO2015152240A1 (ja) * 2014-04-02 2015-10-08 三菱鉛筆株式会社 ポリテトラフルオロエチレンの油性溶剤系分散体
JP2015199903A (ja) * 2014-04-03 2015-11-12 三菱鉛筆株式会社 エポキシ樹脂材料添加用のポリテトラフルオロエチレンの油性溶剤系分散体
JP2015199902A (ja) * 2014-04-02 2015-11-12 三菱鉛筆株式会社 レジスト材料添加用のポリテトラフルオロエチレンの油性溶剤系分散体
KR20160140779A (ko) * 2014-04-02 2016-12-07 미쓰비시 엔피쯔 가부시키가이샤 폴리테트라플루오로에틸렌의 유성 용제계 분산체
JP2020107692A (ja) * 2018-12-27 2020-07-09 トヨタ自動車株式会社 プリント配線回路基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0670595A1 (en) * 1994-02-08 1995-09-06 Dow Corning Toray Silicone Company, Limited Resin-sealed semiconductor device
WO2015152240A1 (ja) * 2014-04-02 2015-10-08 三菱鉛筆株式会社 ポリテトラフルオロエチレンの油性溶剤系分散体
JP2015199902A (ja) * 2014-04-02 2015-11-12 三菱鉛筆株式会社 レジスト材料添加用のポリテトラフルオロエチレンの油性溶剤系分散体
KR20160140779A (ko) * 2014-04-02 2016-12-07 미쓰비시 엔피쯔 가부시키가이샤 폴리테트라플루오로에틸렌의 유성 용제계 분산체
JP2015199903A (ja) * 2014-04-03 2015-11-12 三菱鉛筆株式会社 エポキシ樹脂材料添加用のポリテトラフルオロエチレンの油性溶剤系分散体
JP2020107692A (ja) * 2018-12-27 2020-07-09 トヨタ自動車株式会社 プリント配線回路基板の製造方法

Similar Documents

Publication Publication Date Title
US6784555B2 (en) Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US6238223B1 (en) Method of depositing a thermoplastic polymer in semiconductor fabrication
KR910000998B1 (ko) 전자부품의 실장방법
CN107924912A (zh) 半导体器件及其制造方法
US6822339B2 (en) Semiconductor device
JPS62229862A (ja) 封止枠を有する半導体素子搭載用回路基板
CN1970623B (zh) 液状环氧树脂组成物
JPS62229863A (ja) 封止枠を有する半導体素子搭載用回路基板
JPS62232944A (ja) 封止枠を有する半導体素子搭載用回路基板
JPS62235315A (ja) 封止枠形成用樹脂組成物及びそれにより形成された封止枠を有する半導体素子搭載用回路基板
JPS58182837A (ja) 樹脂封止半導体装置の製造方法
JP2000036506A (ja) 半導体装置の製法
JP2000297263A (ja) 高密度半導体用の接着剤
JPS62104044A (ja) パツシベ−シヨン方法
JP2001110947A (ja) Ｉｃ封止材、非接触ｉｃカード用インレットの製造方法及びこの方法で作製されたｉｃカード
JP2000269247A (ja) 半導体素子の封止方法及びそれを用いた半導体素子
JPS63248822A (ja) 半導体装置封止用エポキシ樹脂組成物
JPH01238150A (ja) 半導体装置
JP2002057175A (ja) 電子部品の製造方法及び当該方法で用いる液状樹脂
JP2004146639A (ja) 電子部品製造方法および電子部品
JPH01107561A (ja) プリント配線板
JPH07283253A (ja) 半導体装置の製造方法
JP2594244B2 (ja) 半導体封止方法
JPH09283894A (ja) 混成集積回路装置およびその製造方法
JPH01107562A (ja) プリント配線板