JPS62229843A - 半導体単結晶の異方性エツチング方法 - Google Patents
半導体単結晶の異方性エツチング方法Info
- Publication number
- JPS62229843A JPS62229843A JP7078286A JP7078286A JPS62229843A JP S62229843 A JPS62229843 A JP S62229843A JP 7078286 A JP7078286 A JP 7078286A JP 7078286 A JP7078286 A JP 7078286A JP S62229843 A JPS62229843 A JP S62229843A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- etching
- corner
- single crystal
- anisotropic etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 30
- 239000013078 crystal Substances 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は誘電体分離形半導体装置における素子間分離
のＶ形溝形成などに用いられる半導体単結晶の異方性エ
ツチング方法に関する。
のＶ形溝形成などに用いられる半導体単結晶の異方性エ
ツチング方法に関する。
シリコン単結晶を用いた誘電体分離形半導体集精回路に
おいて、素子間を分離するためのＶ形溝を形成する工程
がある。Ｖ形溝形成は、Ｋ ＯＨやヒドラジンなどのエ
ッチャントが結晶面によって異ったエツチング速度をも
つ特徴を利用したもので、シリコン単結晶の場合は、（
１００）面のウェハ表面上に ＜１１０＞方向に走る溝
を形成すると、溝の側面にエツチングされない（１１１
）面の傾斜面が呪われ、Ｖ形となる。この異方性エツチ
ングのマスクとしては熱酸化１１％ Ｓ ｉＯｔが用い
られる。マスクパターンの一例を第２図に示した。２１
はシリコン単結晶層の表面、２２はＳｉｏ、のマスクで
ある。
おいて、素子間を分離するためのＶ形溝を形成する工程
がある。Ｖ形溝形成は、Ｋ ＯＨやヒドラジンなどのエ
ッチャントが結晶面によって異ったエツチング速度をも
つ特徴を利用したもので、シリコン単結晶の場合は、（
１００）面のウェハ表面上に ＜１１０＞方向に走る溝
を形成すると、溝の側面にエツチングされない（１１１
）面の傾斜面が呪われ、Ｖ形となる。この異方性エツチ
ングのマスクとしては熱酸化１１％ Ｓ ｉＯｔが用い
られる。マスクパターンの一例を第２図に示した。２１
はシリコン単結晶層の表面、２２はＳｉｏ、のマスクで
ある。
ところが、深さ１０−以上の深いＶ形溝を形成しようと
すると、エツチング時間が長くなることに伴い、パター
ンの角部にサイドエッチが進行し。
すると、エツチング時間が長くなることに伴い、パター
ンの角部にサイドエッチが進行し。
（１０Ｇ）面で溝の方向が＜ｔｔｏ＞の場合、（２１１
）面が現われてくる。第３図が深いＶ形溝を形成した場
合の単結晶表面の形状で、３１が溝領域である。マスク
で表面保護されていた単結晶表面領域３２は。
）面が現われてくる。第３図が深いＶ形溝を形成した場
合の単結晶表面の形状で、３１が溝領域である。マスク
で表面保護されていた単結晶表面領域３２は。
角部のサイドエッチが進行して多角形に変形する。
半導体素子を島状に分離された単結晶領域に形成するわ
けであるが、このサイドエッチによる形状の変化は素子
設計を複雑にするばかりでなく、素子形成のための有効
面積が小さくなる欠点をもつ。
けであるが、このサイドエッチによる形状の変化は素子
設計を複雑にするばかりでなく、素子形成のための有効
面積が小さくなる欠点をもつ。
この発明は上述した従来技術の問題点を改良したもので
、角部のサイドエッチを防止した半導体単結晶の異方性
エツチング方法を提供することを目的とする。
、角部のサイドエッチを防止した半導体単結晶の異方性
エツチング方法を提供することを目的とする。
この発明による半導体単結晶の異方性エツチング方法は
、エツチングマスクパターンの単純な変更によって実施
することができ、サイドエッチによる角部のパターンく
ずれを小さくすることができる。したがって、半導体素
子を形成する有効面積を大きくして集積度を高くするこ
とができる。
、エツチングマスクパターンの単純な変更によって実施
することができ、サイドエッチによる角部のパターンく
ずれを小さくすることができる。したがって、半導体素
子を形成する有効面積を大きくして集積度を高くするこ
とができる。
以上この発明の詳細な説明する。結晶面（１００）のシ
リコンウェハを熱酸化して約５００ＯＡのＳｉＯ２膜を
形成する。つぎに、フォトエツチング技術によって、Ｖ
形溝形成部のＳｉｏ、を除去するのであるが、そのマス
クとして、本発明による第１図のものを用いる。第１図
は、第２図におけるＳｉｎ。
リコンウェハを熱酸化して約５００ＯＡのＳｉＯ２膜を
形成する。つぎに、フォトエツチング技術によって、Ｖ
形溝形成部のＳｉｏ、を除去するのであるが、そのマス
クとして、本発明による第１図のものを用いる。第１図
は、第２図におけるＳｉｎ。
膜の角部の形状を改良したもので、深さ５０μｓのＶ形
溝を形成するためにａ＝１００１ｍ、 ｂ ＝３０μｓ
、θ＝６４゜とした。第１図で、斜線で示した領域は５
ｉｎ２膜を残す部分（１２）で、白の領域（１１）に■
形溝を形成する。溝が走る方向は、互に直交する （１
１０）方向を選んだ、Ｖ形溝形成のための異方性エツチ
ングにはヒドラジンとエチレニジアミンとの混合液を用
いた。このエツチング液によるエッチ速度は、（１００
）面について、１気圧の沸点で約１μ／分であるから、
沸騰させながら約５０分のエツチングを行った。その結
果、パターンの角部に設けた突起部のエツチングが進行
し、エツチング終了時点で。
溝を形成するためにａ＝１００１ｍ、 ｂ ＝３０μｓ
、θ＝６４゜とした。第１図で、斜線で示した領域は５
ｉｎ２膜を残す部分（１２）で、白の領域（１１）に■
形溝を形成する。溝が走る方向は、互に直交する （１
１０）方向を選んだ、Ｖ形溝形成のための異方性エツチ
ングにはヒドラジンとエチレニジアミンとの混合液を用
いた。このエツチング液によるエッチ速度は、（１００
）面について、１気圧の沸点で約１μ／分であるから、
沸騰させながら約５０分のエツチングを行った。その結
果、パターンの角部に設けた突起部のエツチングが進行
し、エツチング終了時点で。
長方形パターンの角部に近い単結晶の島が形成できて、
角部のサイドエッチによる欠損を著しく小さくすること
ができた。
角部のサイドエッチによる欠損を著しく小さくすること
ができた。
本発明の実施例において、シリコンの異方性エツチング
液としてヒドラジンを主成分とした混合液を用いたが、
アルカリ系のＮａＯＨ，ＫＯＨなどの水酸化物を主成分
としたものでもよい。
液としてヒドラジンを主成分とした混合液を用いたが、
アルカリ系のＮａＯＨ，ＫＯＨなどの水酸化物を主成分
としたものでもよい。
またＶ形溝の走る方向を ＜１１０＞方向に選んだが、
本発明は、（１１０）面など他の結晶面、 ＜１００
＞など他の結晶方位の場合にも有用である。
本発明は、（１１０）面など他の結晶面、 ＜１００
＞など他の結晶方位の場合にも有用である。
溝の断面形状は、 （１０Ｇ）面で＜１１０＞方向の溝
形成の場合Ｖ形となるが、長方形やＵ形など任意の形状
の場合にも適用できる。
形成の場合Ｖ形となるが、長方形やＵ形など任意の形状
の場合にも適用できる。
半導体単結晶としてシリコンを例に引用したが、半導体
材料として、ゲルマニウムなどのダイヤモンド形結晶構
造、Ｇ ａ Ａ ｓなど■−ｖ属のせん亜鉛拡形結晶構
造にも適用できる。
材料として、ゲルマニウムなどのダイヤモンド形結晶構
造、Ｇ ａ Ａ ｓなど■−ｖ属のせん亜鉛拡形結晶構
造にも適用できる。
第１図は本発明によるパターン角部にＯ＜９０”とする
角部補償パターンを設けたエツチングマスクの一例を示
す図、第２図は従来法によるエツチングマスクを示す図
、第３図は第２図のエラチン１１：ＳｉＯ□を残す部分
。 １２：Ｖ溝を形成する領域、 １３ ： １１と１３との界面。 第１図 第２図 ｇ３ 図
角部補償パターンを設けたエツチングマスクの一例を示
す図、第２図は従来法によるエツチングマスクを示す図
、第３図は第２図のエラチン１１：ＳｉＯ□を残す部分
。 １２：Ｖ溝を形成する領域、 １３ ： １１と１３との界面。 第１図 第２図 ｇ３ 図
Claims (1)
- 半導体単結晶層の表面に、異方性エッチングによって溝
を形成するにあたり、エッチングマスクパターンの角部
に溝の方向に対して傾きをもった突起を設け、パターン
角部の内角を９０°より小さくしたことを特徴とする半
導体単結晶の異方性エッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7078286A JPS62229843A (ja) | 1986-03-31 | 1986-03-31 | 半導体単結晶の異方性エツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7078286A JPS62229843A (ja) | 1986-03-31 | 1986-03-31 | 半導体単結晶の異方性エツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62229843A true JPS62229843A (ja) | 1987-10-08 |
Family
ID=13441436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7078286A Pending JPS62229843A (ja) | 1986-03-31 | 1986-03-31 | 半導体単結晶の異方性エツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62229843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011004863A1 (de) | 2010-03-02 | 2012-03-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| US8604584B2 (en) | 2010-03-02 | 2013-12-10 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5351970A (en) * | 1976-10-21 | 1978-05-11 | Toshiba Corp | Manufacture for semiconductor substrate |
-
1986
- 1986-03-31 JP JP7078286A patent/JPS62229843A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5351970A (en) * | 1976-10-21 | 1978-05-11 | Toshiba Corp | Manufacture for semiconductor substrate |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011004863A1 (de) | 2010-03-02 | 2012-03-29 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
| US8604584B2 (en) | 2010-03-02 | 2013-12-10 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US9355858B2 (en) | 2010-03-02 | 2016-05-31 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857477A (en) | Process for fabricating a semiconductor device | |
| US4685198A (en) | Method of manufacturing isolated semiconductor devices | |
| US5149669A (en) | Method of forming an isolation region in a semiconductor device | |
| US5393692A (en) | Recessed side-wall poly plugged local oxidation | |
| KR20030027723A (ko) | 반도체 장치용 기판을 제조하는 방법 및 반도체 장치용 기판 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| JPS6237936A (ja) | 異なる厚さの層に同時に開孔を形成する方法 | |
| JPS62229843A (ja) | 半導体単結晶の異方性エツチング方法 | |
| US4496418A (en) | Process for forming an improved silicon-on-sapphire device | |
| US6265286B1 (en) | Planarization of LOCOS through recessed reoxidation techniques | |
| EP0318555B1 (en) | Semiconductor field oxide formation process | |
| JPH0413854B2 (ja) | ||
| JPH0336302B2 (ja) | ||
| KR100189733B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| US5861339A (en) | Recessed isolation with double oxidation | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPH02260442A (ja) | 誘電体分離型半導体基板 | |
| US5273807A (en) | Substrate having a V-shaped groove of a special configuration in a substrate | |
| JPH0338733B2 (ja) | ||
| JPS6231492B2 (ja) | ||
| JPH0666385B2 (ja) | 半導体装置の製造方法 | |
| JPH0737873A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPS595644A (ja) | 半導体装置の製造方法 |