JPS62227Y2 - - Google Patents

Info

Publication number
JPS62227Y2
JPS62227Y2 JP1980062565U JP6256580U JPS62227Y2 JP S62227 Y2 JPS62227 Y2 JP S62227Y2 JP 1980062565 U JP1980062565 U JP 1980062565U JP 6256580 U JP6256580 U JP 6256580U JP S62227 Y2 JPS62227 Y2 JP S62227Y2
Authority
JP
Japan
Prior art keywords
wiring board
circuit
board
heat
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980062565U
Other languages
English (en)
Other versions
JPS56164576U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980062565U priority Critical patent/JPS62227Y2/ja
Publication of JPS56164576U publication Critical patent/JPS56164576U/ja
Application granted granted Critical
Publication of JPS62227Y2 publication Critical patent/JPS62227Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【考案の詳細な説明】 本考案は、回路素子取付位置の下部に発熱体が
設けられている基板であつて、この発熱体を局部
加熱させることで所定の回路素子のみを取りはず
せる配線基板に関するものである。
1枚の基板(厚膜配線基板、プリント基板な
ど)上に複数個の回路素子(集積回路素子、半導
体素子、抵抗素子、コンデンサなど)を搭載した
混成集積回路モジユールは、その製造工程および
エージング工程中に回路素子の性能が低下した
り、あるいは素子の誤搭載により所要の特性が得
られないことがある。このような場合には、性能
が低下した回路素子あるいは誤搭載の回路素子を
取外して、新しい所要の回路素子を取付けてい
る。この回路素子の交換作業においては、基板と
回路素子を接合している低融点金属あるいは接合
剤を加熱して、溶融あるいは軟化させた状態で回
路素子を基板から取外し、新品を取付けなければ
ならない。
この場合、交換する回路素子以外の素子取付部
分は、接続性の確保、回路素子の特性劣化防止の
点から極力加熱されないことが望ましい。このた
め、従来は赤外線ランプを用いて赤外線を集光さ
せて局部加熱を行なう方法、および熱風を小口径
のノズルから吹出させて局部加熱をする方法をと
つていた。しかし、これらの方法では、所要面の
みの局部加熱および加熱個所における温度制御が
難かしく極めて作業性が悪いという欠点があつ
た。
本考案の目的は、上記した従来技術の欠点をな
くし、任意の回路素子取付面のみを精度よく局部
加熱できるようにした配線基板を提供するにあ
る。
本考案は、複数個の回路素子を取付けた配線基
板のその取付面の下部に、各回路素子の取付け領
域毎に独立して発熱する発熱体が設けられている
ことを特徴とし、この基板は発熱体に外部から電
圧を印加して発熱させることにより、所定の回路
素子取付面が局部発熱され、所望に回路素子のみ
が取りはずせる。
以下、本考案を図面にしたがつて更に説明す
る。第1図は、本考案の第一の実施例である。同
図において、厚膜配線基板1上に形成された導体
2の端末には、電極a1,a2,a3,a4が形成されて
いる。一方、半導体素子3の電極b1,b2,b3,b4
には各々はんだで形成された接合用の突起4が設
けられている。そして、このはんだ突起4を厚膜
配線基板1の電極a1…a4に接合させて加熱し、突
起4を溶融させて厚膜配線基板1を半導体素子3
を接合してある。発熱体5は導体6によつて電圧
印加端子7とつながつている。予熱盤8は、ヒー
ター(図示してない)によつて上面が接合用のは
んだが溶融しない範囲で均一な温度に保持されて
おり、この上に厚膜配線基板1を載置して、厚膜
配線基板1の予備加熱を行なう。
上記構成において、半導体素子3にこの半導体
素子3を厚膜配線基板1から引離す方向の引張力
Fを付加した状態で、電圧印加端子7に電圧印加
することにより、発熱体5に通電され、発熱体5
は発熱する。この熱は、厚膜配線基板1の上面に
達し、さらに電型a1…a4を加熱してはんだ突起4
を加熱する。したがつて、はんだ突起4は、電極
a1…a4との接合剖から溶融が始まり、電極a1…a4
の全ての接合面が溶融すると、引張り力Fによつ
て半導体素子3が引上げられ、半導体素子3は厚
膜配線基板1から取外される。
半導体素子3を取外した後に新しい別の半導体
素子を取りつけるには、取外しと逆の操作を行な
うことで達成できる。第1図を用いて説明すれ
ば、新しい半導体素子3の電極b1…b4にははんだ
突起4が設けられており、このはんだ突起4を厚
膜配線基板1の電極a1…a4の上に位置合せして定
置する。この状態で電圧印加端子7に電圧を印加
することにより、発熱体5が発熱しこの熱が突起
4に伝達されてはんだ突起4が溶融し、電極a1
a4と接合される。この場合はんだ突起4と電極a1
…a4のぬれをよくするため、フラツクスを電極a1
…a4上に塗布して作業を行なう。
第2図は本考案の第二の実施例を示すもので、
厚膜配線基板1の表面には素子取付エリアc1〜c9
がある。また厚膜配線基板1の周辺には、電圧印
加端子X1,X2,X3,およびY1,Y2,Y3が露出し
て形成してあり、これらは縦および横方向に走る
導体2,2′等とつなり、その先端に接続された
発熱体R1…R9につながる。厚膜配線基板1上面
の素子取付エリア内には、第1図で説明した如く
素子と接合するための電極aおよび導体2があ
り、これらの下部に絶縁層を介して第2図に示す
発熱体R1〜R9がある。各発熱体は、電圧印加端
子X1…X3,とY1…Y3の任意の組合せを選定する
ことにより、任意の発熱体のみ発熱させることが
できる。
このような構成において、素子取付エリア上に
接続された素子のうち、交換を必要とする素子の
取付けられている部分の発熱用パターンRiに接
続する電圧印加端子XiおよびYjを選定し、その
端子に電圧を印加することにより発熱体が発熱
し、この熱が基板と素子を接続しているはんだを
溶融すると同時に素子を取外し、またその後に新
しい素子を接続することによつて素子の交換が完
了する。
なお、本考案は基板が厚膜配線基板以外でも、
電極間の接続がダイボンデイングのものでも適用
できる。
以上述べた如く、本考案によれば、取外すべき
回路素子に、この回路素子を基板から引離す方向
の引張力を付加しつつ基板内に設けた発熱体を発
熱させ、この熱によつて基板と回路素子を接合し
ているはんだを溶融させて回路素子を取外すよう
にした基板構成のため、基板外部からの熱源によ
る加熱が不要になり、かつ接合用はんだの基板側
から加熱して回路素子を取外すため、基板の電極
に残るはんだの量を最少限にすることができ、改
めて余分なはんだを除去するという工程が必要で
なく、ただちに新しい回路素子を取付けることが
できる。さらに多数個の素子を取付けた基板に対
し任意の回路素子取付エリアのみの局部加熱が容
易に行なえるため、回路素子の交換作業の作業能
率を大巾に向上させることができ、交換した回路
素子の接続信頼性を向上させ、かつ歩留りも向上
させることができるなど工業上極めて大きな効果
がある。
【図面の簡単な説明】
第1図は本考案の配線基板に装着された回路素
子の症外し方法を示した正面図、第2図は本考案
になる配線基板の平面図である。 1……厚膜配線基板、3……半導体素子、4…
…はんだ突起、5……R1…R9発熱体、7……
X,Y電圧印加端子。

Claims (1)

    【実用新案登録請求の範囲】
  1. 配線基板上に設けられた電極と、複数個の回路
    素子の表面に設けられた電極間が低融点金属で接
    続された混成集積回路において、基板の電極配置
    部の下部に、各回路素子の取付け領域毎に独立し
    て、電圧印加により発熱する複数個の発熱体が設
    けられていることを特徴とする配線基板。
JP1980062565U 1980-05-09 1980-05-09 Expired JPS62227Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980062565U JPS62227Y2 (ja) 1980-05-09 1980-05-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980062565U JPS62227Y2 (ja) 1980-05-09 1980-05-09

Publications (2)

Publication Number Publication Date
JPS56164576U JPS56164576U (ja) 1981-12-07
JPS62227Y2 true JPS62227Y2 (ja) 1987-01-07

Family

ID=29656870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980062565U Expired JPS62227Y2 (ja) 1980-05-09 1980-05-09

Country Status (1)

Country Link
JP (1) JPS62227Y2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919550A (ja) * 1972-06-16 1974-02-21

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919550A (ja) * 1972-06-16 1974-02-21

Also Published As

Publication number Publication date
JPS56164576U (ja) 1981-12-07

Similar Documents

Publication Publication Date Title
EP0041857B1 (en) Solder delivery device
JPH05326117A (ja) チューブ接続装置用加熱素子
US4582975A (en) Circuit chip
JPS62227Y2 (ja)
US5916407A (en) Process for producing an electrically conductive connection
JPS6159000B2 (ja)
JP2971722B2 (ja) 基板接続方法、基板接続構造、及びフレキシブル連結材
JPS6258536B2 (ja)
JP3072602U (ja) フレキシブル基板の接続構造
JPS6120789Y2 (ja)
JPS6034814B2 (ja) 半導体素子の取外し方法および装置
JPH0119418Y2 (ja)
JPH0661305A (ja) 半導体装置および半導体素子の実装方法
JPH0625030Y2 (ja) フレキシブルプリント配線板とプリント基板の接続構造
JP2002353601A (ja) 電子部品実装体および電子部品実装方法
JP2865788B2 (ja) サーマルヘッドの製造方法
JPH04179294A (ja) プリント板への表面実装方法
JPH03159813A (ja) パターン間接続法
JP2519635B2 (ja) 陽極接合方法
CN111883435A (zh) 用于制造半导体模块的方法
JPS63281436A (ja) 半導体装置
JPS61130059A (ja) サ−マルヘツドのリ−ドケ−ブル接続構造
JPH08264929A (ja) バンプ溶融接続構造
JPH0355783A (ja) リード端子の半田付け方法
JPH04315793A (ja) 薄膜elパネルの製造方法