JPS62224929A - レジスト塗布方法 - Google Patents

レジスト塗布方法

Info

Publication number
JPS62224929A
JPS62224929A JP6714286A JP6714286A JPS62224929A JP S62224929 A JPS62224929 A JP S62224929A JP 6714286 A JP6714286 A JP 6714286A JP 6714286 A JP6714286 A JP 6714286A JP S62224929 A JPS62224929 A JP S62224929A
Authority
JP
Japan
Prior art keywords
resist
nozzle
solvent
mark
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6714286A
Other languages
English (en)
Inventor
Akihiro Endo
章宏 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6714286A priority Critical patent/JPS62224929A/ja
Publication of JPS62224929A publication Critical patent/JPS62224929A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Application Of Or Painting With Fluid Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、電子ビームまたはイオンビームなどによる
直接露光によシ半導体デバイスを製造する場合に用いら
れるレジスト塗布方法に関する。
(従来の技術) 電子ビームまたはイオンビーム(以下、荷電ビームと記
す)を用いた直接露光によシ半導体デバイスを製造する
場合、下地パターンに重ね合わせてパターンを露光する
必要がある。この場合、精度良く重ね合わせを行うため
に、あらかじめ下地パターンに位置合わせ用マークを形
成しておき、そのマークを荷電ビームで走査した時に得
られる反射電子または2次電子の信号(以下マーク信号
と記す)を検出することによりマーク位置を求めた後に
、その値を基に座標系の補正を行って、重ね合わせ露光
を行うという手段がとられている。
そして、その重ね合わせ精度を良好にするには、マーク
信号のS/N比をできるだけ大きくすることが望ましい
重ね合わせ霧光を行う際、下地基板上にはレジストが一
様に塗布されている。したがって、第3図に示すように
、レジスト3は、下地基板1に形成された位置合わせ用
マーク2上にも塗布されることとなる。ここで、前述し
たマーク信号のS/N比を大きくするためには、位置合
わせ用マーク2ノエッジ部分2a、2bの上のレジスト
3の膜厚を薄くすることが必要である。
そこで、従来は、特開昭59−148332号公報に開
示され、かつ前記第3図に示されるように、マーク2を
台形形状として、マーク2の上面部の幅(エッソ部分2
aと2bの距離)を極力狭くすることにより、エツジ部
分2a 、2bにおけるレジスト3の薄膜化を図ってい
る。あるいは、特開昭59−148333号公報に開示
され、かつ第4図に示されるように、マーク2の側壁を
垂直とすることにより、エツジ部分2a、2t)におけ
るレジスト3の薄膜化を図っている。
また、従来、これらと目的が異なるが、特開昭58−1
80022号公報に開示され、かつ第5図に示されるよ
うに、位置合わせ用マーク2をV溝4で形成する方法も
考えられている。
(発明が解決しようとする問題点) しかしながら、上記の第3図および第4図に示す方法で
は、S/N比の改善は図られてはいるが、エツジ部分2
aとエツジ部分2bでレジスト3のグロファイルが異な
るため、検出されるエツジ位置にずれが発生し、重ね合
わせ精度を低下させてしまうという問題がある。
このエツジ部分2aと2bにおけるレジスト3のグロフ
ァイルの違いを低減させる目的で考、tられたものが、
前記第5図に示す方法である。しかし、これによる前記
低減効果はレジスト3の塗布膜厚に依存せざるを得ない
ものであるため不安定なものであり、また、鏑比も、前
記第3図および第4図に示す方法に比べてエツジ部分2
a、2bにおけるレジスト3の膜厚が厚いために小さい
ものであった。
そこで、この発明では、上記従来技術と全く発想を代え
、レジストの塗布方法を改良して上記種種の問題点を解
決しようとするものである。この発明は、レジスト膜厚
に依らずS/N比の高い安定したマーク信号が得られる
と共に、マークのエツジ位置検出にずれが発生すること
なく、高精度な重ね合わせ露光が可能となるVソスト塗
布方法を提供することを目的とする。
(問題点を解決するだめの手段) この発明では、基板上にレジストを回転塗布すると同時
に、位置合わせ用マークが形成された基板周辺部にレジ
ストの溶媒を滴下する。
(作用) このようにすると、溶媒の滴下によシ、基板周辺部の位
置合わせ用マーク上にはレジストが溜らなくなり、位置
合わせ用マーク上からはレジストが除去される。
(実施例) 以下この発明の一実施例を図面を参照して説明する。
第2図は、レジストが塗布されるウニ/”1 (基板)
の平面図であり、このウェハ11には、デノfイスツク
ターン領域12の外接円(中心はウエノ111中心と同
一)外の3ケ所に配置して凸形の位置合わせ用マーク1
3が形成されている。
第1図は、この発明の一実施例で用いられるレジスト塗
布装置の正面図である。この図において、21は、上記
ウェハ11を真空チャックし回転させる支持台である。
この支持台21の中心上方には第1のノズル22が配置
されており、この第1のノズル22には、レジスト導入
管23を通してレジストが供給される。また、この第1
のノズル22の側方には第2のノズル24が配置される
この第2のノズル24は、レジストの溶媒導入管25を
通してレジストの溶媒が供給され、該溶媒を、支持台2
1上のウェハ11の周辺部(デバイス/ぞターン領域1
2外のマーク形成領域)に滴下する。
さて、このような塗布装置を用いて第2図のウェハ11
に対してレジストの塗布を実施する場合は、まず、その
ウェハ11を支持台21に真空チャックし、支持台21
を低速回転(50〜10100RPさせる。次に、レジ
ストの溶媒を溶媒導入管25を通して第2のノズル24
に供給し、この第2のノズル24よりウェハ11の表面
のマーク形成領域(デバイスパターン領域12外の周辺
部)に滴下する。そして、上記レジストの溶媒がウェハ
11の上記マーク形成領域に充分行き渡った後に、レジ
スト導入管23よシ供給されるレジストを第1のノズル
22よシウエノSll上に滴下する。と同時に、支持台
21およびウエノS11を所定の回転速度(高速回転)
にあげて、所定の時間この状態を維持することによシ、
前記レジストをウェハ11上に広げて該ウェハ11上に
所望の膜厚でレジストを塗布する。この間、第2のノズ
ル24よシ、レジストの溶媒を適当量滴下し続ける。こ
れにより、ウェハ11のマーク形成領域の位置合わせ用
マーク13上にはレジストが溜ることがなくなシ、デバ
イスノfターン領域12のレジスト膜厚に影響を与える
仁となく、マーク13上のレジストのみが除去されるよ
うになる。そして、このように位置合わせ用マーク13
上からレジストが除去されることにより、重ね合わせ露
光における位置合わせ用マーク検出時、レジスト膜厚に
依らず泳比の高い安定したマーク信号が得られると共に
、マーク13のエッソ位置の検出にずれが発生すること
がなくなる。
(発明の効果) 以上詳述したように、この発明の方法によれば、重ね合
わせ露光における位置合わせ用マーク検出時、レジスト
膜厚に依らずS/N比の高い安定したマーク信号が得ら
れると共に、マークのエッソ位置の検出にずれが発生す
ることがなくな夛、高精度な重ね合わせ霧光が可能とな
る。
また、従来、ネガ屋レジストを使用する場合は、マーク
検出時に荷電ビーム照射によシマーク上のレジストが感
光することにより、マーク上に不要な膜がエツチングさ
れずに堆積し、マーク検出の縮化の低下を招いていたが
、この発明の方法によシマーク上のレジストを除去でき
るため、このような不具合も除去される。
【図面の簡単な説明】
第1図および第2図はこの発明のレジスト塗布方法の一
実施例を説明するための図で、第1図はレジスト塗布装
置の正面図、第2図はウェハの平面図、第3図ないし第
5図は各々従来の技術を説明するための断面図である。 11・・・ウェハ、12・・・デバイスフ9ターン領域
。 13・・・位置合わせ用マーク、21・・・支持台、2
2・・・第1のノズル、23・・・レジスト導入管、2
4・・・第2のノズル、25・・・レジストの溶媒導入
管。

Claims (1)

  1. 【特許請求の範囲】 (a)基板上にレジストを回転塗布すると同時に、 (b)位置合わせ用マークが形成された基板周辺部にレ
    ジストの溶媒を滴下することを特徴とするレジスト塗布
    方法。
JP6714286A 1986-03-27 1986-03-27 レジスト塗布方法 Pending JPS62224929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6714286A JPS62224929A (ja) 1986-03-27 1986-03-27 レジスト塗布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6714286A JPS62224929A (ja) 1986-03-27 1986-03-27 レジスト塗布方法

Publications (1)

Publication Number Publication Date
JPS62224929A true JPS62224929A (ja) 1987-10-02

Family

ID=13336357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6714286A Pending JPS62224929A (ja) 1986-03-27 1986-03-27 レジスト塗布方法

Country Status (1)

Country Link
JP (1) JPS62224929A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685175B1 (ko) 2005-10-05 2007-02-22 삼성전자주식회사 포토레지스트 코팅 장치 및 그 방법
JP2008010548A (ja) * 2006-06-28 2008-01-17 Toppan Printing Co Ltd アライメントマークおよび位置計測方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685175B1 (ko) 2005-10-05 2007-02-22 삼성전자주식회사 포토레지스트 코팅 장치 및 그 방법
JP2008010548A (ja) * 2006-06-28 2008-01-17 Toppan Printing Co Ltd アライメントマークおよび位置計測方法

Similar Documents

Publication Publication Date Title
US4899195A (en) Method of exposing a peripheral part of wafer
US5128283A (en) Method of forming mask alignment marks
JPS6324618A (ja) 露光方法
IE802181L (en) Prealignment of a wafer
US5989760A (en) Method of processing a substrate utilizing specific chuck
JP3172085B2 (ja) 周辺露光装置
JPH0450733B2 (ja)
CN109669321B (zh) 一种晶圆洗边系统和晶圆洗边方法
JPS62224929A (ja) レジスト塗布方法
JP2001217187A (ja) 多層半導体構造内または多層半導体構造上にアラインメントフィーチャーを形成する方法
US20070085988A1 (en) Wafer edge exposure method in semiconductor photolithographic processes, and orientation flatness detecting system provided with a WEE apparatus
JPH0722179B2 (ja) 半導体ウエ−ハの位置合せマ−クの形成方法
JPH04291914A (ja) ウエハ上の不要レジスト露光方法
JPS63160332A (ja) レジスト除去装置
JPH01196822A (ja) 半導体集積回路装置
JPH01295421A (ja) 周辺露光装置
JPH02165616A (ja) 露光装置
JPS63244642A (ja) 半導体装置
KR0186077B1 (ko) 반도체 웨이퍼의 주변노광용 마스크 및 이를 이용한 주변노광방법
JPH08316132A (ja) パターンの位置測定方法およびそれを用いた光学装置
JPS63148614A (ja) 半導体製造装置
JPS63295907A (ja) 半導体装置の製造方法
JPS63102314A (ja) 多層レジストプロセスにおけるアライメント方法
JPH0273621A (ja) ウエハ周辺露光方法
JPS63133527A (ja) 露光プリアライメント装置