JPS6222157A - 二つのｃｐｕの暴走を検出するデッドマン回路 - Google Patents
二つのｃｐｕの暴走を検出するデッドマン回路Info
- Publication number
- JPS6222157A JPS6222157A JP60161557A JP16155785A JPS6222157A JP S6222157 A JPS6222157 A JP S6222157A JP 60161557 A JP60161557 A JP 60161557A JP 16155785 A JP16155785 A JP 16155785A JP S6222157 A JPS6222157 A JP S6222157A
- Authority
- JP
- Japan
- Prior art keywords
- dead
- cpus
- output
- man
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は二つのＣＰＵの甥走を検出するデッドマン日
路に関し、詳しくは一つのデツトマン日路で二つのＣＰ
Ｕのｍ走を監視できるようにしたデツトマン日路に関す
る。
路に関し、詳しくは一つのデツトマン日路で二つのＣＰ
Ｕのｍ走を監視できるようにしたデツトマン日路に関す
る。
（従来の技術）
従来のデッドマン日路は第３図に示゛すように、各ＣＰ
Ｕ （中央処理装置）毎に設けられていた。
Ｕ （中央処理装置）毎に設けられていた。
一つの装置に二個のＣＦＪυが使用されるのは、信頼性
の向上を図る目的もあるが、その装Ｃ全体の機能はニー
のＣＰＵによって確保されている。何れかのＣＰＵの機
能が停止すれば、装ａ自体の機−が停止する。したがっ
て、それぞれのＣＰＵにデツトマン８路を（Ｊ ３１さ
ゼるのは、製造原価の観点からは不利なＩｊｌｌ″Ｃ−
あプて、一つの７ツドマン臼路で二つのＣＰＵを監？ｌ
Ｉ丈ることが望よれ−（いた。
の向上を図る目的もあるが、その装Ｃ全体の機能はニー
のＣＰＵによって確保されている。何れかのＣＰＵの機
能が停止すれば、装ａ自体の機−が停止する。したがっ
て、それぞれのＣＰＵにデツトマン８路を（Ｊ ３１さ
ゼるのは、製造原価の観点からは不利なＩｊｌｌ″Ｃ−
あプて、一つの７ツドマン臼路で二つのＣＰＵを監？ｌ
Ｉ丈ることが望よれ−（いた。
（解決しようとする問題点）
この発明は上記事情に鑑みてなされ、−°）のデッドマ
ン日路で二つのＣＰＩＪ４一監視し、（９れが協定して
も二つ同時にリセットできるよ・）にした二つのＣＰＵ
の嬶走を検出するデツトマン日路の提案を目的とする。
ン日路で二つのＣＰＩＪ４一監視し、（９れが協定して
も二つ同時にリセットできるよ・）にした二つのＣＰＵ
の嬶走を検出するデツトマン日路の提案を目的とする。
けだし、装置全体が二つのＣｐＵで＃！洗す６のである
から、１走したＣＰＵが何れであるかを判別して該当Ｃ
ＰＵのみにリセット信号を与えるのは無駄な回路を増設
し、この発明の意義を減殺することになるからである。
から、１走したＣＰＵが何れであるかを判別して該当Ｃ
ＰＵのみにリセット信号を与えるのは無駄な回路を増設
し、この発明の意義を減殺することになるからである。
。
（ＷＡ題点を解決するための手段）
すなわち、この発明に係る二つのＣＰＵの暴走を検出す
るデツトマン回路は、二つのＣＰＵからそれぞれ出／Ｊ
される同一同期のデッドマンパルスのうちの一方をトリ
がタイプフリップフロップ（以下ｒ Ｔ −Ｆ ／’
Ｆ Ｊと言う。）のクロック入り一子へ入りし、このＴ
−Ｆ ／ Ｆの一方の出力なＯタイプフリップノロツ
ブ（以下ｒＤ−Ｆ／ＦＪと言う。）′のＯ入力Ｈ４子へ
入りし、該Ｄ−Ｆ／Ｆのクロック入力端子には上記他方
のデツトマンパルスを反転させてから入りして、このＤ
−Ｆ／Ｆの出力を一つのデツトマン回路の入りとし、該
デツトマン回路の出ノＪで上記二つのＣＰＵにリセット
をかけて成ることを￥ＦＩｖ！１とｆる。
るデツトマン回路は、二つのＣＰＵからそれぞれ出／Ｊ
される同一同期のデッドマンパルスのうちの一方をトリ
がタイプフリップフロップ（以下ｒ Ｔ −Ｆ ／’
Ｆ Ｊと言う。）のクロック入り一子へ入りし、このＴ
−Ｆ ／ Ｆの一方の出力なＯタイプフリップノロツ
ブ（以下ｒＤ−Ｆ／ＦＪと言う。）′のＯ入力Ｈ４子へ
入りし、該Ｄ−Ｆ／Ｆのクロック入力端子には上記他方
のデツトマンパルスを反転させてから入りして、このＤ
−Ｆ／Ｆの出力を一つのデツトマン回路の入りとし、該
デツトマン回路の出ノＪで上記二つのＣＰＵにリセット
をかけて成ることを￥ＦＩｖ！１とｆる。
（作用）
上記構成によれば、二つのＣＰＵのデツトマンパルスは
各−個のＴ −Ｆ ｉ’ ＦとＤ−Ｆ／Ｆとの組合せで
、一つのデツトマンパルスに変換され、何れのＣＰＵが
暴走しても一つのデッドマン回路が作動して両方のＣＰ
Ｕをリセットする。
各−個のＴ −Ｆ ｉ’ ＦとＤ−Ｆ／Ｆとの組合せで
、一つのデツトマンパルスに変換され、何れのＣＰＵが
暴走しても一つのデッドマン回路が作動して両方のＣＰ
Ｕをリセットする。
（実施例〕
以下、図面によってこの発明の実施例について説明する
。
。
第１図に回路の厩略を示し、■中の符号１はこの発明に
偏るデツトマン回路で、このデツトマン回路１はＴ−Ｆ
／Ｆ２とＤ−Ｆ／Ｆ３と従来型デツトマン回路４とイン
バータ５とから構成されでいる。
偏るデツトマン回路で、このデツトマン回路１はＴ−Ｆ
／Ｆ２とＤ−Ｆ／Ｆ３と従来型デツトマン回路４とイン
バータ５とから構成されでいる。
従来型デツトマン回路４の出／ＪはＢ１１のＣＰＬＩ６
と第２のｃｐｕ７の各リセットボートに接続されている
。また、このデツトマン回路４の入力ｌｌｌＪは次のよ
うに接続される。
と第２のｃｐｕ７の各リセットボートに接続されている
。また、このデツトマン回路４の入力ｌｌｌＪは次のよ
うに接続される。
第１のＣＰＬＩ６とＷｉ２のＣＰＵ７のデツトマンパル
スは同一位相、同一同波数、同一デユーティ比で、ｃｐ
ｕａのデツトマンポートとＴ−Ｆ／Ｆ２のクロック入力
端子とを接続し、このＴ−Ｆ／ＦｉのＱ出ノＪ端子をＤ
−Ｆ ’／ Ｆ ３のＯ（データ）端子に接続する。次
に、Ｄ−Ｆ／Ｆ３のクロック入り端子はＣＰＬＩ ７の
１ツドマンポートヘインバータ５を介して接ｗ＆されて
いる。そして、このＤ−Ｆ／Ｆ３のＱ出力端子と従来型
デツトマン回路４の入力端子とを＃ｌ＃Ｉしている。
スは同一位相、同一同波数、同一デユーティ比で、ｃｐ
ｕａのデツトマンポートとＴ−Ｆ／Ｆ２のクロック入力
端子とを接続し、このＴ−Ｆ／ＦｉのＱ出ノＪ端子をＤ
−Ｆ ’／ Ｆ ３のＯ（データ）端子に接続する。次
に、Ｄ−Ｆ／Ｆ３のクロック入り端子はＣＰＬＩ ７の
１ツドマンポートヘインバータ５を介して接ｗ＆されて
いる。そして、このＤ−Ｆ／Ｆ３のＱ出力端子と従来型
デツトマン回路４の入力端子とを＃ｌ＃Ｉしている。
ざらにＴ−Ｆ／Ｆ２の丁（トリガー）入り端子とＱ出力
端子とを接Ｉする゛。
端子とを接Ｉする゛。
インバータ５は、ＣＰＵ７のデツトマンパルスの位相を
反転させない場合、Ｄ−Ｆ／Ｆ３のクロック入力端子へ
の入ｈパルスの立上りとＤ−Ｆ／Ｆ３のＤ端子入力パル
スの立上りとが重なるのを避けるために必要とする。
反転させない場合、Ｄ−Ｆ／Ｆ３のクロック入力端子へ
の入ｈパルスの立上りとＤ−Ｆ／Ｆ３のＤ端子入力パル
スの立上りとが重なるのを避けるために必要とする。
以上の構成において、デツトマン回路１は第２図に示ｔ
ように作ａする。因・中のＰｌはＣＩ’Ｕ６のデツトマ
ンパルス、Ｂ２はｃｐｕ７のデッドマ＞ｔ＜ＡｔスでＢ
６．Ｂ１．ｔＴ−Ｆ、’Ｆ２（７）Ｑａｌ／Ｊ端子の出
力パルス波形、すなわちＤ −Ｆ 、／ Ｆ ３のＤ端
子入ｈパルス波形である。ＡはＤ−Ｆ／Ｆ３のＱ出−万
端゛子の出力波形、すなわらデツトマン回路４の入力パ
ルス波形である。
ように作ａする。因・中のＰｌはＣＩ’Ｕ６のデツトマ
ンパルス、Ｂ２はｃｐｕ７のデッドマ＞ｔ＜ＡｔスでＢ
６．Ｂ１．ｔＴ−Ｆ、’Ｆ２（７）Ｑａｌ／Ｊ端子の出
力パルス波形、すなわちＤ −Ｆ 、／ Ｆ ３のＤ端
子入ｈパルス波形である。ＡはＤ−Ｆ／Ｆ３のＱ出−万
端゛子の出力波形、すなわらデツトマン回路４の入力パ
ルス波形である。
第３１１（ａ）では、デツトマンパルスｒ’１． Ｂ２
が正常なので、パルス波形８．Ａ＆！パルスＰ１゜Ｂ２
を２分周した規則的な波形になっている。し。
が正常なので、パルス波形８．Ａ＆！パルスＰ１゜Ｂ２
を２分周した規則的な波形になっている。し。
かし、同図（０）に示１１１Ｇ＜ＣＰ、Ｕ６の方が１走
したとすれば、仮にデツトマンパルスρ１は同図（ｂ）
の様に変化したとする。（うすると、出力パルス波形８
が表化ケる枯東、デツトマン回路・１のへｈパルス波形
へが変化するから、デツトマン＠ｕ４に、に＊てｕセｙ
ｔ−ｍｒｉがｃｐｕ６ＭｖｃｃＰＵ７の双方へ印加さ
れる。デツトマンパルスＰ２が同様に変化したとしても
同じことである。
したとすれば、仮にデツトマンパルスρ１は同図（ｂ）
の様に変化したとする。（うすると、出力パルス波形８
が表化ケる枯東、デツトマン回路・１のへｈパルス波形
へが変化するから、デツトマン＠ｕ４に、に＊てｕセｙ
ｔ−ｍｒｉがｃｐｕ６ＭｖｃｃＰＵ７の双方へ印加さ
れる。デツトマンパルスＰ２が同様に変化したとしても
同じことである。
また、デツトマンパルスＰ１がＣＰＬＩ６のＳ走によっ
て出なくなったとすれば、同Ｅｌ（Ｃ）に示す如く、Ｔ
＝ Ｆ ／’ Ｆ ２の出力パルス波形ＢＬｉロウレ
ベルのままであり、Ｄ−Ｆ／Ｆ３の出力も出なくなるの
で、従来型デツトマン回路４による１走の検出ができる
。ｎｍにしてデツトマンパルスＰ２が出なくなった場合
も同じである。
て出なくなったとすれば、同Ｅｌ（Ｃ）に示す如く、Ｔ
＝ Ｆ ／’ Ｆ ２の出力パルス波形ＢＬｉロウレ
ベルのままであり、Ｄ−Ｆ／Ｆ３の出力も出なくなるの
で、従来型デツトマン回路４による１走の検出ができる
。ｎｍにしてデツトマンパルスＰ２が出なくなった場合
も同じである。
（効果）
叙述したように、この発明によればＴ−Ｆ−・ＦどＤ
−Ｆ ／ Ｆとを各−個用意し、そのほかｍ単な−（ン
バータ等の位相反転器を一個付加すればよいので、デツ
トマン０路を各ＣＰＵに各々付属させる場合に較べ、製
３１！Ｉｒ１Ａ価の園から有利である。
−Ｆ ／ Ｆとを各−個用意し、そのほかｍ単な−（ン
バータ等の位相反転器を一個付加すればよいので、デツ
トマン０路を各ＣＰＵに各々付属させる場合に較べ、製
３１！Ｉｒ１Ａ価の園から有利である。
第１図はこの発明の実施例を示す概略１ｉＪＷｉ図、第
２日はその作用を説明するためのタイムチャート図であ
る。 １・・・・・・二つのＣＰＵの暴走を検出するデツトマ
ン０路、 ２・・・・・・Ｔ−Ｆ／Ｆ くトリガタイプフリップフ０ツブ）。 ３・・・・・・Ｄ−Ｆ／Ｆ （Ｄタイプフリップフロップ）、 ４・・・・・・従来型デツトマン回路、５・・・・・・
インバータ、 ６．７・・・・・・ｃｐｕ。 第４図 ら （ｂ） （Ｃ） 第２ｉｍ 手続補正書（自発） 昭和°６０年８月２８日 特許庁長官 宇 賀 ３１１ 部 殿１、事件の表示 昭和６０年特許願第１６１５５７Ｊ！ ２、発明の名称 二つのＣＰＵの暴走を 検出するデツトマン回路 ３、補正をする者 事件との間係 特許出願人 住 所 大阪府大阪市北区梅田１丁目８１１７＠名 称
＜１９３）日本電気ホーム ５、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）明Ｓ＊の図面の簡単な説明の― （３）図面 ６、補正の内容 （１）明ａｌ第６真第２行目、［第３図（ａ）」をｒ１
２ｒ！Ａ（ａ ） Ｊ ニ訂正１８゜（２）明細間第７
頁１！Ｒ９行目、「ト図」の次に法文を挿入する７ ［，１３図は従来例を示す羨明図Ｊ （３）図面第３図を別紙の通り補充する。 第３図
２日はその作用を説明するためのタイムチャート図であ
る。 １・・・・・・二つのＣＰＵの暴走を検出するデツトマ
ン０路、 ２・・・・・・Ｔ−Ｆ／Ｆ くトリガタイプフリップフ０ツブ）。 ３・・・・・・Ｄ−Ｆ／Ｆ （Ｄタイプフリップフロップ）、 ４・・・・・・従来型デツトマン回路、５・・・・・・
インバータ、 ６．７・・・・・・ｃｐｕ。 第４図 ら （ｂ） （Ｃ） 第２ｉｍ 手続補正書（自発） 昭和°６０年８月２８日 特許庁長官 宇 賀 ３１１ 部 殿１、事件の表示 昭和６０年特許願第１６１５５７Ｊ！ ２、発明の名称 二つのＣＰＵの暴走を 検出するデツトマン回路 ３、補正をする者 事件との間係 特許出願人 住 所 大阪府大阪市北区梅田１丁目８１１７＠名 称
＜１９３）日本電気ホーム ５、補正の対象 （１）明細書の発明の詳細な説明の欄 （２）明Ｓ＊の図面の簡単な説明の― （３）図面 ６、補正の内容 （１）明ａｌ第６真第２行目、［第３図（ａ）」をｒ１
２ｒ！Ａ（ａ ） Ｊ ニ訂正１８゜（２）明細間第７
頁１！Ｒ９行目、「ト図」の次に法文を挿入する７ ［，１３図は従来例を示す羨明図Ｊ （３）図面第３図を別紙の通り補充する。 第３図
Claims (1)
- １、二つのＣＰＵからそれぞれ出力される同一周期のデ
ッドマンパルスのうちの一方をＴ−Ｆ／Ｆのクロック入
力端子へ入力し、このＴ−Ｆ／Ｆの一方の出力をＤ−Ｆ
／ＦのＤ入力端子へ入力し、該Ｄ−Ｆ／Ｆのクロック入
力端子には上記他方のデッドマンパルスを反転させてか
ら入力して、このＤ−Ｆ／Ｆの出力を一つのデッドマン
回路の入力とし、該デッドマン回路の出力で上記二つの
ＣＰＵにリセットをかけて成ることを特徴とする二つの
ＣＰＵの暴走を検出するデッドマン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161557A JPS6222157A (ja) | 1985-07-22 | 1985-07-22 | 二つのｃｐｕの暴走を検出するデッドマン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60161557A JPS6222157A (ja) | 1985-07-22 | 1985-07-22 | 二つのｃｐｕの暴走を検出するデッドマン回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6222157A true JPS6222157A (ja) | 1987-01-30 |
| JPH048822B2 JPH048822B2 (ja) | 1992-02-18 |
Family
ID=15737370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60161557A Granted JPS6222157A (ja) | 1985-07-22 | 1985-07-22 | 二つのｃｐｕの暴走を検出するデッドマン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6222157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110128278A (zh) * | 2019-05-31 | 2019-08-16 | 济南和润化工科技有限公司 | 一种2,4-二硝基氯苯催化加氢制备间苯二胺的方法 |
-
1985
- 1985-07-22 JP JP60161557A patent/JPS6222157A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110128278A (zh) * | 2019-05-31 | 2019-08-16 | 济南和润化工科技有限公司 | 一种2,4-二硝基氯苯催化加氢制备间苯二胺的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH048822B2 (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6222157A (ja) | 二つのｃｐｕの暴走を検出するデッドマン回路 | |
| US6545621B1 (en) | Digitally programmable pulse-width modulation (PWM) converter | |
| JPS5942340B2 (ja) | 故障検出装置 | |
| JP2635184B2 (ja) | 圧力比検出装置 | |
| JP3376617B2 (ja) | 直流電動機の制御装置 | |
| JPH0418044Y2 (ja) | ||
| JPH01235410A (ja) | 入力断検出器 | |
| SU1672447A1 (ru) | Устройство дл сложени | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPH022753A (ja) | 汎用データ交換方式 | |
| JPS62214974A (ja) | プリンタ装置 | |
| KR900005307Y1 (ko) | 주파수 변화 감지회로 | |
| KR880003068Y1 (ko) | 엘릴베이터 구동용 3상 전원의 역상검출회로 | |
| JPH0624960Y2 (ja) | ２線式信号伝送器 | |
| JPS6293618A (ja) | パルスジエネレ−タの異常検出方式 | |
| JPS63107352A (ja) | ビル管理システム | |
| JPH02297018A (ja) | エンコーダの断線検出装置 | |
| JPS5846823A (ja) | 電源断検出装置 | |
| JPS59228450A (ja) | 回線断検出回路 | |
| JPS6249432A (ja) | 入力用パルス積算装置 | |
| JPH02139794A (ja) | リフレッシュ周期監視回路 | |
| JPH0258871B2 (ja) | ||
| JPS5814296A (ja) | 光線式報知器の信号処理回路 | |
| JPH02150142A (ja) | 平衡型デバイス誤接続判別回路 | |
| JPH02105721A (ja) | クロック信号発生回路 |