JPS62221154A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS62221154A JPS62221154A JP6552186A JP6552186A JPS62221154A JP S62221154 A JPS62221154 A JP S62221154A JP 6552186 A JP6552186 A JP 6552186A JP 6552186 A JP6552186 A JP 6552186A JP S62221154 A JPS62221154 A JP S62221154A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base region
- type
- base
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 abstract description 14
- 239000000969 carrier Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 6
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 239000000758 substrate Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明け、マルチエミッタ形、メツシュエミッタ形等の
高速スイッチングトランジスタに関する。
高速スイッチングトランジスタに関する。
トランジスタのスイッチング速度を高めるためＫｔ／１
、ベース内の蓄積電荷（少数キャリヤ］に起因する蓄積
時間ン短かくすると共に、オフ動作時におけるベースの
多数キャリヤのコレクタへの注入量を低減シゼなければ
ならない。ベースの多数キャリヤの低減にベースの不純
物濃度を低くてることにより達成される。
、ベース内の蓄積電荷（少数キャリヤ］に起因する蓄積
時間ン短かくすると共に、オフ動作時におけるベースの
多数キャリヤのコレクタへの注入量を低減シゼなければ
ならない。ベースの多数キャリヤの低減にベースの不純
物濃度を低くてることにより達成される。
しかし、ベースの不純物濃度を低下させると。
この上に被覆さｉているＳ ４０２の膜中またけ膜上の
％ａイオン等の正電荷がベースの表面領域に影響を及ぼ
［１、高温逆バイアス試験に２いて電流増幅率ｈＦＥの
低下が大きくなり、十分な傷頼性が得られないことがあ
る。また、ベースの不純物濃度を低下させると、ベース
抵抗が増大し、下降時間１（が長くなる。
％ａイオン等の正電荷がベースの表面領域に影響を及ぼ
［１、高温逆バイアス試験に２いて電流増幅率ｈＦＥの
低下が大きくなり、十分な傷頼性が得られないことがあ
る。また、ベースの不純物濃度を低下させると、ベース
抵抗が増大し、下降時間１（が長くなる。
上述の如き問題Ｚ解決するために、ベースの表面領域に
高不純物瀞度領域即ち低抵抗ベース領域を形成すること
が行われている。ところが、従来のトランジス、りの低
抵抗ベース領域はベース電極接続用領域即ちベースコン
タクト頒域としても使用てるためにベース電極の全部が
接するように形成されている。この様にベース電極の全
部が接する工うに低抵抗ベース領域全形成すれば、ベー
スコンタクトの点では有利であるが、低抵抗ベース領域
以外の低不純物濃度ｃ高抵抗ンベース飴域の効果が十分
に生かせないことが判明した。即ち。
高不純物瀞度領域即ち低抵抗ベース領域を形成すること
が行われている。ところが、従来のトランジス、りの低
抵抗ベース領域はベース電極接続用領域即ちベースコン
タクト頒域としても使用てるためにベース電極の全部が
接するように形成されている。この様にベース電極の全
部が接する工うに低抵抗ベース領域全形成すれば、ベー
スコンタクトの点では有利であるが、低抵抗ベース領域
以外の低不純物濃度ｃ高抵抗ンベース飴域の効果が十分
に生かせないことが判明した。即ち。
ベースｔｍの全部に接するように低抵抗ベース領域を設
けると、ベース電極の下部に多数キャリャカ存在し、こ
れがスイッチオフ時にコレクタに注入され、蓄積時間’
ｇｔｇが長くなることが判明した。
けると、ベース電極の下部に多数キャリャカ存在し、こ
れがスイッチオフ時にコレクタに注入され、蓄積時間’
ｇｔｇが長くなることが判明した。
そこで、本発明の目的灯、高速スイッチング特性及び高
信頼性が得られるトランジスタを提供することにある。
信頼性が得られるトランジスタを提供することにある。
上記問題点ケ解決し、上記目的を連成するための本発明
に係わるトランジスタは、実施例を示す図面の符号を参
照し、て説明すると、コレクタ領域（３）と、高抵抗ベ
ース領域（７１と、エミッタ頒域（１３１と、低抵抗ベ
ース頒域αυとン備えたトランジスタにおいて、前記低
抵抗ベース領域αυがベース電極０８１と前記エミッタ
領域αＪとの間に配置され且つ前記コレクタ領域（３１
に遅しない深さに形成され、＃配ベース電極ａ８１の少
なくとも１部が前記高抵抗ベース頒域（７１Ｋ接するよ
うに配置きれていることケ特徴とするものである。
に係わるトランジスタは、実施例を示す図面の符号を参
照し、て説明すると、コレクタ領域（３）と、高抵抗ベ
ース領域（７１と、エミッタ頒域（１３１と、低抵抗ベ
ース頒域αυとン備えたトランジスタにおいて、前記低
抵抗ベース領域αυがベース電極０８１と前記エミッタ
領域αＪとの間に配置され且つ前記コレクタ領域（３１
に遅しない深さに形成され、＃配ベース電極ａ８１の少
なくとも１部が前記高抵抗ベース頒域（７１Ｋ接するよ
うに配置きれていることケ特徴とするものである。
本発明のトランジスタにおいては、ベース電極αＳの全
部が低抵抗ベース領域的）に接してυらす、ベース電極
ａ＆の全部又に】部が高抵抗ベース領域（７）に接して
いる。このため、ベース宙ｍ （１８１の下部の多数キ
ャリヤが少なくなり、蓄積時間ｔｇｔｇが短か（なる。
部が低抵抗ベース領域的）に接してυらす、ベース電極
ａ＆の全部又に】部が高抵抗ベース領域（７）に接して
いる。このため、ベース宙ｍ （１８１の下部の多数キ
ャリヤが少なくなり、蓄積時間ｔｇｔｇが短か（なる。
なお、低抵抗ベース頭載αυの作用効果は従来のトラン
ジスタと同様に得られる。
ジスタと同様に得られる。
次に、第１図〜第５図に基づいて本発明の実施例に保わ
るトランジスタ及びその製造方法Ｙ説明する０ １ず、第１図囚に示す如く、コレクタ低抵抗領＋ 域となるｎ 影領域（２）の上にコレクタ高抵抗領域と
なるｎ形頒城（３）が形成されたシリコン基板（１）ｖ
準備し、こｔ（を熱酸化し、て基板（１）の上面に８４
０．膜（４）を形成する。
るトランジスタ及びその製造方法Ｙ説明する０ １ず、第１図囚に示す如く、コレクタ低抵抗領＋ 域となるｎ 影領域（２）の上にコレクタ高抵抗領域と
なるｎ形頒城（３）が形成されたシリコン基板（１）ｖ
準備し、こｔ（を熱酸化し、て基板（１）の上面に８４
０．膜（４）を形成する。
次に、ベース拡散を行うために、第１図面及び第２図に
示す如＜ 、 ５ｉ０２膜（４）Ｙ選釈的にエツチング
し、て開孔（５）を形成する。更に、ｐ形不純物である
硼素の蒸気を含む雰囲気中で基板（１１を加熱するプレ
デポジション工程によって浅くて高不純物濃＋ ′ 度のｐ 影領域（６）ケ形成する。一般的なベース
拡散方法でば、ｎ影領域（３）の全表面上に硼素のプレ
デポジション層を形成するが１本実施例でにエミッタ形
成予定部（１３ａ）の端部（１５ａ）を覆う工うに５ｉ
ｆｔ膜（４）を設け、こｔ以外の部にグレデボジショ＋ ンによるｐ影領域（６）を形成する。
示す如＜ 、 ５ｉ０２膜（４）Ｙ選釈的にエツチング
し、て開孔（５）を形成する。更に、ｐ形不純物である
硼素の蒸気を含む雰囲気中で基板（１１を加熱するプレ
デポジション工程によって浅くて高不純物濃＋ ′ 度のｐ 影領域（６）ケ形成する。一般的なベース
拡散方法でば、ｎ影領域（３）の全表面上に硼素のプレ
デポジション層を形成するが１本実施例でにエミッタ形
成予定部（１３ａ）の端部（１５ａ）を覆う工うに５ｉ
ｆｔ膜（４）を設け、こｔ以外の部にグレデボジショ＋ ンによるｐ影領域（６）を形成する。
次に、不純物蒸気の存在しない雰囲気で基板（１１を加
熱してｐ＋形佃域（６）の硼素を更に拡散させ、第１図
０に示す如く、ｐ形の高抵抗ベース領域（７）＋ を形成する。この工程に２いてｐ影領域（６）の硼＋ 素が横方向にも拡散し、第１図田）でｐ影領域（６）を
設けなかった基板表面の下部にもｐ膨拡散層が生じ、−
続きの高抵抗ベース領域（７）が形ＦＮフれる。
熱してｐ＋形佃域（６）の硼素を更に拡散させ、第１図
０に示す如く、ｐ形の高抵抗ベース領域（７）＋ を形成する。この工程に２いてｐ影領域（６）の硼＋ 素が横方向にも拡散し、第１図田）でｐ影領域（６）を
設けなかった基板表面の下部にもｐ膨拡散層が生じ、−
続きの高抵抗ベース領域（７）が形ＦＮフれる。
なシ・、第１図０のベース拡散工程でに基板（１）の再
酸化も行うので、基板（１）の上面にＳ ｉ０２膜（８
）が形成さｊる。Ｓ ｉ ０２ Ｍ （８１の厚みと基
板（１）の土面形状は微妙に変化１．でぐるが、第１図
０及び■〜（Ｑでは一様な厚さの５ｉ０２膜（８）が平
坦な基板（ＩＩの上面に形成されるように描いている。
酸化も行うので、基板（１）の上面にＳ ｉ０２膜（８
）が形成さｊる。Ｓ ｉ ０２ Ｍ （８１の厚みと基
板（１）の土面形状は微妙に変化１．でぐるが、第１図
０及び■〜（Ｑでは一様な厚さの５ｉ０２膜（８）が平
坦な基板（ＩＩの上面に形成されるように描いている。
また、基板＋１１の下面に８Ｉ（ｈ膜が生じること及び
こｒ（ケエッチングによって除去てろことば本発明の要
旨と無関係であるから、第１図において基板（１１の下
面の８＋（Ｊ□膜が省略さｊている。
こｒ（ケエッチングによって除去てろことば本発明の要
旨と無関係であるから、第１図において基板（１１の下
面の８＋（Ｊ□膜が省略さｊている。
次に１本発明に従う低抵抗ベース領域ケ形成するために
、第１図■及び第３図に示す如（Ｂｒ０２膜（８）ケ選
択的にエツチングして開孔（９）ヲ形成し、更に、１（
１１素拡散のプレデポジションによってｐ←形＋＋ 領域ａαを形成する。ｐ 形とけ、後述のｐ＋形低抵抗
ベース佃域（Ｉｌｌよりも高不純物濃度であることケ示
″″ｒ、なお、この工程にシ・いても、第３図に示て如
くエミッタ形成予定部（１３ａ）の端部（１５ａ） ｖ
ＳｉＣ）２膜（８）で覆う。
、第１図■及び第３図に示す如（Ｂｒ０２膜（８）ケ選
択的にエツチングして開孔（９）ヲ形成し、更に、１（
１１素拡散のプレデポジションによってｐ←形＋＋ 領域ａαを形成する。ｐ 形とけ、後述のｐ＋形低抵抗
ベース佃域（Ｉｌｌよりも高不純物濃度であることケ示
″″ｒ、なお、この工程にシ・いても、第３図に示て如
くエミッタ形成予定部（１３ａ）の端部（１５ａ） ｖ
ＳｉＣ）２膜（８）で覆う。
＋＋
次に、ｐ 影領域αａの硼素のドライブインによって、
第１図■に示す如くｐ＋形の低抵抗ベース領域αＤ及び
５ｉ０２膜ａ２ｖ形成する。低抵抗ベース領域αυは、
ｐ形ベース頭載（７）よりも高い平均不純物＃度ケ有す
る。ｐ十形低抵抗ベース領域ａＤｄ、第３図の環状の開
孔（９）及びｐ＋“影領域Ｑｌに対応［２て環状に形成
されている。ここで重要なことけ、−形低抵抗ベース佃
域αυを円形に形成せずに、ｐ形の高抵抗ベース領域（
７）ヲ囲むようにドーナツ状に形成したことである。低
抵抗ベース領域αυによって囲１またｐ形部分Ｃ７ａ）
Ｋ ＃″ｒ後の工程でベー・スミ＆０８１が接続ざｉ
る。
第１図■に示す如くｐ＋形の低抵抗ベース領域αＤ及び
５ｉ０２膜ａ２ｖ形成する。低抵抗ベース領域αυは、
ｐ形ベース頭載（７）よりも高い平均不純物＃度ケ有す
る。ｐ十形低抵抗ベース領域ａＤｄ、第３図の環状の開
孔（９）及びｐ＋“影領域Ｑｌに対応［２て環状に形成
されている。ここで重要なことけ、−形低抵抗ベース佃
域αυを円形に形成せずに、ｐ形の高抵抗ベース領域（
７）ヲ囲むようにドーナツ状に形成したことである。低
抵抗ベース領域αυによって囲１またｐ形部分Ｃ７ａ）
Ｋ ＃″ｒ後の工程でベー・スミ＆０８１が接続ざｉ
る。
次に、第４図に示す如＜ ５ｉ０７膜（１２＋を選択的
に残【７、ｎ形不純物である燐のプレデポジションでエ
ミッタ用ｎ＋十形領域（１３ａ） ？形成てろ。しかる
後。
に残【７、ｎ形不純物である燐のプレデポジションでエ
ミッタ用ｎ＋十形領域（１３ａ） ？形成てろ。しかる
後。
燐をドライブインざゼることにより、第１図［Ｆ］に示
て如＜層形エミッタ領域α３１を形成する。第１図面及
び第５図から明らかな如く、エミッタ領域α３の端部０
９に低抵抗ベース領域０υに接している。
て如＜層形エミッタ領域α３１を形成する。第１図面及
び第５図から明らかな如く、エミッタ領域α３の端部０
９に低抵抗ベース領域０υに接している。
また、この例では、エミッタ領域αＪが低抵抗ベース領
域ａＩＩよりも薄く形成ブれ、エミッタ領域ａ３の側面
部の全部が低抵抗ベース領域（Ｉｌｌで覆わ７１ている
。エミッタ領域（１３ｖこの予定部（１３ａ）に一致す
る様に形成すれば、第２図、第３図、及び第４図から明
らかな如く、３つのプレデポジションエ和で形成され？
、＝ｐ 形＠ Ｍ ＋６１、ｐ”形１ｉｉ域ａＯ１，ｎ
＋＋＋ 影領域（１３ａ）のいずれにも対応しないようにエミッ
タ領域αＪの端部ａ９が位置てる。これにより、基板（
１）の表面領域ＶＣ′ｓ？けるベース・エミッタ間接合
の信頼性が大幅に向上する。
域ａＩＩよりも薄く形成ブれ、エミッタ領域ａ３の側面
部の全部が低抵抗ベース領域（Ｉｌｌで覆わ７１ている
。エミッタ領域（１３ｖこの予定部（１３ａ）に一致す
る様に形成すれば、第２図、第３図、及び第４図から明
らかな如く、３つのプレデポジションエ和で形成され？
、＝ｐ 形＠ Ｍ ＋６１、ｐ”形１ｉｉ域ａＯ１，ｎ
＋＋＋ 影領域（１３ａ）のいずれにも対応しないようにエミッ
タ領域αＪの端部ａ９が位置てる。これにより、基板（
１）の表面領域ＶＣ′ｓ？けるベース・エミッタ間接合
の信頼性が大幅に向上する。
次に、エミッタ及びベース電極ケ形成するために、第１
図ＤＪＣ示す如＜ Ｓ ｉＯＪ！！ （１４）乞選択的
にエツチングしてエミッタ用開孔（１６ａ）とベース用
開孔（１６ｂ）を形成し、ここにＡＩの蒸着と選択エツ
チングによりエミッタ電＆ａηおよびベース電極０８）
ｖ形成する。基板＋１１の裏面には、ＴｉとＮｉン順次
蒸着してコレクタ電極α９を形成する。ベース電極（１
８１に。
図ＤＪＣ示す如＜ Ｓ ｉＯＪ！！ （１４）乞選択的
にエツチングしてエミッタ用開孔（１６ａ）とベース用
開孔（１６ｂ）を形成し、ここにＡＩの蒸着と選択エツ
チングによりエミッタ電＆ａηおよびベース電極０８）
ｖ形成する。基板＋１１の裏面には、ＴｉとＮｉン順次
蒸着してコレクタ電極α９を形成する。ベース電極（１
８１に。
ドーナツ状の低抵抗ベース領域ａυで囲まれたｐ形部分
（７ａ）に接し且つ低抵抗ベース領域ａυの内周部に接
している。
（７ａ）に接し且つ低抵抗ベース領域ａυの内周部に接
している。
しかる後、チップ化工程、パッケージング工程を設けて
トランジスタχ完成ざゼる。
トランジスタχ完成ざゼる。
このトランジスタは次の利点な有する。
（ａｌ ベース電極ａ＆は、低抵抗ベース領域（１１
）の１部と接触し、てはいるが、主として高抵抗ベース
領域（７）と接触【、ている。従って、スイッチオフ時
にｋ・けるベース領域の多数キャリヤのコレクタ領域へ
の注入量が少なくなり、高速スイッチング特性が得られ
る。
）の１部と接触し、てはいるが、主として高抵抗ベース
領域（７）と接触【、ている。従って、スイッチオフ時
にｋ・けるベース領域の多数キャリヤのコレクタ領域へ
の注入量が少なくなり、高速スイッチング特性が得られ
る。
ｉｂｌ ｐ十形領域（６）を選択的に形成し、エミッ
タ領域ａ３の端部（＋５１ ’ｖ ｐ十形領域（６）に
対応させないので、ベース・エミッタｌ’ｌ＃ＩＴｈ合
の信頼性が高くなる。
タ領域ａ３の端部（＋５１ ’ｖ ｐ十形領域（６）に
対応させないので、ベース・エミッタｌ’ｌ＃ＩＴｈ合
の信頼性が高くなる。
十
丁なわち、プレデポジション工程で形成されたｐ形頭載
（６）の表面領域に、この他の表面領域に比較し、結晶
性等の点で劣化している。もし、この劣化した部分にベ
ース・エミッタ間接合ケ設けると。
（６）の表面領域に、この他の表面領域に比較し、結晶
性等の点で劣化している。もし、この劣化した部分にベ
ース・エミッタ間接合ケ設けると。
この表面領域を流れる無効ベース電流が多くなり、動作
寿命試験でｈＦＫの低下てる等の問題が生じるが、本冥
施例の如＜、ｐ十形領域（６）に対応し、でいない結晶
性の良い領域にベース・エミッタｒ＃１１接合端部を設
ければ、無効ベース電流が抑制され、信頼性が向上する
。
寿命試験でｈＦＫの低下てる等の問題が生じるが、本冥
施例の如＜、ｐ十形領域（６）に対応し、でいない結晶
性の良い領域にベース・エミッタｒ＃１１接合端部を設
ければ、無効ベース電流が抑制され、信頼性が向上する
。
ｔｅｌ ベース電極（１８１とエミッタ領域（１３１
との間にけ、従来と同様に低抵抗ベース領域ａυが配置
はれているので、スイッチオフ時の下降時間ｔ、を短か
くする効果、及び高温逆バイアス試験結果ケ良くてる効
果に従来と同様に得られる。
との間にけ、従来と同様に低抵抗ベース領域ａυが配置
はれているので、スイッチオフ時の下降時間ｔ、を短か
くする効果、及び高温逆バイアス試験結果ケ良くてる効
果に従来と同様に得られる。
本発明は、上述の実施例に限定されるものでなく１例え
ば次の変形例が可能なものである。
ば次の変形例が可能なものである。
（イ）マルチエミッタ形トランジスタ、（Ｌ歯状にエミ
ッタ及びベースを有するトランジスタにも適用可能であ
る。
ッタ及びベースを有するトランジスタにも適用可能であ
る。
１口１ ベース電極（１８１ケｐ＋形の低抵抗ベース領
域０υに接しないように形成［７てもよい。
域０υに接しないように形成［７てもよい。
＋
し鵠 ｐ形の低抵抗ベース領域（１１１ンエミツタ領域
（１３１に接しないように形成し、でもよい。
（１３１に接しないように形成し、でもよい。
日 エミッタ領域Ｑ３１形成１．た後に低抵抗ベース領
域ＵＶ形成してもよい。
域ＵＶ形成してもよい。
（ホ）プレデポジション工程を設けて２段階拡散１ゼる
代りに、ドープドオキサイドによる拡散方法、又はイオ
ン注入法でプレデポジション層を形成し、仁ｔ１ケトラ
イブインする方法等ケ採用１．てもよい。
代りに、ドープドオキサイドによる拡散方法、又はイオ
ン注入法でプレデポジション層を形成し、仁ｔ１ケトラ
イブインする方法等ケ採用１．てもよい。
トｌ ベース電極α印のオーミック接触に問題が生じる
場合には、ベース領域に３種類の不純物１ｌＩｙｒ領域
ケ設けてもよい。すなわち、低抵抗ベース領域０υより
は抵抗が高いが、ｐ形高抵抗ベース領域（７１よりは抵
抗が低い佃域ンベース電極（１ｇＪの下部に設けてもよ
い。
場合には、ベース領域に３種類の不純物１ｌＩｙｒ領域
ケ設けてもよい。すなわち、低抵抗ベース領域０υより
は抵抗が高いが、ｐ形高抵抗ベース領域（７１よりは抵
抗が低い佃域ンベース電極（１ｇＪの下部に設けてもよ
い。
上述から明らかな如く本発明によれば、高速スイッチン
グ特性及び高信頼性を有するトランジスタを提供するこ
とができる。
グ特性及び高信頼性を有するトランジスタを提供するこ
とができる。
第１図囚〜０は本発明の冥施例に係わるトランジスタン
製造工程順に示す断面図であり、この内■け第２図のＢ
−Ｂ断面図、０に第３図Ｄ−Ｄ断面図、０け第５図のＧ
−Ｇ断面図である。 第２図、第３図、第４図、及び第５図社トラ、ンジスタ
ン製造工程順に示す平面図である。 （３）・・・コレクタ領域、（４）・・・８ｉ０！１１
ｉ！□、（６）・・・を形軸域。 （７１・・・ベース領域、αＤ・・・低抵抗ベース領域
、αＪ・・・エミッタ領域、ａ８・・・ベース領域。
製造工程順に示す断面図であり、この内■け第２図のＢ
−Ｂ断面図、０に第３図Ｄ−Ｄ断面図、０け第５図のＧ
−Ｇ断面図である。 第２図、第３図、第４図、及び第５図社トラ、ンジスタ
ン製造工程順に示す平面図である。 （３）・・・コレクタ領域、（４）・・・８ｉ０！１１
ｉ！□、（６）・・・を形軸域。 （７１・・・ベース領域、αＤ・・・低抵抗ベース領域
、αＪ・・・エミッタ領域、ａ８・・・ベース領域。
Claims (4)
- （１）コレクタ領域（３）と、高抵抗ベース領域（７）
と、エミッタ領域（１３）と、低抵抗ベース領域（１１
）とを備えたトランジスタにおいて、 前記低抵抗ベース領域（１１）がベース電極（１８）と
前記エミッタ領域（１３）との間に配置され且つ前記コ
レクタ領域（３）に達しない深さに形成され、 前記ベース電極（１８）の少なくとも１部が前記高抵抗
ベース領域（７）に接するように配置されていることを
特徴とするトランジスタ。 - （２）前記低抵抗ベース領域（１１）の１部が前記ベー
ス電極（１８）に接触するように形成されていることを
特徴とする特許請求の範囲第１項記載のトランジスタ。 - （３）前記低抵抗ベース領域（１１）が前記ベース電極
（１８）に接触しないように形成されていることを特徴
とする特許請求の範囲第１項記載のトランジスタ。 - （４）前記低抵抗ベース領域（１１）が前記エミッタ領
域（１３）に接するように形成されていることを特徴と
する特許請求の範囲第１項又は第２項又は第３項記載の
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6552186A JPS62221154A (ja) | 1986-03-24 | 1986-03-24 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6552186A JPS62221154A (ja) | 1986-03-24 | 1986-03-24 | トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62221154A true JPS62221154A (ja) | 1987-09-29 |
| JPH0535569B2 JPH0535569B2 (ja) | 1993-05-26 |
Family
ID=13289412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6552186A Granted JPS62221154A (ja) | 1986-03-24 | 1986-03-24 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62221154A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020574A (ja) * | 1983-07-14 | 1985-02-01 | Tdk Corp | 半導体装置ならびにその製造方法 |
-
1986
- 1986-03-24 JP JP6552186A patent/JPS62221154A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020574A (ja) * | 1983-07-14 | 1985-02-01 | Tdk Corp | 半導体装置ならびにその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0535569B2 (ja) | 1993-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3025589A (en) | Method of manufacturing semiconductor devices | |
| US4159915A (en) | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation | |
| JP3727827B2 (ja) | 半導体装置 | |
| JPS6038877B2 (ja) | 半導体装置の製法 | |
| US4214315A (en) | Method for fabricating vertical NPN and PNP structures and the resulting product | |
| US4178190A (en) | Method of making a bipolar transistor with high-low emitter impurity concentration | |
| US4946798A (en) | Semiconductor integrated circuit fabrication method | |
| JPS62221154A (ja) | トランジスタの製造方法 | |
| US3698077A (en) | Method of producing a planar-transistor | |
| US3988759A (en) | Thermally balanced PN junction | |
| US4136353A (en) | Bipolar transistor with high-low emitter impurity concentration | |
| JPS5940571A (ja) | 半導体装置 | |
| US3807039A (en) | Method for making a radio frequency transistor structure | |
| JPS62165968A (ja) | マ−ジされたバイポ−ラ／相補形バイポ−ラトランジスタとその製造法 | |
| JPS6143858B2 (ja) | ||
| KR960015929B1 (ko) | 바이폴라 트랜지스터의 매입층 제조방법 | |
| JPS62149166A (ja) | トランジスタの製造方法 | |
| JP2501929B2 (ja) | 静電誘導半導体装置 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPS59145520A (ja) | 半導体装置の製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JPH061767B2 (ja) | 半導体装置の製造方法 | |
| CS218801B1 (cs) | integrované uspořádání s tranzistorem se Schottkyho kolektorem a způsob jeho výroby | |
| JPS6252965A (ja) | 半導体装置の製造方法 |