CS218801B1 - integrované uspořádání s tranzistorem se Schottkyho kolektorem a způsob jeho výroby - Google Patents
integrované uspořádání s tranzistorem se Schottkyho kolektorem a způsob jeho výroby Download PDFInfo
- Publication number
- CS218801B1 CS218801B1 CS713929A CS392971A CS218801B1 CS 218801 B1 CS218801 B1 CS 218801B1 CS 713929 A CS713929 A CS 713929A CS 392971 A CS392971 A CS 392971A CS 218801 B1 CS218801 B1 CS 218801B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- base
- collector
- emitter
- ditches
- semiconductor layer
- Prior art date
Links
Classifications
-
- H10W72/30—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/67—Complementary BJTs
- H10D84/673—Vertical complementary BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10W10/031—
-
- H10W10/30—
-
- H10W72/073—
-
- H10W72/07337—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
Vynález se týká integrovaného uspořádání s tranzistorem so Schottkyho kolektorem, které je určeno zvláště pro číslicové obvody s velkou spínací rychlostí a způsobu jeho výroby.
Dosud jsou známy stavební formy bipolárních tranzistorů s bariérou kov-polovodič-Schottkyho efekt, nebo s heteropřechody — PN na místě přechodu PN mezi kolektorem a bází. Tyto stavební prvky se vyznačují vysokými spínacími rychlostmi, protože v režimu nasycení je sníženo ukládání náboje v kolektorové oblasti a zpětné vstřikování z kolektorové oblasti do oblasti báze. U jednoho takto· navrženého uspořádání byla epitaxiální vrstva uložena na jednom velkoplochém, jako emitor fungujícím polovodičovém tělese, a na této vrstvě byl proveden hradící styk polovodič-kov.
Toto uspořádání se vyznačuje velkou parazitní kapacitou mezi emitorem a bází.
Při dalším vývoji tohoto uspořádání byla emitorová plocha na přechodu mezi bází a emitorem ohraničena kysličníkovými vrstvami a polykrystalickou oblastí polovodiče. Přitom lze očekávat poruchy přechodů mezi emitorem -s bází, způsobené vlivem okrajové oblasti epitaxiální vrstvy.
Obě tato uspořádání se nehodí pro integrované polovodičové součásti.
V integrovaných tranzistorových obvodech se až dosud objevovaly Schottkyho diody, které byly rovněž použity jako spojovací dioda pró přechod mezi kolektorem a bází tranzistoru. Tímto způsobem se dále sníží přebuzení tranzistoru. Tato uspořádání se však opět vyznačují velkými kapacitami mezi bází a kolektorem a velkou spotřebou místa. Také bylo zkoumáno uspořádání tranzistorů se Schottkyho kolektorem pomocí bočních tranzistorů. Tím však bylo dosaženo pouze malých zesílení.
Na druhé straně byly vyvinuty způsoby pro výrobu integrovaných bipolárních tranzistorových obvodů, u kterých by bylo možno dále zkoumat možnosti jejich použití pro výrobu tranzistoru se Schottkyho kolektorem. U těchto způsobů se vytvoří rozsahy jednotlivých stavebních prvků difúzní a epitaxiální technikou uvnitř monokrystalického polovodičového tělíska a na jeho horní straně se upraví kovové kontakty. Toto polovodičové tělísko je po spojení s nosným prvkem vystaveno volnému legování spodních rozsahů stavebních prvků a tyto stavební prvky jsou na této spodní straně opatřeny kontakty.
Cílem vynálezu je vytvořit tranzistorové uspořádání se Schottkyho kolektorem, vhodné pro realizaci velmi rychlých číslicových obvodů a vyvolit je jednoduše v jedné nebo více rovinách.
Účelem vynálezu je dále, aby toto uspořádání mělo krátké spínací doby a vysoké proudové zesílení.
Dále je žádoucí, vytvořit jednoduchý způsob výroby, který by zaručoval výrobu těchto obvodů podle vynálezu v těsné blízkosti s odpory o diodami.
Uvedeného účelu je podle vynálezu dosaženo v podstatě tím, že v tenké monokrystalické polovodičové vrstvě, zakryté po obou stranách částečně izolační vrstvou, jsou oblasti báze obklopeny prstencovými dotačními příkopy dotačního typu emitoru, a v těchto oblastech báze se nacházejí na jedné straně opačně dotované oblasti emitoru a na druhé straně na polovodičové vrstvě v okénkách izolační vrstvy oblasti kolektoru z elektricky vodivého materiálu, odlišného od výchozího polovodiče, které zakrývají oblasti báze úplně a prstencové dotační příkopy částečně a vytvářejí k oblastem báze hradicí a k dotačním příkopům ohmické přechody, přičemž na emitorové straně polovodičové vrstvy mají oblasti emitoru, oblasti báze a dotační příkopy ohmické kontakty.
Podle dalšího vynálezu je kolektor z kovového materiálu.
U jiného výhodného provedení integrovaného uspořádání podle vynálezu je kolektor z monokrystalického materiálu.
Konečně se integrované uspořádání vyznačuje tím, že kolektor je z elektricky vodivého materiálu, propustného pro světlo.
Způsob výroby integrovaného uspořádání spočívá v tom, že se do polovodičové vrstvy dotačního typu báze vdifundují vysoce dotované oblasti emitoru a současně kolem nich dolní dotační příkopy, na polovodičové vrstvě se vytvoří tenká epitaxní polovodičová vrstva dotačního typu báze a na ní pasivní izolační vrstva, načež se do epitaxní polovodičové vrstvy nad dolní dotační příkopy vdifundují horní dotační příkopy dotačního typu emitoru, jež se vzájemně spojí a vytvoří boční ohraničení oblasti báze, a po otevření okének v pasivační izolační vrstvě se v nich vytvoří oblasti kolektoru nanesením elektricky vodivé, od základního polovodičového materiálu odlišné vrstvy, které překryjí úplně oblasti báze a částečně dotační příkopy a vytvoří hradicí přechody k oblastem báze a ohmické přechody k dotačním příkopům.
Způsob podle vynálezu dále spočívá v tom, že se oblasti kolektoru vytvoří nanesením kovové vrstvy.
Podle dalšího znaku způsobu se oblasti kolektoru vytvoří epitaxním růstem monokrystalického jinorodého elektricky vodivého materiálu.
Jiný znak způsobu spočívá v tom, že před nanesením oblasti kolektoru se do epitaxní polovodičové vrstvy vyleptá prohlubeň.
Dalším znakem způsobu podle vynálezu je skutečnost, že před nebo po difúzi překrytých oblastí emitoru se v místě kontaktu báze provede v polovodičové vrstvě vysoce dotovaná difúze dotačního typu báze.
Podle jiného znaku způsobu podle vynálezu se v epitaixní vrstvě přídavně vytvoří odpory, které jsou izolovány izolační oblastí, která se vytváří emitorovou difúzí a difúzí horního dotačního příkopu současně s dolními a horními dotačními příkopy.
Konečně se způsob podle vynálezu vyznačuje tím, že před nebo po difúzi překryté oblasti emitoru v oblastech odporů difúzí vytvoří vysoce dotované oblasti kontaktů dotačního typu báze.
Způsobem podle vynálezu lze vyrobit integrované uspořádání s tranzistorem se Schottkyho kolektorem dvěma nebo třemi difúzníml operacemi. Přitom lze dosáhnout malých šířek báze s úzkými tolerancemi, protože šířka báze je závislá na tloušťce epitaxiální vrstvy a na vydifundování emitorové oblasti a nikoli na přesnosti mechanického a chemického zpracování výchozího polovodičového polotovaru. Kromě toho lze provést toto integrované uspořádání s tranzistorem se Schottkyho kolektorem ve více rovinách.
Vynález bude dále podrobněji popsán na příkladu provedení a pomocí přiložených výkresů, kde na obr. 1 je řez epitaxiálním kotoučem s překrytou emitorovou oblastí a s odporovou oblastí a s oblastí báze, na obr. 2 je řez kotoučem po nanesení kolektorové oblasti a na obr. 3 je řez hotovou strukturou. Na výkrese je kolmý směr vyznačen silně.
Podle obr. 1 jsou v monokrystalickém křemíkovém kotouči typu P+ 1 difundovány emitorové oblasti 2 a spolu s nimi spodní rozsah prstencové šachtovlté oblasti 3 k ohraničení později vzniklé oblasti báze 5 a spodní izolační oblast 4 k ohraničení později vzniklého odporu 6. V rozsahu kontaktů 7 pro bázi a odporového kontaktu 8 budou v křemíkovém kotouči 1 vydifundovány oblasti N + . Po nanesení tenké epitaxiální vrstvy 9 typu N bude na této vnstvě vytvořena pomocí tepelné oxidace oxidační vrstva 10.
Tato vrstva 10 slouží jako difuzní maska při následující difúzi horní prstencové šachto vité oblasti 11 typu P+ k ohraničení oblasti báze 5 a horní izolační oblasti 12 odporu 8.
Po odleptání průniků 13 v oxidační vrstvě 10 přes oblasti báze 5 prstencové šáchtovací oblasti 3, 11 budou v průnicích 13 odleptány šachty 14 v epitaxiální vrstvě 9 a v těchto šachtách uloženy jinorodé kolektorové oblasti 15, například z hliníku. Nato bude známým způsobem pomocí skleněné vrstvy 16 polovodičový kotouč 1 spojen tepelnou kompresí s nosným prvkem 17, například oxidovaný křemíkový kotouč a broušením a leptáním polovodičového kotouče 1 se odhalí pro volné legování pře218801 kryty na emitorové straně pasivační vrstvou
18, jejímiž průniky 19 jsou galvanicky spojeny oblasti emitoru 2, báze 5, prstencové šachtovité oblasti 3, a odpor 6’ s kovovou vodivou rovinou 20.
Tato konečná struktura je uvedena na obr. 3.
krytí emitorové oblasti 2, prstencové šachtové oblasti 3, spodní izolační oblasti 4 a kontaktů 7, 8.
Při tomto postupu vzniknou izolované emitorové oblasti 2 uvnitř oblasti báze 5 tranzistoru se Schottkyho kolektorem.
Volně legované spodní strany budou po-
Claims (11)
1. Integrované uspořádání s tranzistorem se Schottkyho kolektorem, vyznačené tím, že v tenké monokrystalické polovodičové vrstvě (1, 9], zakryté po obou stranách částečně izolační vrstvou (10, 18), jsou oblasti báze (5) obklopeny prstencovými dotačními příkopy (3, 11) dotačního typu emitoru (2), a v těchto oblastech báze (5) se nacházejí na jedné straně opačně dotované oblasti emitoru (2) a na druhé straně na polovodičové vrstvě (1, 9) v okénkách (13) izolační vrstvy (10) oblasti kolektoru (T5) z elektricky vodivého materiálu odlišného od výchozího polovodiče, které zakrývají oblasti báze (5) úplně a prstencové dotační příkopy (3, 11) částečně a vytvářejí k oblastem báze (5) hradící a k dotačním příkopům (3, 11) ohmické přechody, přičemž na emitorové straně polovodičové vrstvy (1) mají oblasti emitoru (2), oblasti báze (5’p a dotační příkopy [3] ohmické kontakty.
2. Integrované uspořádání podle bodu 1, vyznačené tím, že kolektor (15) je ž kovového materiálu.
3. Integrované uspořádání podle bodu 1, vyznačené tím, že kolektor (15] je z monokrystalického materiálu.
4. Integrované uspořádání podle bodu 1, vyznačené tím, že kolektor (15) je z elektricky vodivého materiálu propustného pro světlo.
5. Způsob výroby integrovaného uspořádání podle bodu 1, při kterém se nejprve vytvoří difúzí a epitaxním růstem dotační oblasti v monokrystalu polovodiče, nebo v monokrystalické vrstvě polovodiče na různorodém substrátu, a po spojení s nosným tělesem, nebo po nanesení silné nosné vrstvy se polovodič na spodní straně ubírá až do odhalení spodních oblastí a na této straně se po nanesení pasivační izolační vrstvy a vyleptání kontaktových okének spojí s kontakty, vyznačený tím, že do polovodičové vrstvy (1) dotačního typu báze (5) se vdifundují vysoce dotované oblasti emitoru (2) a současně kolem nich dolní dotační
YNÁLEZU příkopy (3), na polovodičové vrstvě (1) se vytvoří tenká epitaxní polovodičová vrstva (9) dotačního typu báze (5) a na ní pasivační izolační vrstva (10], načež se do epitaxní polovodičové vrstvy (9) nad dolní dotační příkopy (3) vdifundují horní dotační příkopy (3) dotačního typu emitoru (2), jež se vzájemně spojí a vytvoří boční ohraničení oblastní báze (5j, a po otevření okének (13] v pasivační izolační vrstvě (10) se v nich vytvoří oblasti kolektoru (15] nanesením elektricky vodivé, od základního polovodičového materiálu odlišné vrstvy, které překrývají úplně oblasti báze (5) a částečně dotační příkopy (3, 11) a vytvoří hradící přechody k oblastem báze (5‘)’ a ohmické přechody k dotačním příkopům (3, 11).
6. Způsob podle bodu 5, vyznačený tím, že v oblasti kolektoru (15) se vytvoří nanesením kovové vrstvy.
;
7. Způsob podle bodu 5, vyznačený tím, že v oblasti kolektoru (15) se vytvoří epitaxním růstem monokrýstalického jinorodého elektricky vodivého materiálu.
8. Způsob podle bodů 5 až 7, vyznačený tím, že před nanesením oblasti kolektoru (15) se do epitaxní polovodičové vrstvy (9) vyleptá prohlubeň (14).
9. Způsob podle bodů 5 až 8, vyznačený tím, že před nebo po. difúzi překrytých oblastí emitoru (2) se v místě kontaktu (7) báze (5) provede v polovodičové vrstvě (1) vysoce dotovaná difúze dotačního typu báze (δ*1)'.
10. Způsob podle bodů 5 až 8, vyznačený tím, že se v epitaxní vrstvě (9) přídavně vytvoří odpory (6), které jsou izolovány izolační oblastí (4, 12), která se vytváří emitorovou difúzí a difúzí horního dotačního příkopu současně s dolními a horními dotačními příkopy (3, 11).
11. Způsob podle bodu 9, vyznačený tím, že před nebo po difúzi překryté oblasti emitoru (!2í) v oblastech odporů (6) difúzí vytvoří vysoce dotované oblasti kontaktů (8) dotačního typu báze (5).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD14782070 | 1970-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS218801B1 true CS218801B1 (cs) | 1983-02-25 |
Family
ID=5482557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS713929A CS218801B1 (cs) | 1970-05-29 | 1971-05-28 | integrované uspořádání s tranzistorem se Schottkyho kolektorem a způsob jeho výroby |
Country Status (3)
| Country | Link |
|---|---|
| CS (1) | CS218801B1 (cs) |
| DE (1) | DE2123202A1 (cs) |
| FR (1) | FR2090381B1 (cs) |
-
1971
- 1971-05-11 DE DE19712123202 patent/DE2123202A1/de active Pending
- 1971-05-28 FR FR7119592A patent/FR2090381B1/fr not_active Expired
- 1971-05-28 CS CS713929A patent/CS218801B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2090381B1 (cs) | 1973-10-19 |
| DE2123202A1 (de) | 1971-12-09 |
| FR2090381A1 (cs) | 1972-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3064167A (en) | Semiconductor device | |
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| US3648125A (en) | Method of fabricating integrated circuits with oxidized isolation and the resulting structure | |
| JPS589366A (ja) | トランジスタ | |
| EP0232510B1 (en) | Semiconductor device having a plane junction with autopassivating termination | |
| US3722079A (en) | Process for forming buried layers to reduce collector resistance in top contact transistors | |
| US4843448A (en) | Thin-film integrated injection logic | |
| US3591430A (en) | Method for fabricating bipolar planar transistor having reduced minority carrier fringing | |
| US3506893A (en) | Integrated circuits with surface barrier diodes | |
| US4539742A (en) | Semiconductor device and method for manufacturing the same | |
| US3445734A (en) | Single diffused surface transistor and method of making same | |
| US4323913A (en) | Integrated semiconductor circuit arrangement | |
| GB1154891A (en) | Semiconductor Devices and Methods of Manufacture | |
| US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
| US3945857A (en) | Method for fabricating double-diffused, lateral transistors | |
| US3338758A (en) | Surface gradient protected high breakdown junctions | |
| US4061510A (en) | Producing glass passivated gold diffused rectifier pellets | |
| GB1310412A (en) | Semiconductor devices | |
| US4035907A (en) | Integrated circuit having guard ring Schottky barrier diode and method | |
| US4079408A (en) | Semiconductor structure with annular collector/subcollector region | |
| US3780426A (en) | Method of forming a semiconductor circuit element in an isolated epitaxial layer | |
| US3510736A (en) | Integrated circuit planar transistor | |
| JPH025564A (ja) | マルチコレクタ縦型pnpトランジスタ | |
| US3614560A (en) | Improved surface barrier transistor | |
| US5250838A (en) | Semiconductor device comprising an integrated circuit having a vertical bipolar transistor |