CS218801B1 - Integrated disposition with the transistor with schottky collector and method of making the same - Google Patents

Integrated disposition with the transistor with schottky collector and method of making the same Download PDF

Info

Publication number
CS218801B1
CS218801B1 CS713929A CS392971A CS218801B1 CS 218801 B1 CS218801 B1 CS 218801B1 CS 713929 A CS713929 A CS 713929A CS 392971 A CS392971 A CS 392971A CS 218801 B1 CS218801 B1 CS 218801B1
Authority
CS
Czechoslovakia
Prior art keywords
base
collector
emitter
ditches
semiconductor layer
Prior art date
Application number
CS713929A
Other languages
Czech (cs)
Inventor
Gunter Jorke
Original Assignee
Gunter Jorke
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gunter Jorke filed Critical Gunter Jorke
Publication of CS218801B1 publication Critical patent/CS218801B1/en

Links

Classifications

    • H10W72/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/67—Complementary BJTs
    • H10D84/673—Vertical complementary BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10W10/031—
    • H10W10/30—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H10W72/073—
    • H10W72/07337—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Vynález se týká integrovaného uspořádání s tranzistorem so Schottkyho kolektorem, které je určeno zvláště pro číslicové obvody s velkou spínací rychlostí a způsobu jeho výroby.The invention relates to an integrated arrangement with a transistor with a Schottky collector, which is intended in particular for high-speed digital circuits and a method for its manufacture.

Dosud jsou známy stavební formy bipolárních tranzistorů s bariérou kov-polovodič-Schottkyho efekt, nebo s heteropřechody — PN na místě přechodu PN mezi kolektorem a bází. Tyto stavební prvky se vyznačují vysokými spínacími rychlostmi, protože v režimu nasycení je sníženo ukládání náboje v kolektorové oblasti a zpětné vstřikování z kolektorové oblasti do oblasti báze. U jednoho takto· navrženého uspořádání byla epitaxiální vrstva uložena na jednom velkoplochém, jako emitor fungujícím polovodičovém tělese, a na této vrstvě byl proveden hradící styk polovodič-kov.So far, constructional forms of bipolar transistors with a metal-semiconductor-Schottky effect barrier or with heterotransitions - PN at the PN junction point between the collector and the base are known. These components are characterized by high switching speeds, since in the saturation mode the charge storage in the collector region and the back injection from the collector region into the base region are reduced. In one such arrangement, the epitaxial layer was deposited on one large-area emitter-functioning semiconductor body, and on this layer a semiconductor-metal barrier was provided.

Toto uspořádání se vyznačuje velkou parazitní kapacitou mezi emitorem a bází.This arrangement is characterized by a large parasitic capacity between the emitter and the base.

Při dalším vývoji tohoto uspořádání byla emitorová plocha na přechodu mezi bází a emitorem ohraničena kysličníkovými vrstvami a polykrystalickou oblastí polovodiče. Přitom lze očekávat poruchy přechodů mezi emitorem -s bází, způsobené vlivem okrajové oblasti epitaxiální vrstvy.In a further development of this arrangement, the emitter surface at the transition between the base and emitter was delimited by the oxide layers and the polycrystalline region of the semiconductor. In this case, disturbances of the base-emitter transitions caused by the edge region of the epitaxial layer can be expected.

Obě tato uspořádání se nehodí pro integrované polovodičové součásti.Both of these arrangements are not suitable for integrated semiconductor components.

V integrovaných tranzistorových obvodech se až dosud objevovaly Schottkyho diody, které byly rovněž použity jako spojovací dioda pró přechod mezi kolektorem a bází tranzistoru. Tímto způsobem se dále sníží přebuzení tranzistoru. Tato uspořádání se však opět vyznačují velkými kapacitami mezi bází a kolektorem a velkou spotřebou místa. Také bylo zkoumáno uspořádání tranzistorů se Schottkyho kolektorem pomocí bočních tranzistorů. Tím však bylo dosaženo pouze malých zesílení.Up to now, Schottky diodes have appeared in integrated transistor circuits, which have also been used as a coupling diode for the collector-base transistor transition. In this way, the overload of the transistor is further reduced. However, these arrangements are again characterized by large capacities between base and collector and large space consumption. The arrangement of transistors with Schottky collector by means of side transistors was also investigated. However, only small gains were achieved.

Na druhé straně byly vyvinuty způsoby pro výrobu integrovaných bipolárních tranzistorových obvodů, u kterých by bylo možno dále zkoumat možnosti jejich použití pro výrobu tranzistoru se Schottkyho kolektorem. U těchto způsobů se vytvoří rozsahy jednotlivých stavebních prvků difúzní a epitaxiální technikou uvnitř monokrystalického polovodičového tělíska a na jeho horní straně se upraví kovové kontakty. Toto polovodičové tělísko je po spojení s nosným prvkem vystaveno volnému legování spodních rozsahů stavebních prvků a tyto stavební prvky jsou na této spodní straně opatřeny kontakty.On the other hand, methods have been developed for the production of integrated bipolar transistor circuits which could be further explored for their use in the manufacture of a transistor with a Schottky collector. In these methods, the ranges of the individual building blocks are created by diffusion and epitaxial techniques within the single crystal semiconductor body and metal contacts are provided on the top side thereof. This semiconductor element, when connected to the support element, is exposed to free alloying of the lower ranges of the building elements and these building elements are provided with contacts on this underside.

Cílem vynálezu je vytvořit tranzistorové uspořádání se Schottkyho kolektorem, vhodné pro realizaci velmi rychlých číslicových obvodů a vyvolit je jednoduše v jedné nebo více rovinách.The object of the invention is to provide a transistor arrangement with a Schottky collector suitable for realizing very fast digital circuits and to select them in one or more planes.

Účelem vynálezu je dále, aby toto uspořádání mělo krátké spínací doby a vysoké proudové zesílení.It is further an object of the invention to have short switching times and high current gains.

Dále je žádoucí, vytvořit jednoduchý způsob výroby, který by zaručoval výrobu těchto obvodů podle vynálezu v těsné blízkosti s odpory o diodami.Furthermore, it is desirable to provide a simple manufacturing process which guarantees the production of these circuits according to the invention in close proximity to the diode resistors.

Uvedeného účelu je podle vynálezu dosaženo v podstatě tím, že v tenké monokrystalické polovodičové vrstvě, zakryté po obou stranách částečně izolační vrstvou, jsou oblasti báze obklopeny prstencovými dotačními příkopy dotačního typu emitoru, a v těchto oblastech báze se nacházejí na jedné straně opačně dotované oblasti emitoru a na druhé straně na polovodičové vrstvě v okénkách izolační vrstvy oblasti kolektoru z elektricky vodivého materiálu, odlišného od výchozího polovodiče, které zakrývají oblasti báze úplně a prstencové dotační příkopy částečně a vytvářejí k oblastem báze hradicí a k dotačním příkopům ohmické přechody, přičemž na emitorové straně polovodičové vrstvy mají oblasti emitoru, oblasti báze a dotační příkopy ohmické kontakty.This object is achieved essentially by the fact that in a thin monocrystalline semiconductor layer, partially covered by an insulating layer on both sides, the base regions are surrounded by annular doping dampers of the emitting type of emitter, and in these base regions the oppositely doped emitting regions and on the other hand, on the semiconductor layer in the insulating layer windows of the collector area of an electrically conductive material, different from the starting semiconductor, which cover the base areas completely and the annular ditches partially and form ohmic transitions to the base areas and ditches, the layers have emitter regions, base regions, and ditch tracts with ohmic contacts.

Podle dalšího vynálezu je kolektor z kovového materiálu.According to another invention, the collector is a metal material.

U jiného výhodného provedení integrovaného uspořádání podle vynálezu je kolektor z monokrystalického materiálu.In another preferred embodiment of the integrated arrangement according to the invention, the collector is of single crystal material.

Konečně se integrované uspořádání vyznačuje tím, že kolektor je z elektricky vodivého materiálu, propustného pro světlo.Finally, the integrated arrangement is characterized in that the collector is made of an electrically conductive light-transmissive material.

Způsob výroby integrovaného uspořádání spočívá v tom, že se do polovodičové vrstvy dotačního typu báze vdifundují vysoce dotované oblasti emitoru a současně kolem nich dolní dotační příkopy, na polovodičové vrstvě se vytvoří tenká epitaxní polovodičová vrstva dotačního typu báze a na ní pasivní izolační vrstva, načež se do epitaxní polovodičové vrstvy nad dolní dotační příkopy vdifundují horní dotační příkopy dotačního typu emitoru, jež se vzájemně spojí a vytvoří boční ohraničení oblasti báze, a po otevření okének v pasivační izolační vrstvě se v nich vytvoří oblasti kolektoru nanesením elektricky vodivé, od základního polovodičového materiálu odlišné vrstvy, které překryjí úplně oblasti báze a částečně dotační příkopy a vytvoří hradicí přechody k oblastem báze a ohmické přechody k dotačním příkopům.The method of manufacturing an integrated arrangement is to diffuse into the semiconductor layer of the doped base-type base a highly doped region of the emitter and at the same time around the lower dope ditches, to form a thin epitaxial semiconductor layer of the doped base type and passive insulating layer. into the epitaxial semiconductor layer above the lower doping ditches, the doping emitter-type upper doping ditches interconnect to form a side boundary of the base region, and after opening the windows in the passivation insulating layer, collector regions are formed therein by electrically conducting layers which completely cover the base regions and partially the subsidy ditches and form barrier transitions to the base regions and ohmic transitions to the subsidy ditches.

Způsob podle vynálezu dále spočívá v tom, že se oblasti kolektoru vytvoří nanesením kovové vrstvy.The method according to the invention further comprises forming the collector regions by applying a metal layer.

Podle dalšího znaku způsobu se oblasti kolektoru vytvoří epitaxním růstem monokrystalického jinorodého elektricky vodivého materiálu.According to a further feature of the method, the collector regions are formed by epitaxial growth of a monocrystalline non-electrically conductive material.

Jiný znak způsobu spočívá v tom, že před nanesením oblasti kolektoru se do epitaxní polovodičové vrstvy vyleptá prohlubeň.Another feature of the method is that a depression is etched into the epitaxial semiconductor layer before the collector region is applied.

Dalším znakem způsobu podle vynálezu je skutečnost, že před nebo po difúzi překrytých oblastí emitoru se v místě kontaktu báze provede v polovodičové vrstvě vysoce dotovaná difúze dotačního typu báze.A further feature of the method according to the invention is that before or after the diffusion of the overlapped emitter regions, a highly doped base-type diffusion is carried out in the semiconductor layer at the base contact point.

Podle jiného znaku způsobu podle vynálezu se v epitaixní vrstvě přídavně vytvoří odpory, které jsou izolovány izolační oblastí, která se vytváří emitorovou difúzí a difúzí horního dotačního příkopu současně s dolními a horními dotačními příkopy.According to another feature of the method according to the invention, resistors are additionally formed in the epitaix layer which are insulated by an insulating region which is produced by the emitter diffusion and the diffusion of the upper ditch simultaneously with the lower and upper ditches.

Konečně se způsob podle vynálezu vyznačuje tím, že před nebo po difúzi překryté oblasti emitoru v oblastech odporů difúzí vytvoří vysoce dotované oblasti kontaktů dotačního typu báze.Finally, the method according to the invention is characterized in that, before or after diffusion, the overlapped emitter regions in the diffusion resistance regions form highly doped base-type contact regions.

Způsobem podle vynálezu lze vyrobit integrované uspořádání s tranzistorem se Schottkyho kolektorem dvěma nebo třemi difúzníml operacemi. Přitom lze dosáhnout malých šířek báze s úzkými tolerancemi, protože šířka báze je závislá na tloušťce epitaxiální vrstvy a na vydifundování emitorové oblasti a nikoli na přesnosti mechanického a chemického zpracování výchozího polovodičového polotovaru. Kromě toho lze provést toto integrované uspořádání s tranzistorem se Schottkyho kolektorem ve více rovinách.With the method of the invention, an integrated arrangement with a Schottky collector transistor can be produced by two or three diffusion operations. In this case, small base widths with narrow tolerances can be achieved, since the base width is dependent on the thickness of the epitaxial layer and the diffusion of the emitter region, and not on the precision of the mechanical and chemical processing of the starting semiconductor blank. In addition, this integrated arrangement can be implemented with a transistor having a Schottky collector in multiple planes.

Vynález bude dále podrobněji popsán na příkladu provedení a pomocí přiložených výkresů, kde na obr. 1 je řez epitaxiálním kotoučem s překrytou emitorovou oblastí a s odporovou oblastí a s oblastí báze, na obr. 2 je řez kotoučem po nanesení kolektorové oblasti a na obr. 3 je řez hotovou strukturou. Na výkrese je kolmý směr vyznačen silně.BRIEF DESCRIPTION OF THE DRAWINGS The invention will now be described in more detail by way of example and with reference to the accompanying drawings in which: Figure 1 is a cross-sectional view of an epitaxial disk with an emitter region and a resistive region and base region; section of the finished structure. In the drawing, the perpendicular direction is marked strongly.

Podle obr. 1 jsou v monokrystalickém křemíkovém kotouči typu P+ 1 difundovány emitorové oblasti 2 a spolu s nimi spodní rozsah prstencové šachtovlté oblasti 3 k ohraničení později vzniklé oblasti báze 5 a spodní izolační oblast 4 k ohraničení později vzniklého odporu 6. V rozsahu kontaktů 7 pro bázi a odporového kontaktu 8 budou v křemíkovém kotouči 1 vydifundovány oblasti N + . Po nanesení tenké epitaxiální vrstvy 9 typu N bude na této vnstvě vytvořena pomocí tepelné oxidace oxidační vrstva 10.According to FIG. 1, the emitter regions 2 and the lower range of the annular shaft 3 region are diffused in a single crystal P + 1 silicon disc to enclose the later formed base region 5 and the lower insulating region 4 to enclose the later formed resistance 6. In the contact range 7 for base and resistance contact 8, N + regions will be diffused in the silicon disc 1. After the application of a thin N-type epitaxial layer 9, an oxidation layer 10 will be formed on this layer by thermal oxidation.

Tato vrstva 10 slouží jako difuzní maska při následující difúzi horní prstencové šachto vité oblasti 11 typu P+ k ohraničení oblasti báze 5 a horní izolační oblasti 12 odporu 8.This layer 10 serves as a diffusion mask for the subsequent diffusion of the upper annular P + type shaft region 11 to delimit the base region 5 and the upper insulating region 12 of the resistor 8.

Po odleptání průniků 13 v oxidační vrstvě 10 přes oblasti báze 5 prstencové šáchtovací oblasti 3, 11 budou v průnicích 13 odleptány šachty 14 v epitaxiální vrstvě 9 a v těchto šachtách uloženy jinorodé kolektorové oblasti 15, například z hliníku. Nato bude známým způsobem pomocí skleněné vrstvy 16 polovodičový kotouč 1 spojen tepelnou kompresí s nosným prvkem 17, například oxidovaný křemíkový kotouč a broušením a leptáním polovodičového kotouče 1 se odhalí pro volné legování pře218801 kryty na emitorové straně pasivační vrstvouAfter etching of the penetrations 13 in the oxidation layer 10 over the base regions 5 of the annular shaft region 3, 11, the shafts 14 in the epitaxial layer 9 will be etched in the intersections 13 and other collector areas 15, for example aluminum, will be deposited in these shafts. Thereafter, the semiconductor disc 1 will be heat-sealed to a support element 17, for example an oxidized silicon disc, by means of a glass layer 16, and grinding and etching of the semiconductor disc 1 will reveal for free alloying over the emitter side with a passivation layer

18, jejímiž průniky 19 jsou galvanicky spojeny oblasti emitoru 2, báze 5, prstencové šachtovité oblasti 3, a odpor 6’ s kovovou vodivou rovinou 20.18, whose intersections 19 are galvanically connected to the emitter areas 2, the base 5, the annular shaft area 3, and the resistor 6 'to the metallic conductive plane 20.

Tato konečná struktura je uvedena na obr. 3.This final structure is shown in Figure 3.

krytí emitorové oblasti 2, prstencové šachtové oblasti 3, spodní izolační oblasti 4 a kontaktů 7, 8.covering the emitter region 2, the annular shaft region 3, the lower insulating region 4 and the contacts 7, 8.

Při tomto postupu vzniknou izolované emitorové oblasti 2 uvnitř oblasti báze 5 tranzistoru se Schottkyho kolektorem.In this procedure, isolated emitter regions 2 are formed within the base region 5 of the transistor with a Schottky collector.

Volně legované spodní strany budou po-Loose alloy undersides will

Claims (11)

1. Integrované uspořádání s tranzistorem se Schottkyho kolektorem, vyznačené tím, že v tenké monokrystalické polovodičové vrstvě (1, 9], zakryté po obou stranách částečně izolační vrstvou (10, 18), jsou oblasti báze (5) obklopeny prstencovými dotačními příkopy (3, 11) dotačního typu emitoru (2), a v těchto oblastech báze (5) se nacházejí na jedné straně opačně dotované oblasti emitoru (2) a na druhé straně na polovodičové vrstvě (1, 9) v okénkách (13) izolační vrstvy (10) oblasti kolektoru (T5) z elektricky vodivého materiálu odlišného od výchozího polovodiče, které zakrývají oblasti báze (5) úplně a prstencové dotační příkopy (3, 11) částečně a vytvářejí k oblastem báze (5) hradící a k dotačním příkopům (3, 11) ohmické přechody, přičemž na emitorové straně polovodičové vrstvy (1) mají oblasti emitoru (2), oblasti báze (5’p a dotační příkopy [3] ohmické kontakty.Integrated arrangement with a transistor with a Schottky collector, characterized in that in the thin monocrystalline semiconductor layer (1, 9), covered on both sides with a partially insulating layer (10, 18), the base regions (5) are surrounded by annular ditches (3) , 11) of the emitting type emitter (2), and in these base regions (5), on the one hand, the oppositely emitted regions of the emitter (2) and on the other side are on the semiconductor layer (1, 9) in the windows (13) 10) collector areas (T5) of electrically conductive material different from the starting semiconductor, which cover the base areas (5) completely and annular ditches (3, 11) partially and form to the base areas (5) and to the ditches (3, 11) ) ohmic transitions, wherein on the emitter side of the semiconductor layer (1) the emitter regions (2), the base regions (5 'and the doping ditches [3] have ohmic contacts. 2. Integrované uspořádání podle bodu 1, vyznačené tím, že kolektor (15) je ž kovového materiálu.Integrated arrangement according to Claim 1, characterized in that the collector (15) is made of metallic material. 3. Integrované uspořádání podle bodu 1, vyznačené tím, že kolektor (15] je z monokrystalického materiálu.Integrated arrangement according to claim 1, characterized in that the collector (15) is made of a single crystal material. 4. Integrované uspořádání podle bodu 1, vyznačené tím, že kolektor (15) je z elektricky vodivého materiálu propustného pro světlo.Integrated arrangement according to claim 1, characterized in that the collector (15) is made of an electrically conductive light-transmissive material. 5. Způsob výroby integrovaného uspořádání podle bodu 1, při kterém se nejprve vytvoří difúzí a epitaxním růstem dotační oblasti v monokrystalu polovodiče, nebo v monokrystalické vrstvě polovodiče na různorodém substrátu, a po spojení s nosným tělesem, nebo po nanesení silné nosné vrstvy se polovodič na spodní straně ubírá až do odhalení spodních oblastí a na této straně se po nanesení pasivační izolační vrstvy a vyleptání kontaktových okének spojí s kontakty, vyznačený tím, že do polovodičové vrstvy (1) dotačního typu báze (5) se vdifundují vysoce dotované oblasti emitoru (2) a současně kolem nich dolní dotační5. A method of manufacturing an integrated arrangement according to item 1, wherein the first method is formed by diffusion and epitaxial growth of the doping region in a single semiconductor single crystal or single semiconductor layer on a diverse substrate, and after bonding to the support body or the bottom side goes down until the bottom areas are exposed, and on this side, after applying the passivating insulating layer and etching the contact windows, it connects to the contacts, characterized in that highly doped emitter regions (2) are diffused into the semiconductor layer (1) ) and at the same time around the bottom subsidy YNÁLEZU příkopy (3), na polovodičové vrstvě (1) se vytvoří tenká epitaxní polovodičová vrstva (9) dotačního typu báze (5) a na ní pasivační izolační vrstva (10], načež se do epitaxní polovodičové vrstvy (9) nad dolní dotační příkopy (3) vdifundují horní dotační příkopy (3) dotačního typu emitoru (2), jež se vzájemně spojí a vytvoří boční ohraničení oblastní báze (5j, a po otevření okének (13] v pasivační izolační vrstvě (10) se v nich vytvoří oblasti kolektoru (15] nanesením elektricky vodivé, od základního polovodičového materiálu odlišné vrstvy, které překrývají úplně oblasti báze (5) a částečně dotační příkopy (3, 11) a vytvoří hradící přechody k oblastem báze (5‘)’ a ohmické přechody k dotačním příkopům (3, 11).In the case of the ditches (3), a thin epitaxial semiconductor layer (9) of the doped base type (5) and a passivating insulating layer (10) are formed on the semiconductor layer (1), and then epitaxial semiconductor layer (9) above the lower ditches (3) diffuse the upper granting ditches (3) of the emitter-granting type (2), which connect to each other and form a lateral delimitation of the regional base (5j), and, when the windows (13) are opened in the passivation insulation layer (10) (15) by applying an electrically conductive, different layer from the basic semiconductor material, which completely overlaps the base regions (5) and partially the ditches (3, 11) and forms barrier transitions to the base regions (5 ')' and ohmic transitions to the ditches (5) 3, 11). 6. Způsob podle bodu 5, vyznačený tím, že v oblasti kolektoru (15) se vytvoří nanesením kovové vrstvy.Method according to Claim 5, characterized in that it is formed in the region of the collector (15) by applying a metal layer. ;; 7. Způsob podle bodu 5, vyznačený tím, že v oblasti kolektoru (15) se vytvoří epitaxním růstem monokrýstalického jinorodého elektricky vodivého materiálu.Method according to claim 5, characterized in that in the region of the collector (15) it is formed by epitaxial growth of a monocrystalline non-electrically conductive material. 8. Způsob podle bodů 5 až 7, vyznačený tím, že před nanesením oblasti kolektoru (15) se do epitaxní polovodičové vrstvy (9) vyleptá prohlubeň (14).Method according to Claims 5 to 7, characterized in that a depression (14) is etched into the epitaxial semiconductor layer (9) before applying the collector region (15). 9. Způsob podle bodů 5 až 8, vyznačený tím, že před nebo po. difúzi překrytých oblastí emitoru (2) se v místě kontaktu (7) báze (5) provede v polovodičové vrstvě (1) vysoce dotovaná difúze dotačního typu báze (δ*1)'.9. Method according to Claims 5 to 8, characterized in that before or after. diffusion of the overlapped areas of the emitter (2) at the point of contact (7) of the base (5) is carried out in the semiconductor layer (1) by a highly doped base-type diffusion (δ * 1 ) '. 10. Způsob podle bodů 5 až 8, vyznačený tím, že se v epitaxní vrstvě (9) přídavně vytvoří odpory (6), které jsou izolovány izolační oblastí (4, 12), která se vytváří emitorovou difúzí a difúzí horního dotačního příkopu současně s dolními a horními dotačními příkopy (3, 11).Method according to Claims 5 to 8, characterized in that resistors (6) are additionally formed in the epitaxial layer (9), which are insulated by an insulating region (4, 12), which is produced by emitter diffusion and diffusion of the upper ditch simultaneously with lower and upper subsidy ditches (3, 11). 11. Způsob podle bodu 9, vyznačený tím, že před nebo po difúzi překryté oblasti emitoru (!2í) v oblastech odporů (6) difúzí vytvoří vysoce dotované oblasti kontaktů (8) dotačního typu báze (5).11. The method of claim 9, wherein before or after diffusion of the emitter region overlapped (! 2R) in resistance (6), a highly doped diffusion region contacts (8) of the grant type base (5).
CS713929A 1970-05-29 1971-05-28 Integrated disposition with the transistor with schottky collector and method of making the same CS218801B1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DD14782070 1970-05-29

Publications (1)

Publication Number Publication Date
CS218801B1 true CS218801B1 (en) 1983-02-25

Family

ID=5482557

Family Applications (1)

Application Number Title Priority Date Filing Date
CS713929A CS218801B1 (en) 1970-05-29 1971-05-28 Integrated disposition with the transistor with schottky collector and method of making the same

Country Status (3)

Country Link
CS (1) CS218801B1 (en)
DE (1) DE2123202A1 (en)
FR (1) FR2090381B1 (en)

Also Published As

Publication number Publication date
DE2123202A1 (en) 1971-12-09
FR2090381B1 (en) 1973-10-19
FR2090381A1 (en) 1972-01-14

Similar Documents

Publication Publication Date Title
US3064167A (en) Semiconductor device
US4047217A (en) High-gain, high-voltage transistor for linear integrated circuits
US3648125A (en) Method of fabricating integrated circuits with oxidized isolation and the resulting structure
JPS589366A (en) transistor
EP0232510B1 (en) Semiconductor device having a plane junction with autopassivating termination
US3722079A (en) Process for forming buried layers to reduce collector resistance in top contact transistors
US4843448A (en) Thin-film integrated injection logic
US3591430A (en) Method for fabricating bipolar planar transistor having reduced minority carrier fringing
US3506893A (en) Integrated circuits with surface barrier diodes
US4536784A (en) Semiconductor device having a junction capacitance, an integrated injection logic circuit and a transistor in a semiconductor body
US4539742A (en) Semiconductor device and method for manufacturing the same
US3445734A (en) Single diffused surface transistor and method of making same
US4323913A (en) Integrated semiconductor circuit arrangement
GB1154891A (en) Semiconductor Devices and Methods of Manufacture
US4404738A (en) Method of fabricating an I2 L element and a linear transistor on one chip
US3945857A (en) Method for fabricating double-diffused, lateral transistors
US3338758A (en) Surface gradient protected high breakdown junctions
US4061510A (en) Producing glass passivated gold diffused rectifier pellets
GB1310412A (en) Semiconductor devices
US4035907A (en) Integrated circuit having guard ring Schottky barrier diode and method
US4079408A (en) Semiconductor structure with annular collector/subcollector region
US3780426A (en) Method of forming a semiconductor circuit element in an isolated epitaxial layer
US3510736A (en) Integrated circuit planar transistor
JPH025564A (en) Multi-collector vertical PNP transistor
US3614560A (en) Improved surface barrier transistor