JPS62217707A - 全差動増幅器回路およびその方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 相互参照 １９８６年２月１９日出願、米国特許出願連続番号第８
３１．０２０号の［高速度演算増幅器（Ｈｉｇｈ　５ｐ
ｅｅｄ　　０ｐｅｒａＮｏｎａｌ　　Ａｍｐｌｉｆｉｅ
ｒ）　Ｊおよび１９８６年２月１９日出願、米国特許出
願連続番号第８３１．０３９号の［制御ヒステリシスを
有する高速度比較器（１−１ｉｏｈ　Ｓ　ｐｏｅｃｌ　
　Ｃｏｍｐａｒａｔｏｒ　ｗｉｔｈ　　Ｃｏｎｔｒｏｌ
ｌｅｄ　ＨＶｓｔｃｒｅｓ＋ｓ　）　Ｊと題される出願
人の同時係属中の特許出願に対してここで相互参照がな
される。

背景 この発明は、電子光学Ｊ３よび電子回路に関するもので
ある。さらに特定的には、この発明は増幅器回路および
演算増幅器に関するものである。

より特定的には、この発明は差動演算増幅器の出力で共
通のモード信号を拒絶する差動帰還段階を有する全差動
演算増幅器回路に関するものである。これまで演算増幅
器回路は、実に様々な形状で設計されかつ実に様々な方
法技術により製作されてきた。

周知の演算増幅器は、正の差動入力および負の差動入力
をＩｊシかつ正の差動出力Ｊ３よび負の差動出力を有す
る全差動増幅器である。２つの入力間の電圧電位差は、
増幅されかつ全差動増幅器の２つの差動出力間の差動出
力信号として与えられる。

差動増幅器の最も重要な利用の１つは、負帰還を介する
制御増幅である。増幅器の出力信号が負の入力に帰還さ
れるとさ、負帰還が生じる。差動演算増幅器の負帰還は
、増幅器のＷｔＩＩｉ！幅にわたる予測可能な制御ロ１
ループ増幅に備える。

演算増幅器の設計省は、より優れた性能の増幅器のため
に絶えず努力してきた。入力オフセット電流、入力オフ
セット電圧、帯域幅、利得、入力インピーダンス、出力
インピーダンスはとりわ番プ、特定の応用のために差動
増幅器を選択する人々により考慮されるパラメータであ
る。利１ｑおよび帯域幅は、２つの最も一般に考慮され
るパラメータである。差動演算増幅器の利得が増加する
につれて、負帰還を有する差動演算増幅器を利用する回
路がより正確でかつ予測可能になる。帯域幅が高くなれ
ばなるほど、動作周波数は益々高くなる。

利得帯域幅積は、増幅器の有用性の組合わされたパラメ
ータである。これらのおよび他のパラメータは、増幅器
の固有の設計により規定される。

典型的な全差動増幅器設計は、差動入力段を含み、それ
は利得段であり、各々がそれぞれの差動出力を与える１
対の出力利得段に接続される。大規模補償コンデンサは
、差動入力段と２つの出力利得段の各々との間に配置さ
れる。

差動増幅器の利（ｑは、差動入力段の利得に出力和１η
段の利得を掛けた積である。従来の２ミクロン線形ＣＭ
Ｏ８増幅器に対する利得は、はぼ５０゜０００になり得
る。各出力別（９段には、典型的にはそれぞれの〕４０
ア出力段が後続する。緩衝出力段は、多くの回路の応用
で所望の低い出力インピーダンスを増幅器差初出力に与
える。

他の全差動増幅器の例として、デ：ｒナス・インスツル
メンツ（ＴＥＸＡＳ　　（ＮＳＴＲＵＭＥＮＴＳ）によ
り製造されたＴ　Ｌ　５９２およびＴＬ５９２Ａｒ差初
ビデオ増幅器」、ならびにシグネディクス（ＳＩＧＮＥ
ＴＩＣ８）により製造されたＮＥ５９２および５Ｅ５９
２　ｒビデオ増幅器」は、差動入力と差動出力との間の
２つのカスケードされた利１り段によりうえられた増幅
を特徴とする全差動増幅器である。

２つが０ＭＯ８技術の、かつ残りの１つがバイポーラ技
術の３つの異なる演算増幅器は、従来の設計を有する差
動入力段、補償コンデンサおよび出力利得段を有し、米
国特許第４，４６４．５８８号（以下では５８８）、米
国特許第４．３８３゜２２３号（以下では２２３）およ
び米国特許第４゜４７７．７８０号〈以下では７８０）
で開示され、そのすべてはそこで十分に述べられるよう
にここで引用により援用される。異なる方法技術、たと
えば０ＭＯ８およびバイポーラは実質的に同様の設計を
用いる可能性がある。

２２３は、その間に補償コンデンサが接続された入力差
動段および出力プッシュ−プル段に従来の電流ミラー負
荷を有するＣＭＯ８演算増幅器を開示する。５８８は、
正の入力が接地基準に接続されかつその出力が負の入力
に負帰還され、それによって電圧基準回路を形成するＣ
ＭＯ８増幅器を開示する。

７８０は、多数の出カフＡロア段を有するバイポーラ増
幅器を間示し、その各々は正の入力が接地基準に接続さ
れた負の入力に負帰還され、それによって多数の電圧基
準回路を形成する。演算増幅器の応用は異なる可能性が
あるが、３つの回路のすべては差動入力段、補償コンデ
ンサおよび出力別１５７段を有する従来の演算増幅器を
含む。

２つの利得段間の補償コンデンサは、演算増幅器の固有
周波数よりも実質的に低い予め定められた周波数上の増
加する利得減衰を生じ、その固有周波数で増幅器はその
入力とその出力との間の付加的１８０位相シフトを得る
。固有周波数に相関の位相シフトの付加的１８０に付加
されるとさ、負帰還接続の１８０度の位相シフ（〜によ
り、増幅器が入力と出力との間の３６０度の位相シフト
に相関の正帰還によって不安定になりかつ振動するよう
にされ得る。

補償コンデンサにより生じられる利得減衰は、増幅器の
高い固有周波数では非常に激しいので、増幅器の利１Ｆ
：４は出力信号の一部分のみが正帰）！されそれによっ
て不安定な振動を妨げるように実質的に１未満である。

古典的な２段増幅器では、補償コンデンサはミラー効果
を完成する２つの利１９段間に位置づけられる。出力別
１ｑ段の出力から入力段の出力へコンデンサを介して帰
還することにより可能にされるミラー効果は、第１の段
の利１ｑに対応する均等の容量性補償に補償コンデンサ
の容量を掛けたものを与える。この増倍率は所要の容量
を減じ、それによって対応する補償コンデンサの大きさ
を減じる。ミラー効果補償技術は、一般に技術において
周知である。

２２３は、補償コンデンサ２０を開示する。８７７は、
補償コンデンサ２６を開示する。７８０は、補償コンデ
ンサ１４を開示する。たとえミラー効果が補償コンデン
サの大きさを減じても、十分な補償は大規模半導体区域
を対応して必要とする比較的大きい容量を今なお必要と
し、かつそれゆえに歩留りを減じかつ半導体装置の価格
を増加する。また、コンデンサ°は意図されているよう
に、増幅器の帯域幅を、たとえば５メガヘルツまで減じ
る。

さらに、大規模コンデンサは大きな電流を通過させる傾
向があり、それは電力源に対して、より多くの電力を順
に必要とし、（れによって増幅器装置における、より多
くの電力を消散する。従来（７）ＣＭＯ８増幅器、ｔｃ
　ト、ｔ［Ｎ　Ｅ　５９２線形ＣＭＯ８増幅器は、はぼ
２０ミリワツトを消散する。

入力差初段は一般に、結合されたトランジスタを介して
定電流を出す電流源に接続された２つの結合されたトラ
ンジスタを含む。各々を介する電流の合計は、定電流に
等しい。結合されたトランジスタを介する電流は一般に
、入力差初段における電流変換に対して高電圧を与える
トランジスタの入力で少ない電圧変化を有する迅速な電
流変化を可能にする双曲線の正接曲線に続く。

定電流を得る現代の手段は、周知の電流ミラーの利用に
よるものである。典型的には、電流ミラーでは定電流は
、給電基準間で両方が直列に接続されたスタックされた
抵抗器を介する電流径路トランジスタにおいて確立され
る。そこから流れる電流は一般に、給電基準間の差を抵
抗器および電流径路トランジスタの抵抗の合計で割った
ものに等しい。ミラートランジスタはそれから、電流径
路トランジスタに接続され、そのため両方のトランジス
タは同■の電流を導伝する。ミラートランジスタの導伝
端子はそのとき、そこからの定電流を維持するようにそ
の相互コンダクタンスを変化させる定電流源として作用
する。

改良された電流ミラーは、一般にウィルソン電流ミラー
として既知である帰還電流ミラーである。

ＴＬＯＩＯＩまたはＴＬＯ１０Ｃｒ加減比電流ミラー」
と呼ばれるテキサス・インスツルメンツ（ＴＥＸＡＳ　
　Ｉ　ＮＳＴＲｔＪＭＥＮＴＳ）により製造された商業
的に入手可能４【部分は、？！２数個のウィルソン電流
ミラー回路を含む。

５８８は、トランジスタ２つ、３ｏ、３１を含む帰還電
流ミラーを開示する。トランジスタ３１は、入力トラン
ジスタ２９に帰還されかつ接続されたゲート端子を有す
る。トランジスタ３１の帰還接続および利用は、効果が
定電流ミラーにおいて電流を不都合に変化させる電流ミ
ラーの出力電圧の第２のオーダの効果を減じることによ
り、電流ミラーの性能を改良する。

５８８はまた、従来の電流ミラー、たとえばトランジス
タ３３および１７を含む回路、かつたとえば、トランジ
スタ１８および１９を含む回路を開示する。

２２３は、結合されたトランジスタ８および１２に対し
て定電流を与えるトランジスタ６を含む従来の電流源を
有する。また、その中のトランジスタ１０および１４は
大きな電圧流出を特徴とする電圧出力を与える結合され
たトランジスタの従来の電流ミラー負荷を形成する。

７８０は、１５マイクロアンペアの定電流源に接続され
た２つのエミッタ結合のＰ　Ｎ　））　トランジスタ１
１および１２を開示する。５８８は、定電流■を与える
定°眉流源に接続されたソース結合のＰチャネルＭ　Ｏ
Ｓ　＋−ランジスタを開示する。５８８は、電流径路ト
ランジスタ２８および２９を含む電流ミラーを有し、ｉ
〜ランジスタ３３．３２および３０を介して定電流を確
立し、その定電流はそのとき、結合されたトランジスタ
１４および１５を介して定電流を出すミラートランジス
タ１７において確立される。これらは、共通の電流ミラ
ー配置である。

２２３．７８０および５８８の３つの回路すべては入力
差動段における電圧利得を与えるために入力差動段にお
けるミラー電流負荷を有する。たとえば、５８８ではト
ランジスタ１９はトランジスタ１８の電流を反射し、か
つトランジスタ１９はそのドレイン端子内への高いイン
ピーダンスによりそのドレイン端子での高い電圧和１り
に備える。

いくつかの入力差動段は、電流ミラー活性負荷を用いる
電流ｊ！幅に対する電圧に備える。たとえば、電流ミラ
ー負荷はその電流源が正の電力源に接続され、そのゲー
ト端子が共に接続されかつ入力トランジスタの出力に接
続された第１のおよび第２のＭｏＳトランジスタを有す
るが、第１のトランジスタのドレインはまた、入力トラ
ンジスタの出力端子に接続される。

第２のトランジスタのドレイン端子は、入力トランジス
タを介して電流を順に反射する第１の１−ランジスタに
おける電流を反射するそのドレイン端子で電流源として
作用する。ゆえに、入力トランジスタのゲートでの電圧
変化は第２のトランジスタのドレイン出力で電流反射を
生じる。

０ＭＯ８電流ミラー活性負荷を用いる入力差動段の電流
反射形状に対するこの電圧に相関の１つの問題は、第２
のトランジスタのドレイン端子での小さい信号電圧レベ
ルの第２のオーダの効果であり、そのドレイン端子は他
のカスケードされた回路を駆動する電流源として作用す
る。第２のトランジスタの出力で重畳された小さい信号
電圧の第２のオーダの効果は、出力インピーダンスに対
応する傾斜を有するソース電圧曲線へのドレインに対す
るドレイン電流を有する出力トランジスタにより、出力
電流の対応する流出を生じる。より簡単には、この電流
源の出力電圧の変化は電流値の変化を生じる。電流のこ
の変化は、理想的な電流源では生じない。

この第２のオーダの効果は入力差動段の動作の速度を落
す、なぜなら電流ミラー負荷は出力電流の不必要な一時
的変化を生じる重畳された電圧変化に反応する時間を必
要とするからである。

２段電圧利得増幅器に相関の他の問題は奇生効果であり
、そこでは大きく変化する電圧信号が寄生容■における
電流の流れを生じ、それによって増幅器の帯域幅を減じ
る。ゆえに、大きな振幅変化とともに内部電圧信号上で
動作する増幅器は、より低いスルー速度および帯域幅を
有する傾向がある。

いくつかの入力差動増幅器段はＣＭＯＳカスコード出力
段に接続され、それは高い利得を与え、かつ典型的には
正の電圧基準と負の電圧基準との間で垂直方向にスタッ
クされた４つのトランジスタを含む。上部および底部ト
ランジスタは信号ｊ−ランジスタとして作用し、また中
間の２つはバストランジスタとして作用する。２つのパ
ストランジスタは、そのゲート端子がバイアス塁準電圧
に接続され、かつ２つのパストランジスタ間の接続点で
それぞれの信号トランジスタから出力に信号を通過させ
る。２つの信号トランジスタは、そのゲート端子が２つ
の差動電圧信・号に接続される。

カスコード段におけるパストランジスタの利用に相関の
１つの問題は、出力と電力基準との間の２つのトランジ
スタの存在であり、それによって増幅器出力電圧信号の
ダイナミックな範囲を限定する。その結果、０ＭＯ８技
術に対して増幅器は典型的には５ボルトの論理システム
にＪ３いて付加的な高い電圧給電を必要とする。

カスコ−ド段におけるパストランジスタの利用に相関の
他の問題は、バイアスが電圧基準に固定されイれによっ
て可変的バイアスを妨げることである。高速度信号のス
ルー速度および整定時間は、遅い固定されたバイアスパ
ストランジスタにより制限される。カスコード段におけ
る固定されたバイアスパストランジスタを用いる多量の
電圧流出を有する従来の２段増幅器は典型的には、たと
えば２ボルトのスデップに応答して１マイクロセカンド
あたり１０ボルトの遅いスルー速度を有しかつ３００ナ
ノセカンドの遅い１パ一セント瞥定時間を有する。

差動出力を有する全差動演算増幅器に相関のコニ要な問
題の１つは、差動出力信号上に重畳された共通モード信
号である。これまで共通℃−ド信号の重畳に対する解決
は、精密な構成要素が聞ループ拒絶を与える全差動増幅
器を段へ１することであった。しかしながら、これらの
解決は共通モード信号の動作上の閉ループ拒絶には備え
ず、拒絶は増幅器の０１作周波数範囲を介して継続され
た制御動作を与えるダイナミックなｎ帰還により、間ル
ープ共通モード拒絶よりずっと優れている。

従来の′ａ搾増幅器のこれまでの設泪は前の設計に対す
る改良であったが、当業者はその設計に関してさらに改
良するように常に、より一層努力している。対応する不
利な点または設ｈ１の限界を有する前述の増幅器は、こ
の発明の教示を用いてざらに改良される。

要約 この発明の目的は、改良された利得帯域幅生産を有する
全差動増幅器を提供することである。

この発明の他の目的は、所与の給電基準に関する改良さ
れたダイナミックな出力範囲を有する全差動増幅器を提
供することである。

この発明のさらに他の目的は、大規模補償コンデンサの
必要性を減じる単一の電圧和１ｑ段を有する全差動増幅
器を提供することである。

この発明の他の目的は、電流ミラー源負荷の第２のオー
ダの効果を減じる入力差動段を提供することである。

この発明のさらに他の目的は、電力消散を減じながら、
増幅器の速度およびダイナミックな範囲を改良するため
にダイナミックにバイアスされたカスコード出力段を駆
動する電流入力差動増幅器段への電圧を提供することで
ある。

この発明のさらに他の目的は、負帰還回路を介する共通
モード拒絶を提供することである。

この発明のさらに他の目的は、それぞれの負帰還回路に
より各差動出力に関する共通モード拒絶を提供すること
である。

この発明のさらに他の目的は、帰還電流ミラー負荷を用
いる差動段を含むそれぞれの負帰還回路により、各差動
出力に関する共通モード拒絶を提供することである。

種々の改良された特徴を含むこの発明は、２ミクロンＣ
ＭＯ８方法により製作された高速度全差動増幅器にＪ３
いて実施される。性能特性が改良された増幅器は、実に
梯々な回路の応用において用いられ得る。

全差動増幅器は、帰遠雷流ミラー負荷を有する入力差動
段を含み、その入力差動段は２組の出力を有する。出力
の各組は、電圧信号出力および電流信号出力を含む。入
力段の４つの出力は、電流ミラー段を介して、各々が４
つのスタックされたトランジスタを含む２つのカスコー
ド段に接続される。各カスコード出力段は、入力段の電
圧信号を受取る２つの信号トランジスタをそれぞれ有し
、かつ入力段の電流信号を受取る２つのパストランジス
タをそれぞれ有する。入力差動段は単一の利得段を形成
する各々の別々のカスコード出力段と結合し、各カスコ
ード出力段は差動出力信号をｔ５える。

入力差初段の活ｊｔＩｌｆ′４荷としての帰還された電
流ミラーの利用は電流源出力を与え、それはその出力で
のＩＱ畳された電圧レベルの第２のオーダの効果に比較
的不感応であり、それによって電流ミラー段を介してカ
スコード出力段のパストランジスタに、電流領域におけ
る速い電流信号を伝搬する。

その結果、パストランジスタは、増幅器の速度おＪ：び
利１りを改良するのに役立つ速い電流信号でダイナミッ
クにバイアスされる。パストランジスタのダイナミック
なバイアス動作はまた、増幅器の電力基準と出力との間
の所要のＤＣ電圧効果を減じるのに役立ら、それによっ
て電力源の出力の所与の特定の電力基準のダイナミック
な範囲を改良する。

電流領域出力信号を有する入力差動段およびダイナミッ
クにバイアスされたカスコード出力段を結合することに
より構成された単一の利１す段は、比較的小さい補償コ
ンデン奢すが随意に利用され（ｑるように増幅器の固有
周波数を拡張する。

増幅器の「１」利４！７帯域幅は、５０．０００の高い
増幅器利１すを維持しながら５０メガヘルツまで増加さ
れる。大きい電圧信号流出よりもむしろ大きい電流信号
流出が必要なとき、増幅器は導伝する電流ミラー配置を
用いる。単一の利ＩＦ１段構造は、大きい電圧信号変化
よりもむしろ大きい電流変化を与え、（れによってミラ
ーおよび寄生効果を減じかつそれによって演算増幅器の
速度を本質的に改良する。

全差動増幅器回路は、主として電流領域ひ動作する。電
圧信号は主として、すべてのトランジスタの高いインピ
ーダンスの端子に現われ、そのため電流および対応する
電力消散が必要なときにのみ用いられ、それによって増
幅器を電力的により効率的にする。

全差動増幅器は、差動出力信号上に重畳された共通モー
ド信号をなくする負帰還を与える２つの別々の帰還差動
段をさらに含む。共通モード信号は、２つの差動出力間
の抵抗回路網により与えられる。この共通モード信号は
、カスコード出力段に共通モード拒絶信号を与える帰還
差動段により受取られ、それはそれから差動出力信号か
らの重畳された共通モード信号を控除する。帰還差動段
はまた、電流領域における比較的速い動作のための伯の
帰還電流ミラー負荷を含む。

全差動増幅器回路は、これまでの増幅器段８１に関する
多くの改良された性能特性および結果として生じる利点
を提供する。これらのおよび他の利点は、好ましい実施
例の以下の説明および添付の図面から、より明らかにな
る。

ここで開示された発明をさらに理解するために、１９８
６年２月１９日出願、米国特許出願連続番号第８３１．
０２０号の「高速度演算増幅器（Ｈｉａｈ　Ｓ　ｐｅｃ
ｄ　　Ｏｐｃｒａｔｉｏｎａｌ　　Δｍｐｌｉｆｔｅｒ
）　Ｊ　、および１９８６年２月１９日出願、米国特許
出願連続番号第８３１，０３９号の［制御ヒステリシス
を有する高速度比較’Ｓｒ　（Ｈｔａｈ　５ｐｅｅｄ　
　Ｃｏｍｐａｒａｔｏｒ　ｗｉｔｈ　　Ｃｏｎｔｒｏｌ
ｌｅｄ　Ｈｙｓｔｅｒｅｓｉｓ　）　Ｊと題される出願
人の同時係属中の特許出願が参照され、その両方はそこ
で十分に述べられるようにここで引用により援用される
。

好ましい実施例 第１図を参照すると、全差動増幅器１０は、１対の入力
端子ｖｉｎ＋とＶｉｎ−との間で入力差動信号を増幅し
、かつ１対の出力端子ｖｏｕｔ−とＶｏｕｔ＋との間で
、増幅された差動出力信号を与える。

差動出力信号は、増幅器の利得に差動入力信号を掛けた
ものに等しい。

差動増幅器１０は、定電流源１３．２つの結合された１
−ランジスタ１４および１Ｇならびに２つの帰還電流ミ
ラー負荷１８および２０を含む入力差動段１２を有する
。入力端子Ｖｉｎ＋およびＶｉｎ−内への入力電流は、
無視できる。定電流源１３は、結合されたトランジスタ
１４および１Ｇを介して定電流を出し、それは順に負荷
１８Ｊ３よび２０を介して同じ定電流を出す。トランジ
スタ１Ａを介する電流は、負荷１８を介する電流に等し
く、かつトランジスタ１６を介する電流は負荷１８を介
する電流に等しい。

トランジスタ１４および１６を介して流れる電流の合計
は、ライン２２および２４上の負荷１８Ｊ３よび２０を
それぞれ介して流れる電流の合訓に等しく、その金品１
は定電流源１３の定電流に等しい。電圧差がＶｉｎ＋端
子とＶｉｎ一端子との間で変化するので、電流はそれぞ
れのトランジスタ１４および１６、それぞれのライン２
２および２４ならびにそれぞれの負荷１８および２０を
介して流れる。

負荷１８および２０は、電流出力ライン２６および２８
をそれぞれ有し、かつ電圧出力ライン３０および３２を
それぞれ有する。出力ライン２６．２８．３０６よび３
２上の電流および電圧信号は、２つの電流ミラー段３４
および３５に交叉接続される。各電流ミラー段３４およ
び３５はライン３６．３８．４０　（＋３よび４２、な
らびに３７．３９．４１および４３上に４つのそれぞれ
の電圧信号を与え、その各々は２つのカスコード段４４
および４５におけるそれぞれのカスコードｊ〜ランジス
タに与えられる。

カスコード段４４はライン３６．３８．４０Ｊ′３よび
４２上の４つの電圧信号を結合し、かつライン４６上に
増幅された正の差動出力信号を与え、またカスコード段
４５はライン３７．３９．４１および４３上の４つの電
圧信号を結合しかつライン４７上に増幅された負の差動
出力信号を与える。

カスコード段４４は、ライン４６を介して補償段４８に
おける補償コンデンサに随意に接続される。ライン４６
はまた、ライン４６上の正の差動出力信号を緩衝しかつ
正の出力端子ｖｏｕｔ＋上に緩衝され増幅された正の差
動出力信号を与える電圧フォロア段５０に随意に接続さ
れる。同様に。

カスコード段４５はライン４７を介してｎＩｉ　ｔｎ段
４９における補償コンデンサに随意に接続される。

ライン４７はまた、ライン４７上の負の差動出力信号を
！ｌ暫しかつ負の出力端子ｖｏｕｔ−上に緩衝され増幅
された負の差動出力信号を与える他の電圧フォロア段５
１にＩｔ！Ｆ息に接続される。

増幅動作において、負の差動出力信号は正の差動出力信
号に対して等電位に、すなわち等しいが逆に変化する。

１つの出力信号を与える増幅器１０の内部の特徴的電気
処理は、他の出力信号を与える電気処理に対して等しい
が逆に対応する。

結合された入力トランジスタ１４および１６は、差動入
力電圧がＶｉｎ＋端子とＶｉｎ一端子との間で変化する
ように負荷１８および２０を介して電流変化を生じる。

ライン２６．２８．３０および３２は、等しいが逆の差
動出力信号を等電位に与えるように電流ミラー段３４お
よび３５に交叉接続される。

負荷１８および２０は、対応する変化電流Ｊゴよび電圧
信号を生じ、イれはカスコード段４４および４５に、等
しいが逆の出力信号を（れぞれ与える電流ミラー段３４
および３５により等しいが逆に反１１１ＦＩされる。

入力差動段１２は、大抵の従来の演算増幅器のようには
利得をｒ、ｙえない、なぜなら結合された入力トランジ
スタ１４および１６を介する電流は負荷１８および２ｏ
を介′する電流に等しく、それによって電流信号を与え
るからである。負荷１８および２０は、各々のそれぞれ
の差動出力信号のための単一の利１９段を与えるカスコ
ード段４４および４５と結合する。この結合は、全差動
増幅器１０の単一の利得増幅特徴を与える。

この発明を実施する企図された最良のモードにおいて、
随意の補償段４８および４つならびに随意のフォロア段
５０および５１は、ライン５２および５４にそれぞれ接
続されたそれぞれの出力端子ｙｏｕｔ＋およびｖｏｕｔ
−上に与えられたそれぞれの補償されかつ緩衝され増幅
された差動出力（Ｆｆ号を与える。補償Ｊ］よび緩衝を
与えることは、必ずしもこの発明の絶対的に必要な特徴
であるとは言えない。

各差動電圧信号は、差動入力電圧が変化するにつれて、
正の給電基準と接地！３準との間で等電位に変化する。

差動出力信号は、バイアス端子ＶｂｉａＳ上のバイアス
電圧の囲っで′７Ｆ電位に変化する。

典型的には電力と接地基準との間の中間点に設定される
バイアス電圧は、各差動出力が等電位に変化する以上の
および以下の基準である。

差動出力信号の各々は、差動入力信号に応答する差動増
幅出力信号を含むコンポジット信号であり、かつおそら
く重畳共通モード信号である。共通モード信号は、典型
的には時々、重畳されたＤＣ電圧信９であるように思わ
れる可能性がある付加的重畳電圧９丹である。

共通モード信号は、バイアス電圧端子Ｖ　ｂｉａｓ上の
バイアス電圧を引いた差動出力信号の平均電圧電位間の
差に等しい。ここで開示された回路は、差動出力信号か
らのこれらの不所望な重畳共通モード信号を平衡さけか
つなくするように動作する。

平均出力信り、すなわち差動出力信号の合Ｓ１の半分は
、ライン５２および５４．［の差動出力信号間に直列に
接続された抵抗器５６および５８を含む抵抗回路網によ
り与えられる。ライン６０上の平均出力信号は１対の帰
還差ｌｌ］段６２および６４に径路づけられ、それはま
ずライン６０上の平均出力信号とバイアス電圧端子Ｖ　
ｂｉａｓ−ヒのバイアス電圧との間の差を決定するよう
に、すなわち共通モード信号を決定するにうに作用し、
かつ第２にカスコード段４４および４５に共通モード拒
絶信号を負帰還することにより差動出力信号からのこの
共通モード信号を拒絶するよ・うに作用する。

帰還差動段６２および６４は、それぞれの電流源６６お
よび６８．それぞれの対の結合されたトランジスタ７０
および７２、ならびに７４　Ｊ′３よび７６、ならびに
それぞれの対の帰還電流ミラー負荷７８および８０．な
らびに８２および８４を含む。結合されたトランジスタ
７０および７２はそれぞれ、結合されたトランジスタ７
４Ｊ３よσ７６がそれぞ、れ負荷８２および８７１を駆
動するとき負荷７８および８ｏを駆動する。負荷７８．
８０゜８２および８４は、カスコード段４４および４５
に接続されるそれぞれのライン８６．８８．９０および
９２上で電流領域における共通モード拒絶信号を与える
。

まず差動出力を平均し、第２にバイアス電圧と平均出力
信号との間の差を決定し、第３に共通モード拒絶信号を
得て、かつ最後に差動出力信号からの重畳された共通モ
ード信号を平衡させかつなくするように、共通拒絶信号
を差動出力信号と結合するカスコード段４４および４５
に共通拒絶信号を与えることにより負帰還動作が完成さ
れる。

この好ましい実施例における第１図および第２図を参照
すると、仝差動１ｏは、２つの異なる型の１−ランジス
タ、ＰチャネルＭＯＳエンハンスメン１〜電界効果トラ
ンジスタおよびＮチャネルＭＯＳエンハンスメント電界
効宋トランジスタのみを設ける２ミクロンＣＭＯ８方法
により製作される。

エンハンスメントトランジスタは、トランジスタのドレ
イン端子とソース端子との間の反転導伝層を士じる与え
られたゲート電圧で導伝する。

しかしながら、当業者は異なるトランジスタ、たとえば
与えられたゲート電圧のないソース端子とドレイン端子
との間の拡散された導伝層を介して電流を導伝するディ
プレシミントランジスタの採用を容易に認めるかもしれ
ない。さらに、当業者はこの発明の異なる実施例を表わ
し得る同様の全差動増幅器を構成するように異なる方法
技術を採・用するかもしれない。

ＰチャネルトランジスタおよびＮチャネルトランジスタ
は、そのゲート端子に置かれた参照矢印により識別され
る。ＮチＶネルＭＯＳトランジスタは、矢印がゲート端
子に向（づられ、またＰ″ｆ−ヤネルＭＯＳトランジス
タは矢印がゲート端子から離れている。

トランジスタのソース端子は、Ｐチ１１ネルトランジス
タに対する正の給電基準Ｖ＋に最も近接して接続され、
またはＮチＶネルトランジスタに対する接地基準に最も
近接して接続される端子である。

好ましい実施例の全差動増幅器１０は、トランジスタの
各々に対する（れぞれのバルク端子を与えるモノリシッ
クシリコンダイスにＪ３いて拡散された。一般にバルク
端子は通常、０ＭＯ８設計における標準的実施のように
ソース端子に接続される。

１つの特定の方法技術′Ｃ製作された全差動増幅器回路
に関するここでの説明は、実に様々な方法技術、かつよ
り特定にはＰＭＯ８，ＮＭＯ８，，０ＭＯ８およびバイ
ポーラ方法技術ならびにディスクリートな構成要素回路
に対して同様に応用可能な、かつ接合電界効果トランジ
スタ、ＭＯＳエンハンスメント電界効果トランジスタ、
ＭＯＳディブレジョン電界効宋トランジスタ、またはＰ
ＮＰおよびＮＰＮバイポーラトランジスタのよへな差動
装置に対して同様に応用可能であることは当然である。

電流源１３を介する電流は、そのドレイン端子が、結合
された入力トランジスタ１４および１Ｇのソース端子に
接続されたミラートランジスタ１００により与えられる
。トランジスタ１００を介して流れる定電流は、端子ｖ
　ｅｘｔ上に電圧を与えることにより確立され、それは
増幅器１０を介する電流の流れを確立する端子Ｖｅｘｔ
上に電圧信号を与えかつそれゆえに増幅器１０の動作を
可能にする外部電圧！３準回路（図示せず）に接続され
る。

トランジスタ１００のドレイン端子はライン１０４に接
続され、それは入力トランジスタ１４Ｊ３よび１６のソ
ース端子を共に結合する。帰還電流負荷１８および２０
は、ライン２２および２４をそれぞれ介して入力トラン
ジスタ１７！Ｉおよび１６のドレイン端子にそれぞれ接
続される。各帰還電流負荷１８および２０は、電流径路
トランジスタ１０６、電流ミラートランジスタ１０８、
および帰還トランジスタ１１０、ならびに電流径路］・
ランジスタ１１２、Ｗ流ミラートランジスタ１１４およ
び帰還トランジスタ１１６をそれぞれ含む１組〈３個）
の相互接続１−ランジスタを含む。同様の動作において
、負荷１８および２０の両方は電流信号をそこから等し
いが逆に導伝する。一方の負荷を介する電流が増加する
とき、他方を介するＷ１流は入力差動段１２の真性の本
質的動作として減少する。

差動入力電圧端子Ｖｉｎ＋とＶｉｎ−との間の電圧差に
依存すると、トランジスタ１００を介する定電流の部分
はトランジスタ１４を介して流れ、また残存の部分はト
ランジスタ１６を介して流れる。

１−うンジスタ１４およびトランジスタ１６を介する電
流は、負荷１８および２０をイれぞれ介して流れる。

帰還電流負荷１８の詳細な動作は、ソース電圧への与え
られたゲー１へがトランジスタを介する所与の電流を確
立することを認識することにより最良に認められる。入
力端子Ｖｉｎ十とＶｉｎ−との間の電圧差に依存すると
、対応する電流および必要な電圧はライン２２および２
４上で発展する。ライン２２および２４を介する電圧お
よび電流は、帰還１−ランジスタ１１０および１１６を
それぞれ介して負荷１８　Ｊ３　Ｊ：び２０をそれぞれ
介する電流を確立する。ｙ：＆遠１−ランジスタ１１０
および１１６は、負荷１８Ｊ′３よび２０をそれぞれ介
する電流を確立するために、ライン３０および３２上の
電圧および電流をそれぞれ確立する。

たとえば、トランジスタ１１０によりライン３０上で確
立された電圧は、ミラートランジスタ１０８ｉ１’ｊよ
び電流径路トランジスタ１０６のゲート端子に与えられ
る。両方のトランジスタ１０６および１０８はそれから
、このミラー電流を導伝し、それはまたライン２６上に
電流信号を与える電流源として動作する帰還トランジス
タ１１０を介して導伝する。電流負荷１８内の帰還は、
電流径路トランジスタ１０６のソース端子に帰還トラン
ジスタ１１０のゲート端子を接続することにより与えら
れる。この帰還接続は、帰還トランジスタ１１０のドレ
イン端子内への高いインピーダンスに備え、それによっ
てライン２Ｇ上に現われる可能性があるｍ畳された小さ
い電圧信号に比較的不感応なミラー電流を与える。負荷
２ｏは同様に、Ｃ１荷１８のように動作する。

ライン２６および２８上の電流信号ならびにライン３０
および３２上の電圧信号は、電圧変ｔ９！および交信へ
のＴｉ流をレベルシフトするために電流ミラー段３４お
よび３５に交叉接続される。電流ミラー段３４および３
５はそれぞれカスコード段４４および４５を与え、その
４ｆｌ！１はライン３６．３８．４０、および４２、な
らびに３７．３つ、４１および４３上の各々の電圧信号
を同期して変化させ、それぞれ反転して変化させる。

電流ミラー段３４は、負荷１８および３０、電流ミラー
段３４Ｊ３よび３５ならびにカスコード段４４および４
５のトランジスタ間の電流ミラー配置を介して電圧およ
び電流信号のレベルシフト、変換および交信を与えるよ
うに作用する。

トランジスタ１１８は、ライン２６上の電流信号を受取
り、かつライン４３に接続されるライン２６上の電圧信
号を確立する。同様に、トランジスタ１２０はライン２
８上の電流信号を受取り、かつライン４２に接続される
ライン２８上の電圧信号を確立する。ライン２６−Ｆの
電圧信号は、トランジスタ１２２および１２４を介して
レベルシフトされ、イれによってライン３８上に電圧信
号を与える。ライン２８上の電圧信号はトランジスタ１
２６および１２８を介してレベルシフトされ、それによ
ってライン３９１に電圧信号を与える。

ラインご３２上の電圧信号はトランジスタ１３０および
１３２を介してレベルシフトされ、それによってライン
４Ｏ−Ｌｌ、：電圧信号を与える。ライン３０上の電圧
信号はトランジスタ１３４おにび１３６を介してレベル
シフトされ、それによってライン３６上に電圧信号を与
える。ライン３０上の電圧信号は、ライン３６上に交信
される。ライン３２上の電圧信号は、ライン３７上に交
信される。

これらの電流ミラー配５は、必要でかつ小さい電圧流出
が、増幅器１０の改良された動作速度のためのミラーお
よび寄生効果を避けるとき、大きい電流流出に備える。

Ｖｉｎ一端子上の電圧に関して増加するＶｉｎ士端子上
の電圧でダイナミックに動作する際に、負荷１８を介す
る電流が増加し、そのとき負荷２０を介する電流が減少
し、トランジスタ１１８を介する電流が増加し、電流ト
ランジスタ１２０が減少し、ライン３０上の電圧が減少
し、ライン３２上の電圧が増加し、ライン３６．３８．
４０および４２上の電圧が減少し、ライン３７．３９．
４１および４３上の電圧が増加し、端子ｖｏｕｔ＋上の
電圧信号が増加しかつ端子ｖｏｕｔ−上の電圧信号が減
少する。Ｖｉｎ＋端子上の電圧がＶｌｎ一端子上の電圧
に関して減少する場合、ダイナミック動作は反転し同期
して変化する等電位差動出力信号を均一にかつ通に与え
る。

各カスコード段４４および４５は、４個の直列が垂直方
向にスタックされたトランジスタに接続される。カスコ
ード段４４は、そのゲート端子がライン３６に接続され
た正の信号トランジスタ１３８、そのグー１〜端子がラ
イン３８に接続された正のバストランジスタ１４０、そ
のゲート端子がライン４０に接続された負のパストラン
ジスタ１４２　、　Ｊ３よびそのゲート端子がライン４
２に接続された負の信号［・ランジスタ１４４を有し、
そのずべてのトランジスタは正の電力基準と接地基準と
の間で順序正しく直列に共に接続される。

カスコード段４４は、そのゲート端子がライン３７に接
続された正の信号トランジスタ１４６、そのゲート端子
がライン３９に接続された正の信号トランジスタ１４８
、そのゲート端子がライン４１に接続された負のバス１
−ランジスタ１５０、およびそのゲート端子がライン４
３に接続された負の信号トランジスタ１５２を有し、そ
のすべてのトランジスタは正の電力基準と接地基準との
間で順序正しく直列に共に接続される。

ダイナミックな動作において、１５２を介するずべての
カスコードトランジスタ１３８は、同期して変化する電
圧信号がそのそれぞれのグー１〜端子に与えられる。信
号トランジスタの命名法とパストランジスタの命名法と
の区別は、パストランジスタ１４０．１４２．１４８お
よび１５０のダイナミックなバイアス動作を考慮すれば
ほとんど意味がない、なぎならパストランジスタにうえ
られたバイアス電圧はいくぶん、増幅器１０の差動出力
で増幅されかつ与えられた電圧信号として作用するから
である。

正のおよび負の対のトランジスタ１３８および１４０．
１４２Ｊ３よび１４４．１４６およヒ１４８、ならびに
１５０および１５２の各々は、同期して電流を導伝する
。反転同期電流導伝ば、！・ランジスタ１４２．１４４
．１４６および１４８が漸増的に電流を導伝し、トラン
ジスタ１３８．１４０．１５０および１５２が漸減的に
電流を導伝するとき生じ、かつ逆もまた同様である。

一般に、かつ以下に述べられる共通モード拒絶を排除す
る際に、Ｖｉｎ＋端子上の電圧がＶｌｎ一端子上の電圧
に関して増加するダイナミックな動作において、ライン
３６．３８．４０および４２上の電圧が減少し、ライン
３７．３９．４１および４３上の電圧が増加し、トラン
ジスタ１３８．１４０．１５０および１５２を介する電
流が増加し、トランジスタ１４２．１４４．１４６およ
び１４８を介する電流が減少するとき、ライン４６上の
電圧出力信号は電力基準に向けて増加し、そのときライ
ン４７上の電圧出力信号は接地基準に向けて減少する。

Ｖｉｎ十端子上の電圧がＶｌｎ一端子上の電圧に関して
減少する場合、ダイナミックな動作は上記の例と等しい
が逆である。

ゆえに、ｖｉｎ＋端子上の電圧が■ｉｎ一端子上の電圧
に関して増加するダイナミックな動作において、ｖＯｕ
ｔ十端子上の電圧が増加するとき、ＶＯＩＪし一端子上
の゛重圧は減少する。等しいが逆に、Ｖｉｎ＋端子上の
電圧がＶｉ旧一端子上の電圧に関して減少するとき、ｖ
ｏｕｔ＋端子上の電圧は減少し、そのときＶｏｕｔ一端
子上の電圧が増加する。

パストランジスタのダイナミックなバイアス動作は、静
的にバイアスされたパストランジスタのソース電圧へ与
えられたゲー１〜にわたりソース電圧へ与えられたゲー
トのさらなる増加に備える。

ソース電圧へ与えられたゲートのこのざらなる増加は、
パストランジスタがより低いソースでドレイン電圧へ導
伝するのを可能にし、それによって電力基準と出力信号
との間の必要な電圧降下を減じ、それによってこの好ま
しい実施例にＪ３いてＶ＋および接地である電力基準に
関する出力信号のダイナミックな範囲を増加する。

電力基準と出力信号との間の最小の電圧は、信号トラン
ジスタ１３８．１４４．１５２または１４６のしきい値
電圧近くまで改良される。改良されたダイナミックな範
囲は、多くの応用においＣ１単一の５ボルト給電シスデ
ムに十分に適する、にり高い増幅を可能にする。

演算増幅器の速度は、増幅器の電流領域動作により改良
される。負荷１８および２０により与えられた信号は、
必要でかつ小さい電圧流出であるとき大きい電流流出で
、負荷１８および１９とカスコード段４４Ｊ３よび４５
との間の電流ミラー配置においてシフトされ、変換しか
つ交信される。

さらに、増幅器は入力トランジスタ１４および１６と出
力端子ｖｏｕｔ＋およびｖｏｕｔ−との間に１つの電圧
利得段を有するのみである。このにうに、全差動演算増
幅器１ｏの先行技術の２元的利得段構成に相関の大きな
ミラー効果補償コンデンサは存在しない。

ここで開示された実施例はおよそ、１マイクロ゛　　セ
カンドあたり８０ボルトのスルー速度、Ｊ３よび２ボル
トのステップに応答する５０ナノセカンドの１パ一セン
ト整定時間を有する。増幅器１０の「１」利１！？帯域
幅は、単一の利１９段増幅器に対して５０，０００の比
較的高い利得で５０メガヘルツまで拡張される。

各カスコード段４４および４５は、ライン４Ｇおよび４
７上にそれぞれ出力信号を与え、それは２つの小さい０
．５ピコフアラドの補償コンデンサ１５４および１５６
、ならびに１５８おにび１６０に（れぞれ随意に接続さ
れる。各々の対の補償コンデンナ１５４および１５６、
ならびに１５８および１６０はそれぞれ電力基準Ｖ＋−
と接地との間に直列に、接続される。

コンデンサ１５４．１５　Ｇ　１１５８および１６０は
、小さい大きさであり、かつ小さい電流を導伝しそれに
よってカスコード段４４および４５の電力消散を減じる
間２ミクロンＣＭＯ８方法に十分に適する。コンデンサ
１５４．１５Ｇ、１５８および１６０は、平均して１ミ
リワツトを消散する低い電力０ＭＯ８設計を与える増幅
器１０の電流領域動作と結合する。

出力ライン４６および４７は、ソースフォロア５０およ
び４つに随意にそれぞれ接続され、各々は出力トランジ
スタ１６２および１６４、ならびに１６６および１６８
を含み、それぞれ電力基準問に直列に接続される。ソー
スフォロア５０および５４はそれぞれ、出力端子Ｖ　ｏ
ｕｔ　−＋Ｊ３よびＶｏｕｔ−で低い出力インピーダン
スを与える。トランジスタ１６４および１６８はまた、
増幅器かつより特定的には出力フォロア段５０のスルー
速度を改良するように、ライン４２および４３上の電圧
１３号によってそれぞれダイナミックにバイアスさ゛れ
る。

第３図を参照すると、各帰還差動段６２および６４はそ
れぞれの電流源６Ｇおよび６８を含む。

電流源６Ｇおよび６８は、そこからの電流がそれぞれの
トランジスタ１７０および１７２により与えられ、その
両方はトランジスタ１００のように作用する。両方のト
ランジスタ１７０および１７２は、そのグー１一端子が
ライン１０２に接続され、それはまたｉ−ランジスタ１
００のゲート端子に接続され、かつざらに端子ｖ　ｅｘ
ｔに接続され、それはトランジスタ１００，１７０およ
び１７２の各々を介する特定の定電流を確立するために
外部電圧Ｍ準回路（図示せず）に接続される。

シャントトランジスタ１７４は、そのドレイン端子がラ
イン１０２に接続され、かつトランジスタ１００．１７
０および１７２をオフまたはオンにするように用いられ
る。可能化および不能化信号は、演算増幅器１０を介し
て流れる電流を可能化または不能化するように、端子Ｖ
ｏｎ上に与えられる。ゆえに、外部電圧ｍ＊回路および
１−ランジスタ１７４は結合された入力トランジスタ１
４ａ３よび１６．７ｏおよび７２、ならびに７４および
７６の対を介して流れる電流を制御するように結合し、
そのずべては演算増幅器１０の残余の部分を介して流れ
る電流を順に制御する。

演算増幅器の速度をもたらす定電流は、演算増幅器を自
動的に制御または不能化する手段で、変化されまたは不
能化され得て、仝差動増幅器１０を採用するシステム設
計を与える。ゆえに、演算増幅器の動作電流は、電力消
散と速度との間の兼ね合いに選択を与えるように電圧基
準で外部的にプログラムされる。

負荷７８．８０，８２および８４の各々は、それぞれ電
流径路トランジスタ１７６．１７８．１８０および１８
２、Ｗ流ミラートランジスタ１８４．１８６．１８８お
よび１９０１ならびに帰還１−ランジスタ１９２．１９
４．１９６および１９８を含む。負荷７８および８０．
ならびに８２および８４の対が、結合されたトランジス
タ７０および７２、ならびに７４および７６のグー１一
端子でそれぞれ与えられる差動入力電圧に応答して、等
しいが逆に電流を導伝する程度まで、負荷７８および８
２は負荷２０のように作用し、かつ負荷８０および８４
は負荷１８のように作用する。

各々の負荷７８．８０．８２および８４は電流領域にお
いてはライン８６．８８．９０および９２上の共通モー
ド拒絶信号を（れぞれ表わす。共通モード拒絶信号は、
ライン６０上の平均電圧信号とバイアス端子上のバイア
ス電圧Ｖ　ｂｉａｓとの間の差に応答する。共通モード
拒絶信号は、ライン５２および５４上の差動出力信号を
、バイアス電圧Ｖ　ｂｌａ！ｉについて等しいが逆に等
電位に集中さμる働キをし、かつそれによって差動出力
端子ｖＯｕｔ＋およびｖｏｕｔ−上の重畳された共通モ
ード信号を拒絶する。

電流領域におけるライン８６および８８、ならびに９０
および９２上の共通モード拒絶信号は、カスコード信号
トランジスタ１４４および１５２にイれぞれ与えられる
。ライン８６および８８、ならびに９０および９２を介
する電流は、それぞれトランジスタ１４４および１５２
に向けて流れる。

ダイナミックな動作にＪ３いて、平均Ｊｔ通モード信号
がバイアス基準より小さい場合、そのとぎライン８８を
介する電流は減少し、ライン８６を介する電流は増加し
、ライン９０を介する電流は減少し、ライン９２を介す
る電流は増加し、パストランジスタ１４１および１４２
を介するＮ流は減少し、信号１−ランジスタ１４４およ
び１５２を介する電流は減少するとぎ、それによってラ
イン５２上の出力電圧は増加するようにされ、そのとき
ライン５４上の出力電圧が減少し、それによって平均共
通モード信号を増加する。

同様に、逆のダイナミックな動作において、平均共通モ
ード信号がバイアス基準より大きい場合、等しいが逆の
動作が生じる。ゆえに、ライン８６．８８．９０および
９２上の共通モード拒絶信号は、同期状態で端子ｖｏｕ
ｔ＋およびｙｏｕｔ−上の出力電圧の増加または減少の
いずれかを生じる。すなわら、共通モード拒絶信号によ
り、差動出力信号はライン８６．８８．９０および９２
を介する電流の増加または減少に応答してｖ　ｂｉａｓ
ｓ準に向けて等電位に同期して増加または減少するよう
にされる。当業者は今では、ライン８６，８８．９０お
よび９２上の電流がトランジスタ１４２．１４４．１５
０および１５２上に有する効果を認識し、かつ共通モー
ド拒絶信号に応答するようにカスコード段４４および４
５における異なるトランジスタを選択することが可能で
ある。

帰３！ｉｌ差肋段６２および６４の負帰還動作は、ライ
ン６０上の平均共通モード信号とバイアス基準との間の
差を平衡させかつなくする。平均共通モード信号がバイ
アス電圧より大きいとき、共通モード拒絶信号によりラ
イン５２および５４上の出力電圧の両方は減少し、それ
によってバイアス基準に向かう平均共通モード信号を減
じるようにされる。ライン６０土の平均共通モード信号
がバイアス基準より小さいとき、共通モード拒絶信号に
より、ライン５２および５４上の出力電圧の両方は増加
し、それによってバイアス電圧に向かう平均共通モード
信号を減じるようにされる。ゆえに、帰還差動段６２お
よび６４の負帰還動作は、平均共通モード信号がバイア
ス電圧に等しくなるようにされるのに役立ち、かつそれ
によってこの好ましい実施例において２．５ボルトであ
るバイアス基準について等しいが逆にライン５２および
５４上の出力信号をＴＪ　’？ｆｊ位に集中させるのに
役立つ。

負帰還共通モード拒絶動作は、９荷７８．８０．８２お
よび８４とカスコード段４４および４５との間の電流ミ
ラー配置の電流領域動作のため迅速であり、かつ帰還差
動段６２および６４にＪ３いて用いられる帰還電流ミラ
ー負荷７８．８０．８２および８４により与えられる電
流Ｍ号の閉ループ負帰還を介して正確である。

ここで開示された発明は、共通モード拒絶で高速度低電
力増幅を可能にする高性能全差動増幅器を含む。たとえ
当業者が回路および全差動増幅器設計ならびに修正を思
いつきかつ発明しても、そのＦＬＱ　ＨＩおよび修正は
それにもかかわらず前掲の特許請求の範囲により規定さ
れるようにこの発明の精神および範囲内の応用および原
理を表わし得る。

【図面の簡単な説明】

第１図は、全差動演算増幅器のブロック図である。 第２図は、入力差初段およびカスコード出力段を含む全
差動増幅器の一部分の概略図である。 第３図は、共通モード信号を与える抵抗回路網に接続さ
れた２つの別々のｌ１ｌｉ）還差動段を含む全差動増幅
器の伯の部分の概略図である。 図において、１０は全差動増幅器、１２，６２゜６４は
差動段、１３．６９．６８は電流源、１４゜１６．７０
．７２，７４．７６．１００，１０６゜１０８．１１０
，１１２，１１４，１１６．１１８、　１２０．　１２
２．　１２４．　１２６．　１２８゜１３０、　１３２
．１３４．　１３６．１３８．　１４０、　１４２．　
１４４．　１４６．　１４８．　１５０゜１５２．１６
２．１６４．１６６．１６８．１７０、　１７２．　１
７４．　１７６、　１７８．　１８０゜１８２、　１８
４．　１８６．　１８８．　１９０．　１９２．１９４
，１９６．１９８はトランジスタ、１８．１９．２０．
７８．８０，８２．８４は負荷、３４．３５は［ｆミラ
ー段、４４．４５はカスコード段、４８．４９は補償段
、５０．５１はフォロア段、５６．５８は抵抗器、１５
４，１５６゜１５８．１６０はコンデンサである。 特許出願人　アドバンスト・マイクロ・ディバイシズ・
インコーボレーテツド

Claims (17)

【特許請求の範囲】
1. （１）１対の差動入力を受取りかつ１対の差動出力を与
   える全差動増幅器回路であって、電流源を与える電流源
   手段と、 前記対の差動入力をそれぞれ受取るための１対の結合さ
   れたトランジスタ手段とを含み、前記対の結合されたト
   ランジスタ手段が前記電流を導伝するために前記電流源
   手段に接続され、 各々が前記電流のそれぞれの部分を導伝するための１対
   の帰還電流ミラー手段を含み、前記帰還電流ミラー手段
   が前記対の差動入力に応答して信号を与え、さらに 前記信号を受取りかつ前記対の差動出力を与えるための
   １対のカスコード段手段を含み、それが差動入力に応答
   して互いに反転して変化し、前記対のカスコード段手段
   の各々が反転して同期して電流を導伝する第１のおよび
   第２の部分を有し、前記対のカスコード段手段の各々が
   それぞれ前記信号の第１のおよび第２の部分を受取り、
   前記信号の前記第１のおよび第２の部分が他方に関して
   反転して同期して変化し、前記信号が前記カスコード段
   手段の各々を駆動しかつダイナミックにバイアスする全
   差動増幅器回路。
2. （２）前記帰還電流ミラー手段が、 前記対の結合された入力トランジスタ手段の一方に接続
   され、前記電流の前記それぞれの部分を導伝するための
   電流径路トランジスタ手段と、前記電流径路トランジス
   タ手段に接続され、前記電流径路トランジスタ手段を介
   する電流に等しい電流を導伝するための電流ミラートラ
   ンジスタ手段と、 前記信号を与えるための帰還トランジスタ手段とを含み
   、前記帰還トランジスタ手段が前記電流ミラートランジ
   スタ手段に接続されかつ前記電流ミラートランジスタ手
   段を介して電流を導伝し、前記帰還トランジスタ手段が
   前記電流径路トランジスタ手段に帰還信号を与える、特
   許請求の範囲第１項に記載の全差動増幅器回路。
3. （３）前記カスコード段手段の各々が、 両方が前記信号の前記第１の部分のそれぞれの信号を受
   取る第１の対のトランジスタ手段を含み、前記第１の対
   のトランジスタ手段が直列に接続されかつダイナミック
   にバイアスされ、さらに両方が前記信号の前記第２の部
   分のそれぞれの信号を受取る第２の対のトランジスタ手
   段を含み、前記第２の対のトランジスタ手段が直列に接
   続されかつダイナミックにバイアスされ、前記信号の前
   記第１のおよび第２の部分が他方に関して同期して変化
   する、特許請求の範囲第１項に記載の全差動増幅器回路
   。
4. （４）平均共通モード信号を与えるための抵抗回路網手
   段と、 前記対の差動出力上の共通モード信号を拒絶するための
   帰還差動段手段とをさらに含み、前記帰還差動段手段が
   前記平均共通モード信号およびバイアス基準を受取り、
   前記帰還差動段が前記対のカスコード段手段に共通モー
   ド拒絶信号を与え、前記対の差動出力で前記共通モード
   信号を拒絶する働きをする、特許請求の範囲第１項に記
   載の全差動増幅器回路。
5. （５）１対の差動入力を受取りかつ１対の差動出力を与
   える全差動増幅器回路であって、前記差動入力を受取り
   かつ定電流を導伝するための入力差動段を含み、前記入
   力差動段手段が１対の結合されたトランジスタ手段をそ
   れぞれ有し、信号を与える１対の帰還電流ミラー手段を
   駆動し、さらに 前記帰還電流ミラー手段から交叉接続された前記信号を
   レベルシフトし、変換しまたは交信するための１対のミ
   ラー段手段と １対のカスコード段手段とを含み、各々が前記信号のそ
   れぞれの反転して変化する部分を前記ミラー段手段から
   受取り、かつ各々が反転して変化する前記対の差動出力
   の１つを与え、前記カスコード段手段の各々が前記信号
   の前記反転して変化する部分の第１のおよび第２の部分
   を受取り、前記信号の前記第１のおよび第２の部分が前
   記信号の他方の部分に関して同期して変化し、前記信号
   の前記第１のおよび第２の部分の各々が前記カスコード
   段手段のそれぞれの反転して導伝する第１のおよび第２
   の部分をそれぞれ駆動しかつダイナミックにバイアスし
   、さらに 前記対の差動出力から平均共通モード信号を与えるため
   の抵抗回路網手段と、 前記平均共通モード信号およびバイアス基準を受取りか
   つ前記定電流を導伝するための１対の帰還差動段手段と
   を含み、前記帰還差動段手段の各々は１対の結合された
   トランジスタ手段をそれぞれ有し、１対の帰還電流ミラ
   ー手段を駆動し、各々はそれぞれ前記対の前記カスコー
   ド段手段のそれぞれのものに共通モード拒絶信号を与え
   、前記対の差動出力のそれぞれのものから共通モード信
   号を拒絶する働きをする全差動増幅器回路。
6. （６）前記差動出力の各々にそれぞれ接続され、前記全
   差動増幅器を補償するための１対の補償コンデンサ手段
   をさらに含む、特許請求の範囲第５項に記載の全差動増
   幅器回路。
7. （７）前記対の補償コンデンサ手段の各々がその間に前
   記差動出力の１つを有する２つの給電基準間で直列に接
   続された２つのコンデンサを含む、特許請求の範囲第６
   項に記載の全差動増幅器回路。
8. （８）前記差動出力のそれぞれのものを緩衝しかつ低い
   出力インピーダンスを与えるための１対のフォロア段手
   段をさらに含む、特許請求の範囲第５項に記載の全差動
   増幅器回路。
9. （９）前記フォロア段手段の各々が、２つの給電基準間
   で直列に共に接続された２つのトランジスタを含み、前
   記２つのトランジスタの第１のものが前記差動出力の１
   つにより駆動され、前記トランジスタの第２のものが前
   記信号の１つにより駆動される、特許請求の範囲第８項
   に記載の全差動増幅器回路。
10. （１０）前記帰還電流ミラー手段の各々が、前記結合さ
    れたトランジスタ手段のそれぞれのものに接続され、前
    記定電流の一部分を導伝するための電流径路トランジス
    タ手段と、 前記電流径路トランジスタ手段に接続され、前記電流径
    路トランジスタ手段を介する電流に等しい電流を導伝す
    るための電流ミラートランジスタ手段と、 前記信号を与えるための帰還トランジスタ手段とを含み
    、前記帰還トランジスタ手段が前記電流ミラートランジ
    スタ手段に接続されかつ前記電流ミラートランジスタ手
    段を介して電流を導伝し、前記帰還トランジスタ手段が
    前記電流径路トランジスタ手段に帰還信号を与える、特
    許請求の範囲第５項に記載の全差動増幅器回路。
11. （１１）前記ミラー電流段手段の各々が前記カスコード
    段手段のそれぞれのトランジスタ手段への前記信号の各
    々をシフトし、変換しまたは交信する、特許請求の範囲
    第５項に記載の全差動増幅器回路。
12. （１２）前記カスコード段手段の各々が、 前記対の差動出力の１つで出力信号の第１の部分を与え
    るための第１の対のトランジスタ手段を含み、前記第１
    の対のトランジスタ手段が前記対の差動出力の前記のも
    のとそこから電流および電力を供給する第１の給電基準
    との間で直列に接続され、前記第１の対のトランジスタ
    手段が同期状態で変化する前記信号の前記第１の部分を
    受取り、前記第１の対のトランジスタ手段を介して同期
    された電流を変化することを生じ、さらに 前記対の差動出力の前記のものにおいて前記出力信号の
    第２の部分を与えるための第２の対のトランジスタ手段
    を含み、前記第２の対のトランジスタ手段は前記対の差
    動出力の前記のものとそこから電流および電力を供給す
    る第２の給電基準との間で直列に接続され、前記第２の
    対のトランジスタ手段が同期状態で変化する前記信号の
    前記第２の部分を受取り、前記第２の対のトランジスタ
    手段を介する電流を同期して変化することを生じ、前記
    信号の前記第１のおよび第２の部分が他方に関して同期
    し反転して変化する、特許請求の範囲第５項に記載の全
    差動増幅器回路。
13. （１３）差動入力信号に応答して差動出力信号を生じる
    方法であって、 差動入力信号間の差を決定する段階と、 １対の帰還電流ミラー負荷を介して定電流のそれぞれの
    部分を導伝する段階と、 前記帰還電流ミラー負荷からの信号をシフトし、変換し
    または交信する段階と、 前記帰還電流ミラー負荷からの前記シフトされ、変換さ
    れまたは交信された信号で１対のダイナミックにバイア
    スされたカスコード段を反転して駆動する段階とを含み
    、前記カスコード段の各々が前記差動出力信号の１つを
    与える、差動出力信号を生じる方法。
14. （１４）動作周波数範囲を介する安定性のために前記差
    動出力信号を補償する段階をさらに含む、特許請求の範
    囲第１３項に記載の差動出力信号を生じる方法。
15. （１５）緩衝された差動出力信号を与えるための前記差
    動出力に続く段階をさらに含む、特許請求の範囲第１３
    項に記載の差動出力信号を生じる方法。
16. （１６）前記差動出力信号からの共通モード信号を拒絶
    する段階をさらに含む、特許請求の範囲第１３項に記載
    の差動出力信号を生じる方法。
17. （１７）共通モード信号を拒絶する前記段階が、 前記差動出力信号を平均しかつ平均共通モード信号を与
    える段階と、 バイアス基準と前記平均共通モード信号との間の差を決
    定する段階と、 少なくとも１対の他の帰還電流ミラー負荷から共通モー
    ド拒絶電流信号を与える段階とを含み、前記信号が前記
    バイアス基準と前記共通モード信号との間の前記差に応
    答し、さらに 前記共通モード拒絶電流信号で前記バイアス基準に向け
    て前記ダイナミックにバイアスされたカスコード段を同
    期して駆動する段階を含み、それによって前記共通モー
    ド信号が負帰還を介して前記差動出力信号からなくされ
    る、特許請求の範囲第１６項に記載の差動出力信号を生
    じる方法。