JPS62213162A - 耐放射線mis形半導体装置 - Google Patents

耐放射線mis形半導体装置

Info

Publication number
JPS62213162A
JPS62213162A JP5471786A JP5471786A JPS62213162A JP S62213162 A JPS62213162 A JP S62213162A JP 5471786 A JP5471786 A JP 5471786A JP 5471786 A JP5471786 A JP 5471786A JP S62213162 A JPS62213162 A JP S62213162A
Authority
JP
Japan
Prior art keywords
gate
getter
radiation
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5471786A
Other languages
English (en)
Inventor
Masabumi Miyamoto
宮本 正文
Isao Yoshida
功 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5471786A priority Critical patent/JPS62213162A/ja
Publication of JPS62213162A publication Critical patent/JPS62213162A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、耐放射S″JA子に好適な絶縁ゲート形電界
効果トランジスタに関する。
〔従来の技術〕
放射線照射損傷による素子特性劣化を対策したものとし
て1例えば特開昭58−410778号・公報番こ示さ
れているように、ゲート酸化膜を2層にしてその一方の
1−ラップの多い窒化シリコン膜を用いて、放射線照射
により発生する電子と1E孔を両者とも補護しようとす
る構造がある。この構造により。
ゲート酸化膜全体での電荷変化を打ち消し、閾値電圧の
シフトを抑えるメリットがある。
〔発明が解決しようとする問題点〕
しかし、この構造では、ゲート酸化膜中に電子と正孔の
分布に片寄りが生じることで、閾値電圧のシフト等の特
性劣化が起こることは配慮されていなかって。またゲー
ト絶縁膜を2層にすることで絶縁膜と半導体の界面が悪
化し、放射線照射前の初期特性のそのものが悪化してし
まう点についても配慮されてなかった。
本発明のL1的は、素子の初Jtll特性を悪化させろ
ことなしに、放射線照射損傷に強いMIS形半導体装置
を提供することにある。
〔問題を解決させるための手段〕
γ線、宇宙線などの放射線がゲート絶縁膜中に入射する
と、膜中全中領域に電子・正孔対が発生する。このうち
電子は絶縁膜中の移動度が高いので、例えばr1チャン
ネル素子の場合、ゲー1へ電圧に引かれて絶縁膜中から
ゲート電極へ移動する。
一方正孔は移動度が低いので絶縁膜r1叫こ留り、ゆっ
くりと基板側に移動して膜中にトラップされ固定電荷と
なる。この電荷が原因で閾値電圧のシフトが起る。そこ
で本発明は、トラップや再結合中心が多い物質をゲー1
〜の近傍に設ける。
〔作用〕 上記の如き枯成によれば、ゲッタリングの効果により、
正孔をゲート領域から素子特性に無関係な領域に引き抜
くことができ素子の耐放射線性能を向」―せしめること
ができる。
〔発明の実施例〕
以下、本発明の一実施例をfFS1図により説明する。
まず通常のMO8I/RT製造プロセスにより熱酸化膜
3とゲート5を形成する。イオン打込みによりソース・
ドレイン領域2を形成した後、ゲート5をマスクとして
ゲート−直下の熱酸化膜3以外をエツチングにより取り
除く。その後ゲッターとしてPSG(りんガラス)4を
堆積させる。以」この素子構造では、MO8反転層が形
成される能動領域上には質のよい熱酸化膜が形成されて
いるので素子特性の劣化はない、しかも放射線照射によ
り発生する正孔をゲート直下からF) SGGd2引き
抜くので、放射線による特性劣化の少ないMOS[/r
<Tを実現できる。なお、この実施例では、ゲッターと
してP S Gを用いたが、l・ラップや再結合中心の
多い絶縁膜であればよく、窒化シリコン、などでもよい
次に第2の実施例を第2図により説明する。原理的には
第1の実施例と全く同じであるが、ゲッター材料として
イオン打込みにより欠陥を発生させたPA酸化膜を用い
る点が異なっている。以下にその工程を説明する。まず
通常のM (lS I?Rr♂Tのプロセスにより、ゲ
ー1−5を形成する。その後、ソース・ドレイン形成の
ためのリンのイオン打込みを行い5活性化のためのアニ
ールをする。その後にゲート周囲の熱酸化膜にゲッター
としての機能を持たせるために、アルゴンなどの不活性
イオンの打込みを行う。この時アルゴンイオンの打込み
の打込みエレルギーは、イオンが酸化膜内で止まり。
半導体基体には打込まれないように加速電圧50KeV
に設定した。このイオン打込みにより熱酸化膜;3がト
ラップや再結合中心の多い酸化膜7に改質され、ゲッタ
ーとして機能する。本実施例によれば、ゲッター領域を
ゲートをマスクとしてセルファラインで形成でき、また
、プロセス自体モ箭甲、な耐放線Mis形半導体装置を
提供することができる。
第3図は、第:3の実施例を示す。この構造は、はとん
ど第1の実施例と同じであるが、熱酸化膜の領域がドレ
イン・ソース領域にまで伸びている点に特徴がある。工
程は第1の実施例とほぼ同じであるが、熱酸化膜エツチ
ングに際してゲートとその周囲TJS部分にマスクをか
けて、その領域の熱酸化を残す。その後T) S G 
4を堆積させる。本実施例によれば、?ti界の集中す
るゲート端付近に質のよい熱酸化膜を用いるので、素子
耐圧の低下がなく、かつ放射線損傷に強い素子を提供す
ることがきる。
第4図は、I、DI)mW造などのオフセット構造に本
発明を応用して、第4の実施例を示す、基本構造は第:
(の実施例とほぼ同じであるが、オフセット領域」二の
絶縁膜にも熱酸化膜を用いている点が特徴である。すな
わち、オフセット領域は、濃度が低いため、絶縁膜中の
電荷により大きくそのシート抵抗が変化する。この変化
を小さくするため、オフセット領域−1−の絶縁膜には
熱酸化膜を用い、その周囲をゲッターとなる材料4で囲
んだtUfjとした。本実施例によれば、放射線照射に
よっても相互コンダクタンスの低下やイオン抵抗の増大
がない、オフセット構造M(IsFI<Tを提供するこ
とができろ。
第5図は本発明をホットキャリア対策に適応した第5の
実施例を示す。ホットキャリアとは、ドレイン近傍の高
電界によりキャリアが高エネルギーになり、絶縁膜と学
導体基板との界面にキャリアが注入されトラップされて
しまう現象である。
界面へのキャリア注入により、閾値へ1を圧のシフトや
相互コンダクタンスの低下が生じる。そこでドレイン側
にゲッター領域を設けて、注入されたキャリアを引き抜
けば、 素子特性の劣化を抑えることができろ。工程は第3の実
施例とまったく同じであるが、ゲッター領域をドレイン
側にのみ設けている点が特徴である。
本実施例によれば、ポットキャリアによる特性劣化を抑
えたMIS形半導体装置を提供することができろ。
〔発明の効果〕
本発明によれば、放射線照射によりゲート酸化膜中に発
生する正孔を、!8子動作に影響が少ない領域に取り去
ることができるので、放射線照射による素子特性の劣化
を減少させる効果がある。また、放射線照射前の特性に
おいて、本発明の索子構造は、従来素子構造と比較して
何の遜色もない。
【図面の簡単な説明】
第1〜第5図は本発明の実施例の断面構造を示す。

Claims (1)

  1. 【特許請求の範囲】 1、一導電型の半導体基体と、前記半導体基体の逆導電
    型のソース領域およびドレイン領域、および絶縁ゲート
    構造からなるMIS形半導体装置において、前記絶縁ゲ
    ートの近傍に、トラップ密度や再結合中心に多い物質(
    以下ゲツターと呼ぶ)を設けたことを特徴とするMIS
    形半導体装置。 2、前記ゲツターとして、絶縁膜にイオン打込みを行い
    トラップ密度と再結合中心を増加させた物質を用いたこ
    とを特徴とする請求範囲第1項記載のMIS形半導体装
    置。 3、前記イオン打込みに際し、ゲートをマスクとしたセ
    ルフアラインのイオン打込みにより前記ゲツターを形成
    したことを特徴とする請求範囲第1項記載のMIS形半
    導体装置。
JP5471786A 1986-03-14 1986-03-14 耐放射線mis形半導体装置 Pending JPS62213162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5471786A JPS62213162A (ja) 1986-03-14 1986-03-14 耐放射線mis形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5471786A JPS62213162A (ja) 1986-03-14 1986-03-14 耐放射線mis形半導体装置

Publications (1)

Publication Number Publication Date
JPS62213162A true JPS62213162A (ja) 1987-09-19

Family

ID=12978555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5471786A Pending JPS62213162A (ja) 1986-03-14 1986-03-14 耐放射線mis形半導体装置

Country Status (1)

Country Link
JP (1) JPS62213162A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049554A (ja) * 2011-10-12 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049554A (ja) * 2011-10-12 2012-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JPH09181307A (ja) 半導体装置及びその製造方法
JP3413021B2 (ja) 半導体装置
KR101286704B1 (ko) 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법
CN113270423B (zh) 一种抗辐射soi器件及制造方法
JPS62213162A (ja) 耐放射線mis形半導体装置
JPS6136975A (ja) 半導体装置
JP2703883B2 (ja) Misトランジスタ及びその製造方法
JPH0234936A (ja) 半導体装置およびその製造方法
JP2949947B2 (ja) 半導体装置
JP3186298B2 (ja) Mos型半導体素子の製造方法
JPH05326968A (ja) 不揮発性半導体記憶装置及びその製造方法
JPH0637106A (ja) 半導体製造装置の製造方法
JPS60263466A (ja) Mos型半導体装置とその製造方法
JPS6115369A (ja) 半導体装置及びその製造方法
JPH04124834A (ja) 半導体装置及びその製造方法
KR0137824B1 (ko) 반도체 장치의 소오스 드레인 형성방법
KR100504432B1 (ko) 반도체장치의 게이트전극 형성방법
KR100263710B1 (ko) 반도체 소자 및 그 제조방법
JPS61256670A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JP2990774B2 (ja) 半導体装置およびその製造方法
JPS6337662A (ja) 耐放射線半導体装置
JPH023934A (ja) 耐放射線特性が強化された半導体装置
KR101348400B1 (ko) 반도체 소자의 게이트 산화막 제조방법
JPS6193641A (ja) 半導体装置
JPS62221157A (ja) 耐放射線半導体装置