JPS62213129A - 絶縁膜のスパツタリング形成方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体基板に絶縁膜のスパッタリング形成方
法とその装置に関し、特に半導体装置における多層配線
工程において段差部上のカバレージの良好な眉間絶縁膜
のスパッタに適用されるものである。

〔発明の技術的背景〕

高周波（Ｒ，Ｆ）スパッタリングによって半導体装置の
層間絶縁膜を形成するのに、第６図に示すように半導体
基板１００を載置する半導体基板支持部１０１の上方に
これと離隔し対向してターゲット１０２を配置し、スパ
ッタリングに際してターゲット・バイアスを印加すると
同時に半導体基板にもバイアスを印加する。このように
して半導体基板とターゲットの間にプラズマ１０３を形
成しアルミニウムの段差上でのステップ・カバレージを
良好にし、絶縁膜形成後の半導体基板表面形状の平担化
を行なっている。なお、第６図における１０４はターゲ
ット・バイアス発生用のターゲットＲ，Ｆ電源、１０５
は半導体基板のバイアス発生用の基板Ｒ，Ｆ電源である
。

従来の枚葉式バイアス・スパッタ装置においては、ター
ゲットの裏面に永久磁石、または電磁石を配置ｄシ、こ
れが発生する磁界によりプラズマを閉じ込めている。第
６図はターゲットの裏面に電磁石１０６を配置した装置
、第７図はターゲットの裏面に永久磁石１０７を配置す
る場合の永久磁石の配置部を例示するものである。この
ようにして発生する磁界は半導体基板のＲ，Ｆスパッタ
リングによるダメージを軽減するとともに、スパッタリ
ングの速度を高速化している。

〔背景技術の問題点〕

従来、絶縁膜形成に用いられる枚葉式マグネトロンバイ
アス・スパッタリング装置には（ａ）タゲット裏面に配
置した永久磁石により発生する磁界によりマグネトロン
放電を起こし、かつ、半導体基板にもバイアスを印加し
スパッタ成膜を行なうもの、 （ｂ）ターゲット裏面に電磁石を配置し、そのコイルの
直径の設定を変えることにより磁界を制御し、プラズマ
領域を変化させることによってスパッタ速度およびアル
ミニウム配線の段差部におけるステップカバレージの半
導体基板面内均一性を制御するもの、 がある。しかし、上記（ａ）には次にあげる問題があっ
て半導体基板面内に均一にバイアス効果を期待できない
。すなわち、 （ａ−１）ターゲット上に発生する磁場の分布はターゲ
ット・バイアス時に基板に均一な薄膜が得られるように
構成されている。しかし、この磁場の効果によって半導
体基板にバイアスを印加した時の基板面内でのバイアス
効果が不均一になり、その値は±５０％を超えることも
ある。

（ａ−２）逆にバイアス効果が基板面内で均一になるよ
うに永久磁石を配置すると、ターゲット・バイアス時の
分布が不均一になる。

次に、上記（ｂ）電磁石を配置したものには次にあげる
問題がある。すなわち、 （ｂ−ｔ）エロージョン怪（マグネトロン・スパッタリ
ングにおいてターゲット上に現われる被スパッタ物質の
消耗が速い部分からなる円の直径、すなわち、プラズマ
の拡がりを示す量）を拡げ、約１６０ｍｍになるように
コイルの直径を設定した場合を示す第４図ａによってみ
ると１曲線Ａはデポジションレート〔人／■ｉｎ）を示
し、Ａはターゲット・バイアスが２０００ワツト、半導
体基板のバイアスが０ワツトの場合で、　２０００１０
の如く示されている。

これからターゲット・バイアス時における絶縁膜の堆積
速度の面内均一性は非常に良好で１例えば５インチ径の
半導体基板の場合±４％である。しかし、この磁界のも
とで半導体基板バイアスのみ例えば図中に示す２００ワ
ツトで印加した時の逆スパッタ速度は図中の曲線Ｂで示
されるように、半導体基板の周辺部で速く、中央部では
ほとんど逆スパッタされないので面内均一性は４０％で
ある。

これらからこの磁界のもとでは半導体基板の中央部では
スパッタ速度が速く、周辺部では遅い曲線Ｃで示すもの
となり、面内均一性は約±１５％となる。第４図すには
半導体基板の中央部での絶縁膜のステップカバレージ形
状を断面図で示し、第４図Ｃには周辺部での絶縁膜のス
テップ・カバレージ形状を断面図で示す。図中、１００
は半導体基板、１０８は半導体基板上の熱酸化（Ｓｉｎ
、　）膜、１０９は熱酸化膜上のＡＱ−５ｉ配線パター
ン、１１０は熱酸化膜１０８、Ａｆｉ−５ｉ配線パター
ン１０９上に形成された絶縁膜を夫々示す１図からも明
らかなように、アルミニウム段差上でのステップカバレ
ージも半導体基板周辺部では良好なテーパがつくが、中
央部では逆スパッタが行なわれないため悪い。それ故に
本工程に施される二層目の配線パターンが中央部におい
て断線を起す可能性が高い。

次に、二ローション径を狭め約１１０ｍｍにした場合を
第４図に示したところに準じて第５図に示す。

半導体基板のバイアスのみ印加したときの逆スパッタ速
度の面内均一性は第５図ａの曲線Ｃに見られるように非
常に良く±１０％程度である。しかし、ターゲット・バ
イアス時のスパッタ堆積速度は中央部で周辺部よりも速
くなり、均一性は曲線Ａに見られるように±８％程度で
ある。また、バイアス・スパッタ時のスパッタ速度は半
導体基板面上の任意の点においてターゲット・バイアス
と半導体基板のバイアスの相互作用によって、ターゲッ
ト・バイアス時の堆積速度と半導体基板バイアス時の逆
スパッタ速度との単純な加算にはならず、その結果、面
内均一性は±２０％と悪いものとなる。

この場合も半導体基板の周辺部において逆スパッタの効
果が顕著に現われ、アルミニウム段差上のステップカバ
レージが中央部と周辺部とで異なっていることが第５図
す、・Ｃによっても明らかである。

次に、コイルの直径を変化させることによって二ローシ
ョン径を約１１０ｍｍから約１６０１の間で変化させバ
イアス・スパッタ法により成膜を行なったが、スパッタ
速度およびアルミニウム配線段差部上におけるステップ
カバレージが半導体基板面内で均一となる条件は存在し
ない。

〔発明の目的〕

この発明は上記従来の問題点に鑑み、枚葉式マグネトロ
ン・バイアス・スパッタ装置の長所を損なわずにスパッ
タ速度および段差部上ステップカバレージの面内均一性
を改善することを目的とする。

〔発明の概要〕

この発明にかかる絶縁膜２０のスパッタリング形成方法
は、半導体基板上に絶縁膜をスパッタリング法により形
成するにあたり、半導体基板１００をターゲット１０２
に対向させて配置し、ターゲットのバイアスと半導体基
板のバイアスを交互に印加し、かつターゲットのバイア
ス印加時には堆積速度が半導体基板１００上で均一にな
るように磁場の分布を設定し、半導体基板のバイアス印
加時には逆スパッタ速度が半導体基板上で均一になるよ
うに磁場の分布を設定する手段を含むものであり、さら
に、これに用いられるスパッタ′！Ａ＠は、半導体基板
支持部１０１と、これに対向させて配置されたターゲッ
ト１０２と、前記半導体基板とターゲット間の空間に形
成されるプラズマ領域を制御するために変位する励磁コ
イル１４と、ターゲットのバイアスと半導体基板のバイ
アスを交互に印加するバイアス切換機構１７を具備した
ことを特徴とするもので、スパッタ速度、ステップカバ
レージの面内均一性が改善される。

〔発明の実施例〕

以下、この発明の一実施例につき図面を参照した説明す
る。なお、説明において従来と変わらない部分について
は図面に従来と同じ符号をつけて・示し説明を省略する
。

この発明の方法は、第２図に断面図で示されるスパッタ
装置を用い、その励磁コイル１４の直径を周期的に変化
させ、るとともに、これとともにターゲットのバイアス
と半導体基板のバイアスを交互に印加するようにする第
１図に示されるスケジュールを設定して行なわれる。ま
た、半導体基板上に絶縁膜を形成する過程は第３図ａ　
−ｄに示される。まず、予め半導体基板１００上に熱酸
化膜１０８と、この上面に膜厚が１．０μ璽のＡＱ−３
Ｌの配線パターン１０９がスパッタ法により堆積され、
ついで通常のフォト・リソグラフィ法と反応性イオンエ
ツチング法により形成される６次に、これと対向して配
置されているターゲット１０２にバイアスを印加するタ
ーゲットＲ，Ｆ電源１５と、半導体基板１００にバイア
スを印加する基板Ｒ，Ｆ電源１６とを第１図ａ、ｂに示
すように交互に、かつ、これと同じ周期でプラズマ領域
を変化させるように第２図に示される励磁コイル１４を
移動させて一例の膜厚１．０μｍの絶縁膜２０が形成さ
れる。

上記絶縁膜２０のスパッタリング形成のスパッタ条件は
次の如く設定される。

スパッタ時の真空度（アルゴンガスの分圧）−−−−０
，４０ρａ。

励磁コイル電流−−−−４Ａ 堆積時：ターゲット側パワー−−−−２０００す基板側
バワー−−−−ＯＶ コイル直径−−−−１５０ｍｍ 逆スパッタ時：ターゲット側パワー−−−−ＯＷ基板側
パワー−−−−２００１４ コイル直径−−−−１０Ｏｎ＋ｍ （ここに、上記堆積時、逆スパッタ時における両Ｒ，Ｆ
パワー、コイル直径等は第１図、および第４図ａにも示
される。）また、１周期は酸化膜の堆積、逆スパッタエ
ツチングで構成されており。

堆積時間３０秒、逆スパッタ時間３０秒の１周期に形成
されるスパッタ膜厚は約５００人であった。

次に、第３図ａ　”　ｄに示される過程は、まず。

ターゲットにバイアス印加して絶縁膜２０を堆積しく第
３図ａ）、次に半導体基板にバイアス印加して絶縁膜に
逆スパッタエツチングを施し特に突出角部に加えられる
エツチングは顕著で（第３図ｂ）。

次にターゲットにバイアス印加して絶縁膜を積み増しく
第３図ｃ）、さらに、半導体基板にバイアス印加して絶
縁膜に逆スパッタエツチングを施しく第３図ｄ）、良好
なステップカバレージと１面内均一性が得られた。

次に、一実施例の装置は、すでに−都連べている他に、
ターゲット側の上面に電気絶縁板１１を介して励磁コイ
ル移動用モータ１２によってターゲットと平行に走行す
る搬送ベルト１３上に励磁コイル１４が設けられており
、励磁コイルの径が例えば１００〜１５０ｍｍに変化で
きる。また、ターゲット・バイアス用ターゲットＲ，Ｆ
電１ｊｌＸ１５と半導体基板の基板Ｒ，Ｆ電源１６とを
所定の周期で、かつ励磁コイル径の変化と連動させて切
換えるバイアス切換機構１７が設けられている。このバ
イアス切換機構１７はメモリ、タイマ、スイッチ等によ
って所定の切換がなされる。

〔発明の効果〕

この発明によれば、所定の配線パターン上にバイアス・
スパッタ法で形成すると、平均の成膜速度の半導体基板
面内均一性として第４図ａに示すように±４％とという
良好な値が得られた６また、段差部上でのステップカバ
レージも第４図す、ｃに示されるように中央部１周辺部
の差が認められない程度に良好で有意差のない形状が得
られた。

次に、多層配線に用いた場合、この後の反応性イオンエ
ツチングによるエッチバック（平坦性）、層間絶縁膜積
み増し後１段差部で段線の認められないステップカバレ
ージの良好な二層目配線を半導体基板面上均一に形成で
きるなどの顕著な利点がある。

【図面の簡単な説明】

第１図ａ、ｂ、ｃは夫々本発明のターゲットのＲ，Ｆパ
ワー、基板側のＲ，Ｆパワー、コイル径の時間変化の設
定例を示す線図、第２図は本発明の装置の断面図、第３
図ａ　”　ｄは本発明の方法による絶縁膜ステップカバ
レージの時間変化を示すいずれも断面図、第４図は本発
明にかかり、第４図ａは成膜速度面内分布を示す線図、
第４図すは半導体基板中央部の絶縁膜のステップカバレ
ージ形状を示す断面図、第４図Ｃは半導体基板周辺部の
絶縁膜のステップカバレージ形状を示す断面図、第５図
および第６図は夫々二ローション径が１６０ｇｍ、１１
０ｍ園の場合につき、第５図ａと第６図ａは成膜速度面
内分布を示す線図、第５図すと第６図すは半導体基板中
央部の絶縁膜のステップカバレージ形状を示す断面図、
第５図Ｃと第６図Ｃは半導体基板周辺部の絶縁膜のステ
ップカバレージ形状を示す断面図、第７図はバイアス・
スパッタリングを説明するための断面図、第８図は電磁
石マグネ装置のターゲット側の断面図である。 １１−−−−−−１気絶縁板 １２−−−一−−励磁コイル移動用モータ１３−−−−
−一搬送用ベルト １４−−−−−一励磁コイル １５、１０４−一−−−−ターゲットＲ，Ｆ電源。 １６、１０５−−−−−一基板Ｒ，Ｆ電源１７−−−−
−−バイアス切換機構 ２０−−−−−一絶縁膜 １００−−一−−−半導体基板 １ｏｚ−−−−−一ターゲット １０８−−−−−一熱酸化膜

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に絶縁膜をスパッタリング法により
   形成するにあたり、半導体基板をターゲットに対向させ
   て配置し、ターゲットのバイアスと半導体基板のバイア
   スを交互に印加し、かつターゲットのバイアス印加時に
   は堆積速度が半導体基板上で均一になるように磁場の分
   布を設定し、半導体基板のバイアス印加時には逆スパッ
   タ速度が半導体基板上で均一になるように磁場の分布を
   設定する手段を含む絶縁膜のスパッタリング形成方法。
2. （２）半導体基板支持部と、これに対向させて配置され
   たターゲットと、前記半導体基板とターゲット間の空間
   に形成されるプラズマ領域を制御するために変位する励
   磁コイルと、ターゲットのバイアスと半導体基板のバイ
   アスを交互に印加するバイアス切換機構を具備したこと
   を特徴とする絶縁膜のスパッタ装置。