JPS62204693A - 磁気記録再生信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は磁気記碌再生装置に係り、特に過渡応答特性の
良好な色信号同期回路として好適なＡＰＣ回路と周波数
ディスクリミネータに関する。

〔発明の背景〕

従来、家庭用ＶＴＲにおいて再生された色度信号である
搬送色信号の時間軸変動をを除去するために、再生搬送
色信号のバースト信号と周波数ｆ５ｃＮ　Ｔ　５　Ｃ方
式３．５８　ＭＨｚ　、　　Ｐ　Ａ　Ｌ方式４４３ＭＨ
ｚで発振する基準発振器の出力とを位相検波して出力を
得、該位相検波器の出力信号と水平同期信号の周波数で
電圧制御発振器（以下ＶＣＯと略す）の発振周波数で弁
別した出力とを加算し、上記ＶＣＯを制御するごとく構
成している。

このような装置の例として特開昭５８−９２１８９号が
ある。

上記回路構成を８ミリビデオ方式に適用した場合の構成
例を第９図に示す。第９図において１４１は低域クロマ
信号が入力される入力端子、５は周波数変換器であり低
域クロマ信号を搬送色信号に変換する、１４２は出力端
子であり搬送色信号が出力される。１０は帯域通過フィ
ルタ、１１は周波数変換器、９はｆｓｃで発振する層重
発振器、１５はＮＴＳＣ方式では３７８ｆＨをＰＡＬ方
式では３７５ｆ、を中心に発振するＶＣＯ１１４は１分
周器、１３は９０°づつ位相の異る２つの信号を出力す
る一分周器、１２は１分周器の４つの出力を水平同期信
号とヘッドチャンネル切り換えパルスにより選択する選
択回路、２４４は水平同期信号が入力される入力端子、
２４５はヘッドチャンネル切り換えパルスが入力される
入力端子、２２はパーストゲートパルスを出力するパル
ス遅延回路、２１は位相検波器、２０はループフィルタ
、１６は周波数弁別器、１８は制御信号出力回路、１９
はコンデンサ、１４３は加算器である。なお、Ｑ１〜Ｑ
ｚｔはトランジスタ、Ｒ１〜Ｒ５！　　は抵抗、０１〜
Ｃ３はコンデンサ、’ｔ〜Ｖ、は電圧源である。通常、
再生された搬送色信号は時間軸変動を伴っている。この
時間軸変動を補正するために、位相検波器２１とループ
フィルタ２０とＶ　ＣＯ１５により再生ＡＰＣ回路が構
成されている。位相検波器２１は、パルス遅延回路２２
の出力信号であるパーストゲートパルスがハイの期間だ
け検波を行う。

つまり位相検波器２１は、再生賊送色信号のバースト信
号と層重発振器９の出力を位相検波する。

位相検波器の出力は、ループフィルタ２０により平滑化
され制御電流１、となる。制御電流ｔＩは、負荷抵抗Ｒ
５１と基準′１圧源〆、により電圧信号に変換されＶ　
ＣＯ１５を制御する。また、ＩＨ（Ｈ−水平走査期間）
ごとにバースト４５号を検波している再生ＡＰＣ回路が
本来の周７＆数からｒＬＨ（ル：整数）離れた周波数に
擬似ロックすることを防止するために、弁別器１６、制
御信号出力回路１８、コンデンサ１９、再生ＡＰＣから
の制御電流とコンデンサ１９からの制御電流を刀０算す
る加算器１４３により周波数ディスクリミネータ（以下
周波数ディスクリと略す）が構成されている。

例えば、弁別器１６の動作は、水平同期信号を６Ｈ周期
で計測し、その６Ｈのうち３Ｈ目から３Ｈの期間Ｖ　Ｃ
Ｏ１５の出力をカウントし６１目に制御信号出力回路１
８を動作させるデータセットパルスと判別パルスを出力
する。弁別器１６のカウントの結果がＮＴＳＣ方式で１
１３４±６．ＰＡＬ方式で１１２５±３　以内の場合２
つの判・別パルスはともにローとなり制御信号出力回路
１８は制御信号を出力しない。また、弁別器のカウント
の結果が上記範囲からはずれた場合は、判別パルスは一
方がハイ、一方がローとなり制御信号出力回路１８は制
御電流りを出力する。つまりＶＣＯ１５の発振周波数が
中心周波数からある範囲を越えてずれた場合だけ、制御
信号出力回路１８から制御信号が出力される。制御電流
ｉ、は、コンデンサ１９によって平滑化され抵抗Ｒ１，
を通゛り再生ＡＰＣ回路からの制御電流ｉ、に加算され
ＶＣＯ１５を制御する。すなわち、制御信号出力回路１
８の出力は抵抗Ｒ□を介して位相検波器２１と、再生Ａ
ＰＣ回路のループフィルタ四と、基準電圧ｆｊｊＡ　Ｖ
、と、負荷抵抗Ｒ１，とからなる再生ＡＰＣ回路の出力
に結合されている。これにより、再生ＡＰＣ回路からの
制御電流ｔ、が周波数ディスクリのコンデンサ１９に流
れ込んだり、また、周波数ディスクリからの制御電流ｉ
、が再生ＡＰＣ回路のループフィルタ２０に流れ込んだ
りする現象が生じる。つまり再生ＡＰＣ回路のループフ
ィルタ加の最適値を設計する場合、抵抗Ｒ３，とコンデ
ンサ１９を考慮して決めなければならない。

また周波数ディスクリのコンデンサ１９の最適値を設計
する場合には、抵抗Ｒ１，とループフィルタ２０を考慮
して決めなければならない。これにより実際上再生ＡＰ
Ｃ回路と、周波数ディスクリの両方の回路の最適設計は
困難になっている。

再生ＡＰＣループフィルタ加は交流ゲインとその帯域設
定により応答が早く、かつ、引き込み範囲を確保するよ
うに設計されるべきである。

また、周波数ディスクリのコンデンサ１９は再生ＡＰＣ
回路への外乱とならないように制御信号以外のノイズ出
力を十分吸収出来、かつ、通常再生からサーチ再生への
急激な状態変化の場合は十分に出力を伝え乙ように設計
すべきである。

設計が最適でない場合、再生ＡＰＣ回路の応答が鈍くな
り再生における時間軸変動成分を十分補正出来なくなり
色むらを生じたり、サーチ時にはノイズにより周波数デ
ィスクリが誤動作し色付きを悪化させるなどの画質上重
大な影響がある。

〔発明の目的〕

本発明の目的は上記問題点を解決し、再生ＡＰＣ回路の
ループフィルタと周波数弁別のコンデンサを独立に最適
化出来、高画質を得ることが出来る再生色信号同期回路
を提供することにある。

〔発明の概要〕

本発明では再生ＡＰＣ回路の制御信号電流と周波数弁別
の制御信号を別個に電圧信号の形にして加算することに
より、再生ＡＰＣ回路のループフィルタと周波数弁別の
コンデンサの間の干渉を排しそれぞれ独立に最適値を設
計することが出来、再生信号の時間軸変動による色むら
やサーチ時の誤動作をなくしたものである。

〔発明の実施例〕

以下、本発明の一実施例を第１図に示す。なお、第９図
に対応する部分には同一符号をつけ動作説明を略す。第
１図において、１は入力端子であり磁気テープから再生
信号が入力される。

２は低域クロマ信号のみ通過させる低域通過フィルタ、
３はＡＣＣ回路、４はバースト信号を約６ｃｔＢ減衰さ
せるバーストディエンファシス回路、５は周波数変換器
、６は周波数変換器５の出力のうち不用成分を除去する
帯域通過フィルタ、７はくし形フィルタ（位相検波器２
１に入力される搬送色信号はこの出力とする）、８は記
録時強調されたクロマ信号のサイドバンド成分をもとに
もどすクロマディエンファシス回路（Ｃ，Ｄ　）、２４
は出力端子であり搬送色信号が出力される。１７は加算
器でありＱ、〜Ｑ、はトランジスタ、８１〜８１ｍは抵
抗、Ｖｌは基準電圧源、Ｉ、は電流源である。周波数弁
別コンデンサ１９の出力は負荷抵抗ちと基準電圧源ｒ１
により電圧信号に変換され、エミッタホロア３０により
α点に伝えられる。また、再生ＡＰＣループフィルタ２
０の出力は、負荷抵抗へとα点の電圧により電圧信号に
変換される。α点の電圧はｙ　ｃ　ｏ　１５を制御する
周波数弁別の制御電圧である。このためＶＣ０１５を制
御する制御電圧は再生ＡＰＣループフィルタ２０の出力
と周波数弁別コンデンサ１９の出力が加算された制御電
圧となり、Ｖ　Ｃ０１５に入力される。この加算回路１
７の方式では、再生Ａｐｃ回路の制御信号ｉ１と周波数
弁別の制御信号ｔ、はともに電圧信号とされた後にエミ
ッタホロア３０を通して加算されるため、再生ＡＰＣ回
路のループフィルタ加と周波数弁別コンデンサ１９は互
いに干渉し合うことなく別個に最適化設計をすることが
出来、従来方式の問題点は解決される。また、再生ＡＰ
Ｃ回路では負荷抵抗杏と電圧源３０との間にスイッチ３
２を設けることにより、バースト信号期間以外にループ
フィルタ加のコンデンサＣ１とＣ６にたくわえられた電
荷が負荷抵抗へを通り電圧源３０に放電し制御電圧が下
がりたり、バースト信号以外の期間に電圧源Ｊから負荷
抵抗りを通しループフィルタ２０のコンデンサＣ１と０
４に電荷が充電され制御電圧が上昇するのを防いでいる
。スイッチ３２は抵抗Ｒ６〜Ｒ１１とトランジスタＱ、
とインバータｎの出力であるパーストゲートパルスの反
転させたものにより制御されている。パーストゲートパ
ルスがハイの期間つまりバースト信号期間はスイッチ３
２はオフ状態であり、パーストゲートパルスがローの期
間つまりバースト信号以外の期間はスイッチ３２はオフ
状態である。スイッチ３２がオフ状態の場合はループフ
ィルタ加から見た抵抗り、は実質的に、無限大に見え、
ループフィルタ２０のコンデンサＣ３と０４は充電も放
電も行なわない。これにより、バースト信号期間以外は
Ｖ　Ｃ０１５の制御電圧は変化しないため、Ｖ　Ｃ０１
５の発幾周波数は映像期間中は変化せず、画面左から右
への色相の変化のない高画質が得られる。また、周波数
弁別についても再生ＡＰＣ回路と同様に、負荷抵抗へと
基準電圧源Ｖ１の間にスイッチ３１を設は抵抗Ｒ１〜Ｒ
い　トランジスタＱ、とパーストゲートパルスの反転さ
せたものによりスイッチ３１を制御し、コンデンサ１９
の充電あるいは放電を防いでいる。

次に第２図に第１図の一実施例を実現させる具体的回路
図を示す。Ｗ、２図において第１図と対応するものにつ
いては、同−信号をつけ動作説明を略す。第２図におい
てＶ　Ｃ０１５の１つの例としてエミッタカップル形マ
ルチバイブレータを用いている。エミッタカップル形マ
ルチバイブレータでは抵抗Ｒ３ｍ　　と抵抗Ｒａｔ　に
流れる電流により発振周波数が決まる。抵抗Ｒ１１の抵
抗値を調節してＶ　ＣＯ１５の発振周波数を制御信号が
入力されない場合ＮＴＳＣ方式は３７８ｆ、％ＰＡＬ方
式は３７５ｆ、にしている。Ｖ　Ｃ０１５の発振周波数
はｂとＣの電圧により決められるため、ＩＣ化する場合
温度による変化が問題となる。

抵抗の抵抗値は同じ種類の抵抗であれば温度によりすべ
て同じ比率で変化するため問題とならないが、トランジ
スタのペースエミッタ間電圧は温度による変化を補償す
る必要がある。３３はバイアス回路であり、抵抗ＲＳ４
　の抵抗値をｒ１１抵抗Ｒｓｓ　の抵抗値をｒｌ、抵抗
Ｒａａ　の抵抗値をｒ８、抵抗Ｒ８７の抵抗値をｒ、と
すると、 １”３−＝３７４　　　という関係となっている。

Ｑ　＋ｒ３　　　　ｒｌ　＋ｒ４ この式が成り立つ場合、ｂの電圧はトランジスタのペー
スエミッタ間電圧の温度特性の影響を全くうけない。ま
たＣの電圧は再生ＡＰＣ回路と周波数弁別からの制御信
号で変化するが、再生ＡＰＣ回路及び周波数弁別が正し
くロックしている場合には加算器１７のバイアス回路４
０によりエミッタホロア招を通して決まる。バイアス回
ｗ５４０の抵抗値の関係をバイアス回路おの抵抗値の関
係と等しくすれば、Ｖ　ＣＯ１５のＣの電圧はトランジ
スタのペースエミッタ間電圧の影響を全くうけない。上
記バイアス回路間と４０により温度変化による影響のな
い〆ｃ　ｏ　１５となっている。

次に加算器１７において４１及び４２はリミッタである
。リミッタ４１により再生ＡＰＣ回路の制御電圧はある
電圧範囲に制限されている。また、周波数弁別の制御電
圧はリミッタ４２によって制限される。再生信号のドロ
ップアウトやつなぎ録画された信号を再生した場合、水
平同期信号の位相が大きく変動する場合がある。この時
、ｒｔ　ｃ　ｏ　１５の発振周波数が中心周波数よりも
非常に高くなり周波数弁別の弁別器１６の動作限界を越
えてしまうことがある。例えば、判別パルスの出力がＶ
　ＣＯ１５の発振周波数が低い場合と同じ状態となると
、ｉｔ　ｃ　ｏ　１５には発振周波数を上げるように制
御電圧がかかり、一度誤動作した周波数弁別の制御ルー
プはもとにもどらなくなってしまう。この現象を防止す
るためにリミッタ４２により周波数弁別の制御電圧の範
囲を制限し周波数弁別の弁別器１６の動作限界をＦ　Ｃ
Ｏ１５の発振周波数が越えないようにしている。また再
生、！　Ｐ　Ｃ＠路も同様にドロップアウトなどにより
搬送色信号の位相が大きくずれた場合、位相をそろえる
ためにＶ　ＣＯ１５の発振周波数を非常に高くするよう
に再生ＡＰＣ制御電圧が高くなることがある。Ｖ　Ｃ０
１５の発振周波数が７分周器１４の動作限界を越えた場
合、７分周器１４は誤動作し圭分周以上の分周をしてし
まう。この時再生ＡＰＣ制御ループはＶ　ＣＯ１５の発
振周波数が低いと判断し再生ＡＰＣ検波器２１の出力は
Ｖ　ＣＯ１５の発振周波数を高くするように働いてしま
い一度はずれた再生ＡＰＣ制御ループのロックはもどら
なくなってしまう。この現象を防止するためリミッタ４
１により再生ＡＰＣルーズの制御電圧の範囲を制限し、
発揚器１５の発振周波数がｉ分周器１４の動作限界を越
えないようにしている。

次に加算器１７の４４はベース電流補償回路である。加
算器１７は、パーストゲートパルスがハイの期間だけ動
作する。ＩＨは約６４μＳ１パーストゲートパルスのパ
ルス幅は約４μｓであり、抵抗２６の抵抗値は平均で見
ればｆＡＡ−’ｑ　　１６倍に見える。

４μｓ− このためベース電流のようなわずかな電流であっても電
圧降下は大きい。抵抗Ｒ３により電圧降下すれば実質的
に周波数弁別の制御電圧が低いこととなり発根器１５の
発振周波数に影響を与えてしまう。これを防止するため
ＰＮＰトランジスタＱ３？とＱｓｓによりベース電流を
補償している。

また、エミッタホロア４３の４５も上記と同様トランジ
スタのベース電流補償回路であり、抵抗＾と４．による
電圧降下を防止している。

次に第３図により第１図と異る本発明の一実施例を示す
。第３図において第１図と対応するものには同一符号を
つけ説明を略す。第３図において４７はカウンタ、４８
はインバータ、４９はＮＡＮＤゲートである。カウンタ
４７は、水平同期信号をクロックとし、ヘッドチャンネ
ル切り換えパルスによりリセットがかけられる。ヘッド
チャンネル切り換えから一定期間、例えば約１４Ｈだけ
ハイの信号ＶＧＰ　ｌを出力する。このカウンタ４７と
インバータ化とＡＮＤゲート４９により、ヘッドチャン
ネル切り換えから一定期間はパーストゲートパルスを位
相検波器２１に入力しない構成となっている。ヘッドチ
ャンネル切り換えから一定期間はバースト信号が検波器
２１に入力されないため検波器２１は動作しない。カウ
ンタ４７の出力パルスであるＶＧＰ　ｌがハイの期間は
、カラー映像信号の垂直ブランキング期間に対応してい
る。垂直ブランキング期間はバースト信号がないため位
相検波器２１が動作してもループフィルタ２０で平滑化
されると制御電流１１は再生ＡＰＣ回路から出力されな
いはずである。

しかし、これは理想的な場合であり、現実には位相検波
器２１には第２図における抵抗へ。と馬。

の抵抗値ばらつき、トランジスタＱ＋ａ　　と（’＋？
　あるいはＱ、ｓ　　とＱｌｇ　のペースエミッタ間電
圧のばらつき、トランジスタ（’１４　　とＱｓｓ　あ
るいはＱ２゜と（’ｔｓ　　のｈｐｘのばらつきなどに
よりオフセットが生じる。このオフセットによる電流が
制御電流として出力されてしまう。また、垂直ブランキ
ング期間はバースト信号がないため位相検波器２１はノ
イズを検波してしまい、ノイズによる制御電流を出力し
てしまう。垂直ブランキング期間の位相検波器２１のオ
フセット及びノイズの検波による制御電流により’ｐ’
　ｃ　ｏ　１５の発振周波数が変化してしまう。Ｖ　Ｃ
Ｏ１５の発振周波数のずれは垂直ブランキング期間後の
バースト信号により再生ＡＰＣ回路によって補正される
が、再生ＡＰＣ回路の応答速度には限界があり応答速度
に応じた分だけ画面上部の色相が変化する問題が生じる
。これを防止するため、パルスＶＧＰ１により垂直ブラ
ンキング期間は検波器２１の動作を止めている。

次に第４図は第１図及び第３図と異る本発明の一実施例
である。第１図及び第３図と対応するものには同一の符
号をつけ説明を略す。第４図において５１はインバータ
、（資）はＡＮＤゲートである。カウンタ４７で出力さ
れる。ＶＧＰｌはインバータ５１で反転されＡＮＤゲー
ト５０によりデータセットパルスと論理積をとり制御信
号出力回路１８に入力される。再生信号ではヘッドチャ
ンネル切り換えによるスキューにより水平同期信号の周
期がずれてしまう。この時、弁別器１６によりＶ　ＣＯ
１５の出力をカウントした結果と水平同期信号とがずれ
、判別パルスの一方がハイ、一方がローとなり、制御信
号が出力されるためＶ　Ｃ０１５の発振周波数がずれて
しまう。ヘッドチャンネル切り換えは垂直同期信号期間
、あるいはその直前に行なわれ、バースト信号のない期
間あるいはあってもすぐ垂直ブランキング期間となると
きであり、スキューによって誤動作したｙ　ｃ　ｏ　１
５の発振周波数は垂直ブランキング期間後にバースト信
号が出て来て再生ＡＰＣ回路がパルスＶＧＰ　ｌにより
動作するまで、補正が行なわれない。この周波数弁別の
スキー−による誤動作は再生搬送色信号と基準発揚器９
との位相のずれとなる。この位相のずれは再生Ａｐｃ回
路により補正されるが、再生ＡＰＣ回路の応答時間に応
じた分だけ画面上部の色相が変化する問題が生じる。こ
の現象を防止するためには、ヘッドチャンネル切り換え
後、周波数ディスクリの動作を止める必要がある。カウ
ンタ４７の出力であるＶＧＰ　ｌにより、ヘッドチャン
ネル切り換えから一定期間データセットパルスは制御信
号出力回路１８に入力されない。データセットパルスが
入力されない場合判別パルスのハイ、ローにかかわらず
制御信号は出力されない。このため、実質的に周波数弁
別はヘッドチャンネル切り換え後から一定期間動作を止
めることになり、上記問題を解決している。

第５図に、第１図及び第３図及び第４図と異る一実施例
を示す。第５図において第１図及び第３図及び第４図と
対応するものについては同一符号をつけ説明を略す。第
５図の５５は記録搬送色信号が入力される入力端子、５
６は記録再生切り換えスイッチ、５７は記録ＡＣＣ回路
、露はバーストエンファシス回路、５９はクロマ信号の
サイドバンド成分を強調するクロマエンファシス回路、
６０は記録周波数変換器、６１は記録時のクロマキラー
回路、５２は再生時のクロマキラー回路であり両方の回
路とし入力信号にバースト信号がない場合信号を止める
。６２は低域通過フィルタ、５３は出力端子であり低域
クロマ信号が出力される。６６は色同期回路などに基準
信号として入力される搬送色信号を記録と再生に応じて
切り換えるスイッチ、９はｆｓｃを中心に発根するｙｃ
ｏ　（以下ｆｓｃＶＣＯと略す）、６３は９のｆｓｃＶ
ＣＯを再生時には層重電圧ｒ、を与え基準発振器とし記
録時は入力搬送色信号と同期をとる記録ＡＰＣ回路を構
成する１５ｏＶ　ＣＯとするための切り換えスイッチで
ある。６５は記＠Ａｐｒ位相検波器、６４は記録ＡＰＣ
ループフィルタ、６９はＶ　ＣＯ１５に入力される制御
電圧を記録と再生に応じて切り換えるスイッチ、６７は
水平同期信号とＶ　Ｃ０１５の出力の周波数を検波する
記録ＡＦＣ回路の検波器、６９は記録ＡＦＣループフィ
ルタである。なおスイッチ５６と６３と６６と６９にお
いて記録時は白側、再生時は黒側となっている。

再生信号処理回路のうち再生クロマキラー回路５２の制
御は、クロマキラー検波器５３と９０°移相回路５４に
より行っている。ｆｓｃＶＣＯ９の出力と再生された搬
送信号のバースト信号とは９０”位相がずれているため
、匍°移相回路５４により補正されたｆｓｃ　Ｖ　Ｃ０
９の出力と再生搬送色信号のバースト信号を検波器５３
により検波しクロマキラー回路５２に制御信号として伝
えられる。このクロマキラー検波器５３ではバースト信
号を検波しているため、垂直ブランキング期間のバース
ト信号のない期間には制御信号によりクロマキラー回路
５２が動作する。垂直ブランキング期間後にバースト信
号が出て来ても、クロマキラー検波器５３の応答速度に
よりバースト信号の初めの幾つかがなくなったり、縮ん
だり、また映像信号が縮んだりするという現象が起こる
。バースト信号の初めの幾つかがなくなると、再生信号
をテレビモニターに映し出したり、他のＶＴＲに録画し
たりする場合、テレビモニター及び他のＶＴＲの色信号
同期回路の動作に悪影響を及ぼす。また、バースト信号
が縮んだり映像信号が縮んだりした場合は画面上部の色
がうずくなる問題が生じる。この現象を防ぐためにはバ
ースト信号のない期間はキラー検波器５３の検波を止め
る必要がある。バースト信号のない期間は映像期間でな
いため白黒映像信号であっても全く問題ない。検波器５
３に入力されるパーストゲートパルスを第３図で用いた
ＡＮＤゲー）４８の出力パルスとすることにより、バー
スト信号の−ない期間はキラー検波器５２は動作せず前
述問題は解決される。また再生ＡＣＣ回路３は、バース
ト信号を検波しバースト信号のレベルが一定となるよう
に自動瑚得制御する回路である。

バースト信号のない期間はバースト信号が非常に小さい
状態と同じため再生ＡＣＣ回路３の利得は大きくなる。

ＡＣＣ回路３の応答は十分に早くないため、応答時間の
分だけ画面上部の色が濃くなる現象が生じる。この現象
を防止するためには、バースト信号、のない期間は再生
ＡＣＣ回路３の検波を止める必要がある。再生ＡＣＣ回
路３の検波を止めるために第３因で用いたＨＡＮＤゲー
ト４８の出力パルスを用いる。このパルスによりバース
ト信号のない期間は再生ＡＣＣ回路３の検波を止めるこ
とが出来、画面上部の色が濃くなる問題を解決出来る。

再生時のクロマキラー回路５２の問題と同じ問題が記録
クロマキラー回路６１にも生じる。しかしクロマキラー
検波器５３は記録再生共通であるためパルスＶＧＰ　１
により解決される。再生時の、４　ＣＣ回路３と同じく
記録ＡＣＣ回路５７はバースト信号のない期間は利得が
非常に大きくなり、記録Ａ　ＣＣ回路５７の５速時間の
分だけ画面上部の色が濃くなってしまう。これを解決す
るために再生ＡＣＣ回路３と同様に、第３図で用いたＨ
ＡＮＤゲート４８の出力パルスを用いることにより、バ
ースト信号のない期間検波を止めることが出来る。この
結果画面上部の色が濃くなってしまう問題は解決される
。次に記録ＡＰＣ回路において記録ＡＰＣ回路位相検波
器６５は、再生ＡＰＣ回路位相検波器２１と通常同じ構
成の回路を用いる。再生ＡＰＣ回路で問題となったよう
に、記録ＡＰＣ検波器６５は回路の素子の特性ばらつき
によりオフセットによる制御信号が出力され、またバー
スト信号のない期間にバースト信号を検波するためノイ
ズによる制御信号も出力される。このためバースト信号
のない期間にｆｓｃＶＣＯ９の見損周波数がずれ、記録
Ａｐｃ回路の応答が十分早くないため応答時間の分だけ
画面上部の色相が変化する問題が生じる。

これを防止するため第３図で用いたＮＡＮＤゲート４８
の出力パルスを兼用する。記録ＡＰＣ検波器６５の検波
をバースト信号のない期間上めることにより、画面上部
の色相変化の問題を併決出来る。記録ＡＦＣ回路におい
てｙ　ｃ　ｏ　１５の出力と周波数検波される水平同期
信号は通常輝度信号処理回路から同期信号分離回路によ
り複合同期信号が取り出され、複合同期信号のｆＨ／２
周期の信号を除去したものを水平同期信号として入力端
子２４４に入力される。この入力端子２４４から入力さ
れる水平同期信号はｆＨ／２　　の同期の信号がある期
間（垂直ブランキング期間）には水平同期信号のパルス
幅は通常より狭くなっている。水平同期信号のパルスの
前端は変化せず後端が狭くなるため、パルスの中心の位
置が少しずれてしまう。記録ＡＦＣ検波器６７は可変周
波数発振器１５のパルスと水平同期信号のパルスの中心
を合わせるように働くため垂直ブランキング期間には可
変周波数発掘器１５の位相と水平同期信号の位相がずれ
てしまう。この垂直ブランキング期間の水平同期信号と
可変周波数発振器１５の出力との位相のずれは記録ＡＰ
Ｃ回路に悪影響を及ぼし画面上部の色相変化という問題
となる。これを防止するため第３図で用いたパルスＶＧ
Ｐ　ｌを兼用し、パルスＶＧＰ１がハイの期間は記録Ａ
ＦＣ検波器の検波を止めることにより上記問題は解決す
る。

第６図は本発明に用いられるパルス〆ＧＰ１を出力する
カウンタ４７の一例を示す論理図である。８ｇ６図にお
いて１５１から１６３はインバータ、１７１から１７６
はＮＡＲＤゲート、１９１から１９４はフリップフロッ
プ、１５０はヘッド切り換えパルスの入力端子、１４９
は水平同期信号の入力端子、１４８はパルスＶＧＰ１の
出力端子である。

インバータ１５１．　１５２．　１５３．　１５４．　
１５５．１５６゜１５７　　、　　１５８　　、　　１
５９　　、　　１６０　　、　　　Ｎ　　Ａ　　Ｎ　　
Ｄ　　ゲー　ト　１７１゜１７２はヘッド切り換えパル
スの立ち上り及び立ち下がり検出回路１８３である。ヘ
ッド切り換えパルスが立ち上がると、立ち上がりを検出
してＨＡＮＤゲート１７２の出力には負のパルスが出力
され、ＨＡＮＤゲート１７１の出力はハイのまま変化し
ない。逆に、ヘッド切り換えパルスが立ち下がると、立
ち下がりを検出してＮＡ　Ｎ　Ｄゲート１７１の出力に
は負のパルスが出力されＮＡＮＤゲート１７２の出力は
ハイのまま変化しない。また、ＨＡＮＤゲート１７６と
１６３、フリップフロップ１９１〜１９４はカウンタ１
８０であり、ｔのクロックが１５回立ち下がった時にＮ
　Ａ　Ａ’　Ｄゲート１７６は負パルスを出力し、カウ
ンター１８０はリセットされる。ＨＡＮＤゲート１７５
とインバータ１６１は水平同期信号ゲート回路１８１で
ある。また、ＮＡＮＤゲート１７３とＮＡＮＤゲート１
７４によりラッチ回路１８２は構成されている。

ここで第７図を用いて動作を説明する。入力端子１５０
から入力されるヘッド切り換えパルスＳが変化しない場
合は水平同期信号ゲート回路１８１によりクロックｔは
ハイのまま変化せずカランターはカウントを行なわない
。ヘッド切り換え信号が変化した場合エツジ検出回路１
８３からのエツジパルスがラッチ回路１７４によりホー
ルドされ、ＶＧＰ　ｌは立ち上がる。また水平同期信号
ゲート回路１８１の出力ｔが立ち下がり、水平同期信号
ｒｙｒＬｃがカウンタ１８０に入力され、カウンタ１８
０は水平同期信号ｚｙｎｃをカウントし始める。カウン
タ１８０のクロックｔを１／２分周したものがμ、μを
１／２分周したものがν、Ｖを１７２分周したものがｗ
、ｗを１／２分周したものがＸとなる。ｔの立ち下がり
が１５回目にリセットパルスｙが出力される。このリセ
ットパルスｙが反転した負パルスがラッチ回路１８２に
入力されＶＧＰ　ｌが立ち下がる。またラッチ回路１８
２により水平同期信号出力回路１８１の出力をハイにし
カウンタ１８０のクロックｔを止める。

この動作により出力端子１４８にはヘッド切り換え時に
立ち上がり約１４Ｈの間ハイとなりその後立ち下がるパ
ルスＶＧＰ　ｌが出力される。このＶＧＰ　ｌはカラー
映像信号の垂直ブランキング期間に対応し、再生ＡＰＣ
回路、周波数弁別、記録再生ＡＣＣ回路、記録再生クロ
マキラー回路、記録ＡＰＣ回路、記録ＡＦＣ回路におい
て垂直ブランキング期間及びヘッドチャンネル切り換え
による誤動作を防止するため検波器の検波を止めるのに
好都合な信号であり、１つのカウンタによりすべての検
波器に対応しているためＩＣとする時の小型化低消費電
力化に好都合である。

第８図は本発明に用いられるループフィルタ２０及び周
波数弁別コンデンサ１９の実施例を示す。

第８図においてＣ１００からＣ１０５はコンデンサ、Ｒ
１０１とＲ１０２は抵抗である。家庭用ＶＴＲは通常、
映像回路の電源はシリンダーモーターやキャプスタンモ
ーターなどのモーター系と、システムコントローラーや
サーボ回路などのディジタル回路系と電源を共通として
いる。このため電源にノイズ信号がのる電源リップルは
さけられない問題となっている。ここで第２図にもどっ
て説明すると可変周波数発振器１５のバイアス回路の抵
抗により分圧された電源リップルが印加されるためｂ点
の電位は変動している。一方、再生ＡＰＣ回路のループ
フィルタ加のコンデンサは容量の大きなものであるため
、ループフィルタ２０の出力は電源リップルにより変動
していない。よって、Ｃ点の電位は電源リップルにより
変動していない。Ｖ　ＣＯ１５は抵抗３８と抵抗３９に
流れる電流の差により発振周波数が変化する。を源リッ
プルによりｂ点は変動し、Ｃ点は変動しないため発振器
１５の出力は電源リップルにより変動しＰ　、’ｔｌノ
イズとなってしまう。この現象を防止する方法の１つに
ｂ点の電位を電源リップルにより変動しないようにする
方法がある。しかしバイアス回路３３は温特補償を行っ
ているため電Ｍ　ＩＪップルによる変動はさけられない
。このためもう一つの方法としてＣ点の電位が電源リッ
プルによる変動をするようにする方法がある。第８図（
α）は従来のループフィルタである。ループフィルタの
コンデンサＣ１０１トＣｌＯ２は容量の大きなものであ
り電源リップルによるノイズを除去してしまい、可変周
波数発振器１５のＣ点は電源リップルによる変動がない
。

Ｃ点の電位を電源リップルにより変動させるには再生Ａ
ＰＣループフィルタ加と周波数弁別コンデンサ１９を第
８図の（ｂｌの回路とすれば解決出来る。第８図におい
て（α）と（Ａｌの特性が同じになるようにコンデンサ
ーＣ１００をＣｌＯ２とＣ１０３に、またＣ１０１をＣ
１０４とＣｌＯ３に分離し電源とＧＮＩ）に接続する。

この第８図の（ｂ）のループフィルタの場合、電源リッ
プルがコンデンサにより分圧されたノイズを含んだ出力
となり、このノイズが加算器１７とエミッタホロアを通
してＣ点に伝わりＣ点の電位が変動する。ｂ点の電位と
Ｃ点の電位が電源リップルにより同時に変動するため、
可変周波数発振器１５の出力は電源リップルの影響が少
なくなり、ＰＭノイズの問題を解決出来る。

〔発明の効果〕

本発明によれば、再生ＡＰＣ回路と周波数弁別を電文と
することが出来るため、再生ＡＰＣ回路の最適設計及び
周波数弁別の最適設計が容易に行えるので色むらがなく
、また、サーチなどの時間軸の急激な変化による色づき
の悪化がない高画質な色信号を得る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例を実現するための具体的回路図、第３図
は本発明の他の一実施例を示すブロック図、第４図及び
第５図は本発明のさらに他の実施例を示すブロック図、
第６図は本発明に用いられるカウンタの一例を示す論理
回路図、第７図は第６図の動作を説明するためのタイミ
ングチャート、第８図は本発明で用いられるループフィ
ルタの実施例を示す回路図、第９図は従来方式のブロッ
ク図である。 ２１・・・再生ＡＰＣ位相検波器 ２０・・・再生ＡＰＣループフィルタ １６・・・弁別器 １８・・・周波数弁別制御信号出力回路１９・・・コン
デンサ １７・・・制御信号加算器 １５・・・可変周波数発振器 代理人弁理士　　小　川　勝　男 兄　　３　　図 鬼　４　記 、−１ Ｌ　　９　　（２） Ｌ　−図 （α） ｒ？：＋ｏ（ ｇ　記 （ｂ）

Claims (1)

【特許請求の範囲】
1. 電圧制御発振器と、この電圧制御発振器と再生された搬
   送色信号と同期をとる自動位相制御回路（以下ＡＰＣと
   略す）の位相検波器のループフィルタと、該ＡＰＣ回路
   の擬似ロックを防止するため構成された周波数ディスク
   リミネータからの制御信号を平滑化するコンデンサと、
   前記ループフィルタからの制御信号と該コンデンサから
   の制御信号を加算し該電圧制御発振器に制御信号を入力
   する加算器から成る映像信号磁気記録再生装置の色信号
   同期回路において、ＡＰＣからの制御信号を電圧信号に
   変換し、また、周波数弁別器からの制御信号も電圧信号
   に変換し、その両方の電圧信号を加算し該電圧制御発振
   器に入力する加算器を設けたことを特徴とする磁気記録
   再生信号処理回路。