JPS62202539A - 集積回路パツケ−ジおよびその製造方法 - Google Patents
集積回路パツケ−ジおよびその製造方法Info
- Publication number
- JPS62202539A JPS62202539A JP61044410A JP4441086A JPS62202539A JP S62202539 A JPS62202539 A JP S62202539A JP 61044410 A JP61044410 A JP 61044410A JP 4441086 A JP4441086 A JP 4441086A JP S62202539 A JPS62202539 A JP S62202539A
- Authority
- JP
- Japan
- Prior art keywords
- package
- integrated circuit
- resin
- circuit package
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005992 thermoplastic resin Polymers 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 11
- 239000007924 injection Substances 0.000 claims abstract description 11
- 238000000465 moulding Methods 0.000 claims description 6
- 239000004734 Polyphenylene sulfide Substances 0.000 claims 1
- 229920000069 polyphenylene sulfide Polymers 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 108091092889 HOTTIP Proteins 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子回路の構成要素である集積回路パッケー
ジおよびその製造方法に関するものである。
ジおよびその製造方法に関するものである。
従来の技術
従来の集積回路パッケージ(以下、ICパッケージと記
す)は、第5図に示すように、各ビン(リード端子)の
ナンバーを明らかにするために、ICパッケージ16の
端部に切かき部17が施してあった。
す)は、第5図に示すように、各ビン(リード端子)の
ナンバーを明らかにするために、ICパッケージ16の
端部に切かき部17が施してあった。
また、このICパッケージの成形(封止)方法は、第6
図に示すように、リードフレーム12上にICチップ1
4を貼付け、前記ICテップ14上のポンディングパッ
ド(図示せず)とリード端子18との間を金線13にて
結線されたリードフレーム12を、第7図に示す金型2
1中に保持してリードフレーム12の下部のゲート19
からキャビティ11中に熱硬化性樹脂を注入してICパ
ッケージを成形する方法を取っていた。
図に示すように、リードフレーム12上にICチップ1
4を貼付け、前記ICテップ14上のポンディングパッ
ド(図示せず)とリード端子18との間を金線13にて
結線されたリードフレーム12を、第7図に示す金型2
1中に保持してリードフレーム12の下部のゲート19
からキャビティ11中に熱硬化性樹脂を注入してICパ
ッケージを成形する方法を取っていた。
ここに、これらICパッケージの材料は、主にエポキシ
樹脂が使われていた。
樹脂が使われていた。
発明が解決しようとする問題点
このような従来のICパッケージでは、第5図に示す切
りかき部17の左側が、1番ピンといった思考でピンナ
ンバーを判断していたが、プリント基板に、ICが実装
される場合には、縦、横といった配置が混在しており、
実装ミスが発生するといった問題があった。
りかき部17の左側が、1番ピンといった思考でピンナ
ンバーを判断していたが、プリント基板に、ICが実装
される場合には、縦、横といった配置が混在しており、
実装ミスが発生するといった問題があった。
また、成形(封止)方法は、工lキシ樹脂などの熱硬化
性樹脂が用いられているため、ICパッケージのサイド
面からの注入しかできずに、どうしても第7図に示すラ
ンナー2oが必要であり、このランナ一部分は、実際の
ICパッケージには、利用されずに材料ロスとなってい
た。熱可塑性樹脂を用いた場合でも、樹脂の流動方向i
、ICチップの下部からの流れを作り出しワイヤーの変
形を少なくするために、ICパッケージサイド面(金型
のパーティング部)から樹脂を注入しており、ランナー
20の材料ロスが発生していた。
性樹脂が用いられているため、ICパッケージのサイド
面からの注入しかできずに、どうしても第7図に示すラ
ンナー2oが必要であり、このランナ一部分は、実際の
ICパッケージには、利用されずに材料ロスとなってい
た。熱可塑性樹脂を用いた場合でも、樹脂の流動方向i
、ICチップの下部からの流れを作り出しワイヤーの変
形を少なくするために、ICパッケージサイド面(金型
のパーティング部)から樹脂を注入しており、ランナー
20の材料ロスが発生していた。
問題点を解決するための手段
本発明の集積回路パッケージは、上記問題点を解決する
ため、ICパッケージが、耐熱性の熱可塑性樹脂から成
り、その上面の樹脂注入部分に凹部を有し、前記凹部が
特定のピンを指示する位置に配設されていることを特徴
とするものである。
ため、ICパッケージが、耐熱性の熱可塑性樹脂から成
り、その上面の樹脂注入部分に凹部を有し、前記凹部が
特定のピンを指示する位置に配設されていることを特徴
とするものである。
また、本発明体の集積回路パッケージの製造方法は、金
型内に集積回路チップを備えたリードフレームを配し、
パッケージ上面形成面より低い位置にあり且つホストラ
ンナー先端部を共有する樹脂注入部分より、熱可塑性樹
脂を金型内に注入して集積回路パッケージを成形するこ
とを特徴とするものである。
型内に集積回路チップを備えたリードフレームを配し、
パッケージ上面形成面より低い位置にあり且つホストラ
ンナー先端部を共有する樹脂注入部分より、熱可塑性樹
脂を金型内に注入して集積回路パッケージを成形するこ
とを特徴とするものである。
作 用
本発明は、上記した構成により、パッケージ上面からの
樹脂の注入が可能であり、その樹脂注入部が凹部全有し
ており、特定のピン位置に配設されるため、ビンナンバ
ーが明確になるものである。
樹脂の注入が可能であり、その樹脂注入部が凹部全有し
ており、特定のピン位置に配設されるため、ビンナンバ
ーが明確になるものである。
また、ホットランナ−によシ直接キャビティに樹脂全注
入するため、材料ロスが非常に低減されるものである。
入するため、材料ロスが非常に低減されるものである。
実施例
第1図は、本発明の一実施例を示すDIPのICパッケ
ージの斜視図である。第1図において、1は熱可塑性樹
脂から成るICバクケージであり、DIPのビンナンバ
ー、1番の位置に、樹脂注入部分(ゲート口)である凹
部2が配設されている。
ージの斜視図である。第1図において、1は熱可塑性樹
脂から成るICバクケージであり、DIPのビンナンバ
ー、1番の位置に、樹脂注入部分(ゲート口)である凹
部2が配設されている。
ここに凹部2は、ピン31のナンバーを明確にできる位
置9例えばそれぞれのピン位置であれば(第2図に3〜
6で例示する)、目的は達せられるが、好ましくは、パ
ッケージ1の四隅のピン位置であり、特に、ピンナンバ
ー1の位置が一番好ましい。また、凹部2ff、凸部形
状とすることも考えられるが、パッケージ上面部に突出
した形になり、IC実装時の凸部への引っかかりゃ外部
衝撃(パッケージ同士のあたり等)により凸部が欠は鴫
く好ましく無い。
置9例えばそれぞれのピン位置であれば(第2図に3〜
6で例示する)、目的は達せられるが、好ましくは、パ
ッケージ1の四隅のピン位置であり、特に、ピンナンバ
ー1の位置が一番好ましい。また、凹部2ff、凸部形
状とすることも考えられるが、パッケージ上面部に突出
した形になり、IC実装時の凸部への引っかかりゃ外部
衝撃(パッケージ同士のあたり等)により凸部が欠は鴫
く好ましく無い。
パッケージ材料の熱可塑性樹脂は、・・ンダ付は温度に
耐え、ICチップ面の金線の変形の少ないもの、つまシ
溶融時の粘度が低いポリスユニしンサルファイド(PP
S)が好ましい。
耐え、ICチップ面の金線の変形の少ないもの、つまシ
溶融時の粘度が低いポリスユニしンサルファイド(PP
S)が好ましい。
第3図は、前記ICパッケージの製造方法の一実施例を
示すICパッケージ金型のキャビティの拡大断面図であ
る。7はホットランナ−であり、熱可塑性樹脂8は、ホ
ットランナ−7部では溶融状態に有り、ホットランナ−
7の先端部(ゲート口、樹脂注入部9では、樹脂が注入
されるまでは、固化しており樹脂注入前に、ホットチッ
プ10の力熱により溶融されキャビティ11に注入され
、その後、冷却される、と同時にホットランナ−7の先
端部9も冷却固化し、金型3oの型開き時にICパッケ
ージ1が離型する時点でゲート口(樹脂注入部)9から
切断される。ここにゲート口9は、パッケージ上面形成
面32より内部方向に低い位置にあり、パッケージ平面
部に凹部形状を施こせるようになっている。キャビテイ
11空間にはICチッグ14を備えたリードフレーム1
2が保持されている。
示すICパッケージ金型のキャビティの拡大断面図であ
る。7はホットランナ−であり、熱可塑性樹脂8は、ホ
ットランナ−7部では溶融状態に有り、ホットランナ−
7の先端部(ゲート口、樹脂注入部9では、樹脂が注入
されるまでは、固化しており樹脂注入前に、ホットチッ
プ10の力熱により溶融されキャビティ11に注入され
、その後、冷却される、と同時にホットランナ−7の先
端部9も冷却固化し、金型3oの型開き時にICパッケ
ージ1が離型する時点でゲート口(樹脂注入部)9から
切断される。ここにゲート口9は、パッケージ上面形成
面32より内部方向に低い位置にあり、パッケージ平面
部に凹部形状を施こせるようになっている。キャビテイ
11空間にはICチッグ14を備えたリードフレーム1
2が保持されている。
また、キャビティ11の近傍まで溶融状態の熱可塑性樹
脂8が来ているため、通常のランナ一部での樹脂の冷却
が少なく、キャビティ11での流動中の樹脂粘度が低く
金線13への変形エネルギーが少なく出来る。さらにI
Cチップ14の上面に対し相対するパッケージ上面形成
面32から、樹脂を注入する事により、第4図に示す様
な、流動状態15が得られる。つまシ金線13に対して
横方向からの流れ15aと下方向から金線13を持ち上
げる流れ1sbが得られ金線13の流れ変形が押えられ
、金線13同士の接触もおこらない。
脂8が来ているため、通常のランナ一部での樹脂の冷却
が少なく、キャビティ11での流動中の樹脂粘度が低く
金線13への変形エネルギーが少なく出来る。さらにI
Cチップ14の上面に対し相対するパッケージ上面形成
面32から、樹脂を注入する事により、第4図に示す様
な、流動状態15が得られる。つまシ金線13に対して
横方向からの流れ15aと下方向から金線13を持ち上
げる流れ1sbが得られ金線13の流れ変形が押えられ
、金線13同士の接触もおこらない。
また、ゲート口9は、前述した様にビンナンバー1の位
置が好ましい。
置が好ましい。
発明の効果
以上、述べて来たように、本発明によれば、特定のピン
(リード端子)位置を明確にする事が出来、安易な実装
ミスを防ぐ事ができる。
(リード端子)位置を明確にする事が出来、安易な実装
ミスを防ぐ事ができる。
また、樹脂の流動状態が金線の張力方向に働き金線の流
れ変形が押えられ、金線同士の接触もおこらず品質の優
れた成形が出来る。またホットランナ−により材料利用
率が向上すると共に、成形工程の自動化が、ランナ一部
の取出しあるいは切断、廃棄がいらなくなり簡単になる
。
れ変形が押えられ、金線同士の接触もおこらず品質の優
れた成形が出来る。またホットランナ−により材料利用
率が向上すると共に、成形工程の自動化が、ランナ一部
の取出しあるいは切断、廃棄がいらなくなり簡単になる
。
第1図は本発明の一実施例を示すICパッケージの斜視
図、第2図I′i第1図に示す以外の凹部位置を示すI
Cパッケージの斜視図、第3図は本発明の製造方法の一
実施例を示すICパッケージ金型のキャビティの拡大断
面図、第4図は第3図のキャビティ内の樹脂流動状態の
概念図であり、第5図は従来のICパッケージの斜視図
、第6図は成形前のリードフレーム斜視図、第7図は従
来の成形金型の部分断面図である。 1・・・・・・集積回路パッケージ、2・・・・・・凹
部(樹脂注入部分)、7・・・・・・ホットランナ−1
8・・・・・・熱可塑性樹脂、9・・・・・・ゲート口
(樹脂注入部)、3゜・・・・・・金型、32・・・・
・・パッケージ上面形成面。
図、第2図I′i第1図に示す以外の凹部位置を示すI
Cパッケージの斜視図、第3図は本発明の製造方法の一
実施例を示すICパッケージ金型のキャビティの拡大断
面図、第4図は第3図のキャビティ内の樹脂流動状態の
概念図であり、第5図は従来のICパッケージの斜視図
、第6図は成形前のリードフレーム斜視図、第7図は従
来の成形金型の部分断面図である。 1・・・・・・集積回路パッケージ、2・・・・・・凹
部(樹脂注入部分)、7・・・・・・ホットランナ−1
8・・・・・・熱可塑性樹脂、9・・・・・・ゲート口
(樹脂注入部)、3゜・・・・・・金型、32・・・・
・・パッケージ上面形成面。
Claims (5)
- (1)耐熱性の熱可塑性樹脂から成り、その上面の樹脂
注入部分に凹部を有し、前記凹部が集積回路の特定の端
子を指示する位置に配設されている集積回路パッケージ
。 - (2)凹部が、パッケージの四隅の端子のいずれか1つ
を指示する位置にある特許請求の範囲第1項記載の集積
回路パッケージ。 - (3)熱可塑性樹脂がポリフェニレンサルファイドであ
る特許請求の範囲第1項又は第2項記載の集積回路パッ
ケージ。 - (4)金型内に集積回路チップを備えたリードフレーム
を配し、パッケージ上面形成面より低い位置にあり且つ
ホットランナー先端部を共有する樹脂注入部より、熱可
塑性樹脂を金型内に注入して集積回路パッケージを成形
する集積回路パッケージの製造方法。 - (5)樹脂注入部が、パッケージの四隅のピンのいずれ
か1つを指示する位置にある特許請求の範囲第4項記載
の集積回路パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61044410A JPS62202539A (ja) | 1986-02-28 | 1986-02-28 | 集積回路パツケ−ジおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61044410A JPS62202539A (ja) | 1986-02-28 | 1986-02-28 | 集積回路パツケ−ジおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62202539A true JPS62202539A (ja) | 1987-09-07 |
Family
ID=12690739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61044410A Pending JPS62202539A (ja) | 1986-02-28 | 1986-02-28 | 集積回路パツケ−ジおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62202539A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
CN101887871A (zh) * | 2010-06-11 | 2010-11-17 | 日月光半导体制造股份有限公司 | 芯片封装结构、芯片封装模具与芯片封装工艺 |
CN102324394A (zh) * | 2011-09-26 | 2012-01-18 | 铜陵三佳山田科技有限公司 | Dip类集成电路连续充填封装模盒 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS587639U (ja) * | 1981-07-07 | 1983-01-18 | 住友ゴム工業株式会社 | タイヤ成形ドラム |
-
1986
- 1986-02-28 JP JP61044410A patent/JPS62202539A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS587639U (ja) * | 1981-07-07 | 1983-01-18 | 住友ゴム工業株式会社 | タイヤ成形ドラム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0895287A3 (en) * | 1997-07-31 | 2006-04-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and lead frame for the same |
CN101887871A (zh) * | 2010-06-11 | 2010-11-17 | 日月光半导体制造股份有限公司 | 芯片封装结构、芯片封装模具与芯片封装工艺 |
CN102324394A (zh) * | 2011-09-26 | 2012-01-18 | 铜陵三佳山田科技有限公司 | Dip类集成电路连续充填封装模盒 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5018003A (en) | Lead frame and semiconductor device | |
US5064706A (en) | Carrier tape including molten resin flow path element for resin packaged semiconductor devices | |
US4812420A (en) | Method of producing a semiconductor device having a light transparent window | |
KR20010001885U (ko) | 반도체 패키지 제조용 리드프레임 | |
EP0589569B1 (en) | Lead frame with slots and a method for molding integrated circuit packages | |
US5126824A (en) | Carrier tape and method of manufacturing semiconductor device employing the same | |
US5196917A (en) | Carrier tape | |
JPS62202539A (ja) | 集積回路パツケ−ジおよびその製造方法 | |
US5853771A (en) | Molding die set and mold package | |
JPH11186304A (ja) | 混成集積回路装置の製造方法 | |
US5811132A (en) | Mold for semiconductor packages | |
US7084003B2 (en) | Method for manufacturing semiconductor device packages | |
JPH04133453A (ja) | 半導体装置用リードフレーム | |
JP2862585B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
JPH10340976A (ja) | 樹脂封止型半導体装置 | |
JPH04215461A (ja) | 半導体パッケージ | |
KR930007177Y1 (ko) | 댐바가 없는 리드 프레임 | |
JPH0691118B2 (ja) | 半導体装置およびその製造方法 | |
JPH0726088Y2 (ja) | トランスファー成形用金型 | |
JPH0629340A (ja) | 樹脂封止型半導体装置用成形金型及びそれに用いた半導体チップの樹脂封止方法 | |
KR950004210Y1 (ko) | 표면실장자재의 패키지 성형구조 | |
JPS632336A (ja) | 半導体装置の製造方法 | |
JP3070795B2 (ja) | 半導体装置用箱形樹脂成形体の成形方法およびそれによって成形された箱形樹脂成形体 | |
JPH02241042A (ja) | Ic封止方法 | |
JPH039539A (ja) | 半導体樹脂封止用金型 |