JPS62200810A - 遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は遅延回路に関する。例えば超音波診断装置にお
ける受信ビームフォーカスに用いる遅延回路に関するも
のである。

（従来の技術） 従来の遅延回路としては、インダクタ（Ｌ）とキャパシ
タ（Ｃ）を組合せたＬＣ遅延線、ＣＣ［）　（Ｃｈａｒ
ｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）を用いたＣＣＤ
遅延線がある。

ＬＣ遅延線によれば遅延時間を２０１Ｓオーダーの細か
さで設定することができるが遅延時間が長くなるに従っ
て周波数特性が下がり高周波の信号を扱うことができな
くなるという問題がある。

一方ＣＯＤ遅延線によれば、数百ｎｓ〜数μｓの大きな
遅延量を得ることができるが、細かな遅延時間設定が困
難であるという問題がある。また、数１０ｎｓの設定が
できるＣＣＤ遅延線の回路規模は極めて大きくなってし
まう。

（発明が解決しようとする問題点） 上述のように従来の遅延回路ではそれぞれ一長一短がお
り、大きな遅延口を得ることができてしかも細かな時間
設定を行うことができる遅延回路はなかった。このため
例えば超音波診断装置にあていもＬＣ遅延線か或いはＣ
ＣＤ遅延線を用いているが、ＬＣ遅延線を用いた場合、
遅延時間が長くなると周波数特性が下がるため、セクタ
スキャン等長時間遅延が必要となる場合において周波数
特性を一定に保つためには回路規模が大型化しコストも
高くなるという問題があり、ＣＯＤ遅延線を用いた場合
は細かな遅延設定ができないという問題があった。

本発明の目的は、以上のような従来の遅延回路における
問題点を除去し、大きな遅延量を得ることができてしか
も細かな遅延時間設定を行うことができるようにするこ
とにある。

［発明の構成］ （問題点を解決するための手段） 上記目的を達成するための本発明遅延回路は、ＬＧ遅延
線とＣＯＤ遅延線とを直列に接続した構成とした。

（作　用） 本発明遅延回路はＬＣ遅延線とＣＯＤ遅延線とを組合せ
たので、小ざな遅延量はＬＣ遅延線で扱い、大きな遅延
ｍはＣＯＤ遅延線で扱って両者の欠点を相補うことによ
り大きな遅延量を得ることができてしかも細かな遅延時
間設定を行うことができる。

（実施例） 以下図示の実施例について説明する。

第１図は本発明遅延回路の一例を示すブロック図であり
、１はＬＣ遅延線、２はＣＯＤ遅延線を構成するＣＯＤ
遅延素子、３はＣＯＤ制御回路、４は遅延時間データの
入力端子である。

ＬＣ遅延線１は、遅延すべき信号を入力する端子１ａと
、遅延した信号を出力する多数のタップＴｏ　、　Ｔｘ
　、・・・ｅ　Ｔｎを備えている。ＣＣＤ遅延素子２は
、前記ＬＣ遅延線１からの出力信号を入力する端子２ａ
と、その信号を更に遅延させた状態で出力する端子２ｂ
を備えており、前記入力端子２ａは遅延時間データ入力
端子４からのデータに基づき作動するスイッチ５によっ
てＬＧ遅延線のタップＴｏ　、　Ｔｔ　、・・・、Ｔｎ
のうちいずれか一つのタップに接続されるようになって
いる。このＣＣＤ遅延素子２はＣＯＤ制御回路３から発
ぜられるＣ　Ｌ　Ｋ　（Ｄｅｌａｙ　Ｔｉｍｅ　Ｃｏｎ
ｔｒｏｌ　Ｃ１ｏｃｋ）によりその遅延量が変化するよ
うになっている。例えば第２図に示すようにＣＯＤのビ
ット数（井戸の数）がＮビットでありＣＬＫのクロック
周波数がｆｃｋであるとすると、遅延量ｔｃはｔｃ　＝
Ｎ／ｆｃｋとなる。したがって第２図に示すようにクロ
ック周波数ｆｃｋをｆ１〜ｆ４のうちから選択すること
とすると４種の遅延量を選択できるようになっている。

或いはまたＣＣＤ遅延素子２は第３図に示すようにＣＯ
Ｄの途中のｂｉｔより複数（図示では４つ）の端子Ｎｏ
−Ｎ３を引出し、そのうちの一つをアナログスイッチ２
Ｓで選択するようにしても複数種の遅延量を選択するこ
とができる。

以上のような遅延回路はＬＣ遅延線１で小さな遅延量を
扱い、ＣＣＤ遅延素子２では大ぎな遅延量を扱って両者
の欠点を相補うことにより大きな遅延量を得ることがで
き、しかも細かな遅延時間設定を行うことができる。今
、具体的にＬＧ遅延線１のタップＴｏ”Ｔｎを２Ｑｎｓ
おきに１２６本引出し、ＴｏからはＯの遅延（即ち遅延
なし）が、Ｔ１からは２０ｎＳの遅延が、Ｔ２から４０
ｎｓの遅延が、というようにしてＴ１２６からは２．５
μ５（２０ｎｓｘ１２５）の遅延が得られるようにし、
ＣＣＤ遅延素子２の端子Ｎｏ”Ｎ３　（第３図参照）は
２．５μｓおきに引出して、ＮｏからはＯの遅延が、Ｎ
１からは２．５μｓの遅延が、というようにしてＮ３か
らは７．５μｓ（２，５μｓ×３）の遅延が得られるよ
うにすると、この遅延回路全体では最大１０μｓの遅延
量が得られ、しかも２ＱｎＳおきの細かな遅延時間設定
を行うことができる。尚、ＣＣＤ遅延素子２について端
子Ｎｏ　＝Ｎ３の代りに第２図に示したクロック周波数
ｆｃｋを選択するようにしても同様の結果が１ｑられる
。また、第１図においてＬＣ遅延線１とＣＣＤ遅延素子
２を入れ代え、ＣＯＤの出力端子２ｂとＬＣ遅延線１の
入力端子を接続し、ＣＯＤの入力端子２ａから遅延すべ
き信号を入れてＬＣ遅延線１のタップＴｏ＝Ｔｎのいず
れか一つから遅延された信号を出力するようにしても同
様の効果が得られる。

次に以上のような遅延回路を第４図に示すように超音波
診断装置において受信遅延回路１３として用いた場合に
ついて説明する。

先ず全体構成について簡単に説明すると、遅延制御部１
５がタイミング発生部１６からの制御信号に基づき、送
信ビームの送信遅延フォーカスを設定するコントロール
信号を送信遅延部１４に出力し、この送信遅延部１４の
出力によって、パルサ１１より高圧パルスを発してプロ
ーブ１９から超音波を被検体に向けて発する。そしてプ
ローブ１０から入力される受信エコーをプリアンプにて
増幅し、前記遅延制御部１５で設定された受信ビームの
受信遅延フォーカスを受信遅延回路１３で施し、その後
加算器（第５図１９参照）でプローブ１０の同時駆動撮
動子群（第５図２０参照）からの受信エコーを加算して
出力し、これをレシーバ１７でログ圧縮して表示装置１
８に画像表示するようになっている。

そこで受信遅延回路１３について第５図を参照して説明
すると、エコー源Ａから媒体（被検体）通過し戻って看
たエコーは前記振動子群２０で機械−電気変換され、前
記プリアンプにて増幅されて、整相加算するためにそれ
ぞれの受信フォーカス距離に応じた遅延量で遅延された
後加算される。

この場合において遅延回路１３はＣＣＤ遅延素子２で信
号を大ぎく遅延させ後ＬＧ遅延線１で小さく遅延させる
ようになっている。その具体的な遅延状態を第７図に示
す。この図は偏向角４５°。

フォーカス６０＃、エレメントピッチ０．２５ｍの遅延
量を各素子毎に示したものであり、斜線部ＢはＣＣＤＮ
延素子２による遅延を、三角形余白部分ＣはＬＣＩ延線
１による遅延を示している。

尚、第６図に示すようにＬＧ遅延線１とＣＣＤ遅延素子
２を入れ代えた場合にも同様の効果が得られる。

゛このように本発明の遅延回路を用いると、広帯域でか
つ長時間ディレィを必要とするシステムに有効であり、
例えば広いアパーチャでビーム変更するような場合に特
に有効な手段となる。

以上本発明の実施例について説明したが本発明は上記実
施例に限られるものではなく本発明の要旨の範囲内にお
いて適宜変形実施可能である。

［発明の効果］ 以上詳述したように本発明によれば、大きな遅延量を得
ることができてしかも細かな遅延時間設定を行うことが
できる。

【図面の簡単な説明】

第１図は本発明遅延回路の一例を示すブロック図、第２
図、第３図はそれぞれＣＯＤ遅延線の説明図、第４図は
本発明遅延回路の使用例を示すブロック図、第５図、第
６図はそれぞれ同上部分拡大ブロック図、第７図は同上
作用説明図である。 １・・・ＬＣ遅延線、２・・・ＣＯＤ遅延線。 代理人　弁理士　則　　近　　憲　　缶周　　　　　大
　　　胡　　　典　　　夫第３図 マに１ｔりの名ゴしメ〉トのフ戸香佳 弔７図

Claims (3)

【特許請求の範囲】
1. （１）ＬＣ遅延線とＣＣＤ遅延線とを直列に接続してな
   る遅延回路。
2. （２）ＬＣ遅延線の出力をＣＣＤ遅延線に入力するよう
   に接続した特許請求の範囲第１項記載の遅延回路。
3. （３）ＣＣＤ遅延線の出力をＬＣ遅延線に入力するよう
   に接続した特許請求の範囲第１項記載の遅延回路。