JPS62195174A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS62195174A JPS62195174A JP3680686A JP3680686A JPS62195174A JP S62195174 A JPS62195174 A JP S62195174A JP 3680686 A JP3680686 A JP 3680686A JP 3680686 A JP3680686 A JP 3680686A JP S62195174 A JPS62195174 A JP S62195174A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- cathode
- region
- main
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は補助サイリスタを半導体基板に内蔵したサイ
リスタのカソード構造に関する。
リスタのカソード構造に関する。
この種の従来サイリスタは第２図、第３図で示される。
第２図はこの種のサイリスタの半導体基板１のカソード
側上面図を示すものであり、第３図は同サイリスタの要
部断面図である。
側上面図を示すものであり、第３図は同サイリスタの要
部断面図である。
特に第３図に示される補助サイリスタ部３につ匹て、半
導体基板の主面上において第２図に示されるように補助
カソード領域１３を、ゲート領域４を取り囲む領域から
主サイリスタ部２の主カソード領域１２へ向って放射状
に配置した構造がよく知られている。
導体基板の主面上において第２図に示されるように補助
カソード領域１３を、ゲート領域４を取り囲む領域から
主サイリスタ部２の主カソード領域１２へ向って放射状
に配置した構造がよく知られている。
また第３図に示すように前記補助カソード領域１３は従
来は主カソード領域１２と同一平面を備えてい九ので、
最終の完成製品とするためにケース（図示せず）内に組
み込むときに必要なモリブデン（Ｍｏ）板等の上部接触
電極板６は主カソード領域１２には接触するが補助カソ
ード領域１３とは接触しないように接触板６に溝７がこ
の領域１３と対向する位置に形成されている。
来は主カソード領域１２と同一平面を備えてい九ので、
最終の完成製品とするためにケース（図示せず）内に組
み込むときに必要なモリブデン（Ｍｏ）板等の上部接触
電極板６は主カソード領域１２には接触するが補助カソ
ード領域１３とは接触しないように接触板６に溝７がこ
の領域１３と対向する位置に形成されている。
しかし、この１＄１７の形成や、接触板６を主カソード
領域１２と位置ずれのないように接触を保持させること
はカソード領域１２ 、１３の上面ノ（ターンが微細に
なると困難であった。
領域１２と位置ずれのないように接触を保持させること
はカソード領域１２ 、１３の上面ノ（ターンが微細に
なると困難であった。
さらにまた、前述のように単に補助カソード領域１３を
放射状に配置するだけの構造では、特に半導体基板が大
口径化された場合や、高周波時に使用される場合にはや
はり主カソード領域１２の平面方向への電流の拡がり速
度が間噴となり、例えば電気的特性についてターンオン
損失が大きくなることに基づく熱による素子の破壊やス
イッチング動作周波数を大きくできないという欠点があ
った。
放射状に配置するだけの構造では、特に半導体基板が大
口径化された場合や、高周波時に使用される場合にはや
はり主カソード領域１２の平面方向への電流の拡がり速
度が間噴となり、例えば電気的特性についてターンオン
損失が大きくなることに基づく熱による素子の破壊やス
イッチング動作周波数を大きくできないという欠点があ
った。
この発明は以−Ｌの欠点を除去し、半導体基板の大口径
化をしてもターンオン特性が優れ、かつ主カソード領域
の有効面積を大幅に減少せずにターンオン時の電流拡が
り速度を大きくしてターンオン特性に優れたサイリスタ
を提供することを目的とする。
化をしてもターンオン特性が優れ、かつ主カソード領域
の有効面積を大幅に減少せずにターンオン時の電流拡が
り速度を大きくしてターンオン特性に優れたサイリスタ
を提供することを目的とする。
本発明はサイリスタを構成する半導体基板に補助サイリ
スタを内蔵したものにおいて、主サイリスタ部は半導体
基板のカソード側の主面上の中心部に設けられる一導電
型のゲート領域とこの領域の周囲の他導電型の補助カソ
ード頭載とを取り囲み、かつこの補助カソード領域の外
側に最密充填状に互いに分離して配置される他導電型の
六角形状の島状の主カソード領域を備え、さらに前記補
助サイリスタ部は前記主サイリスタ部の前記各島状領域
の境界近傍に延在し、それぞれ前記島状領域を取り囲む
構成とすることにより、前述の目的を達成しようとする
ものである。
スタを内蔵したものにおいて、主サイリスタ部は半導体
基板のカソード側の主面上の中心部に設けられる一導電
型のゲート領域とこの領域の周囲の他導電型の補助カソ
ード頭載とを取り囲み、かつこの補助カソード領域の外
側に最密充填状に互いに分離して配置される他導電型の
六角形状の島状の主カソード領域を備え、さらに前記補
助サイリスタ部は前記主サイリスタ部の前記各島状領域
の境界近傍に延在し、それぞれ前記島状領域を取り囲む
構成とすることにより、前述の目的を達成しようとする
ものである。
以下、本発明の一実施例について図面に用いて詳細に説
明する。図面に記された同一符号は共通の箇所を示す。
明する。図面に記された同一符号は共通の箇所を示す。
第１図、第４１凶、第５図それぞれこの発明の一実施例
を示すものであり、第１図はサイリスタを構成する半導
体基板のカソード側の上面図である。
を示すものであり、第１図はサイリスタを構成する半導
体基板のカソード側の上面図である。
第５図は第１図のゲート領域近傍を拡大した上面である
。これらの図では半導体基板１０のカソード側の主面上
には中心部にゲート領域１４が設けられ、その周囲の補
助カソード領域１３０を介してｎ導電型の島状カソード
領域１２１である六角形のサイリスタセル１２１が最密
状に多数配置されている。これらのサイリスタセル１２
１同志の境界部近傍の補助カソード領域１３０とゲート
領域１４を取り囲んで形成される補助カソード領域１３
１は第１図に示すようにゲート領域１４の周囲で連係さ
れて半導体基板全面に網目状に形成されている。このよ
うに補助カソード領域１３１は六角形のサイリスタセル
姿１２１の境界を利用して半導体基板全体にはりめぐら
されているため、このサイリスタのカソード有効面積の
減少を小さいものにとどめることができる。
。これらの図では半導体基板１０のカソード側の主面上
には中心部にゲート領域１４が設けられ、その周囲の補
助カソード領域１３０を介してｎ導電型の島状カソード
領域１２１である六角形のサイリスタセル１２１が最密
状に多数配置されている。これらのサイリスタセル１２
１同志の境界部近傍の補助カソード領域１３０とゲート
領域１４を取り囲んで形成される補助カソード領域１３
１は第１図に示すようにゲート領域１４の周囲で連係さ
れて半導体基板全面に網目状に形成されている。このよ
うに補助カソード領域１３１は六角形のサイリスタセル
姿１２１の境界を利用して半導体基板全体にはりめぐら
されているため、このサイリスタのカソード有効面積の
減少を小さいものにとどめることができる。
しかも、六角形のサイリスタセルを補助カソード領域１
３１が取り囲む構造にされているので、このサイリスタ
のターンオン時の電流の拡がり速度は一つのサイリスタ
セルのターンオン速度と同じはずであり、著しくターン
オン時間を減らすことから、ター／オン損失を少なくす
ることができるのである。
３１が取り囲む構造にされているので、このサイリスタ
のターンオン時の電流の拡がり速度は一つのサイリスタ
セルのターンオン速度と同じはずであり、著しくターン
オン時間を減らすことから、ター／オン損失を少なくす
ることができるのである。
主力ソード有効面積の減少を少なくかつター／オン損失
を少なくできることについて以下に詳述する。
を少なくできることについて以下に詳述する。
サイリスタのターンオン機構としては、サイリスタの中
心部に設けられたゲート領域にゲート信号を入れ、その
ゲート信号をサイリスタ内にゲート領域を取り囲むよう
に設けられた補助サイリスタを介して増幅して主サイリ
スタに伝えることにより、ゲート電流を大きくして主サ
イリスタ全体が速く導通するようにしたサイリスタが知
られている。この場合、補助サイリスタは主サイリスタ
の全面に網目状に張りめぐらされていると、ターンオン
特性に対して非常に良いことがわかっている。また、補
助サイリスタのカソード領域を主サイリスタの全面に網
目状に張りめぐらすことは、通常主サイリスタのカソー
ド有効面積が大幅に減少することになる。しかし本発明
のサイリスタによれば主サイリスタが六角形の多数のセ
ルを最密に充填した構造になっているので、カソードの
佇効面積の減少を最小限にして、ターンオン損失の低下
をはかることができるのである。
心部に設けられたゲート領域にゲート信号を入れ、その
ゲート信号をサイリスタ内にゲート領域を取り囲むよう
に設けられた補助サイリスタを介して増幅して主サイリ
スタに伝えることにより、ゲート電流を大きくして主サ
イリスタ全体が速く導通するようにしたサイリスタが知
られている。この場合、補助サイリスタは主サイリスタ
の全面に網目状に張りめぐらされていると、ターンオン
特性に対して非常に良いことがわかっている。また、補
助サイリスタのカソード領域を主サイリスタの全面に網
目状に張りめぐらすことは、通常主サイリスタのカソー
ド有効面積が大幅に減少することになる。しかし本発明
のサイリスタによれば主サイリスタが六角形の多数のセ
ルを最密に充填した構造になっているので、カソードの
佇効面積の減少を最小限にして、ターンオン損失の低下
をはかることができるのである。
第４図は本発明のサイリスタの半導体基板の要部断面図
である。ここでは補助サイリスタ部３０の補助カソード
領域１３０ 、１３１の上面は主サイリスタ部２０のサ
イリスタセル１２１の上面より堀り下げられているので
、同一平面とはなっていない。このような段差が設けら
れているため、このサイリスタの半導体基板１０の各サ
イリスタセル１２１上の電極を上部接触電極板１６と接
触させてケース（図示せず）に組み込む場合、上部接触
電極板１６に従来のように補助カソード領域と主カソー
ド領域との短絡を防ぐための溝などの加工を不要にする
ととができる。特に、この加工を不要にすることは１つ
のサイリスタセルの面積が小さくされて多数のサイリス
タセルの集合構造とされた場合に利益がある。さらに以
上のように堀り下げられた補助カソード領域には絶縁性
を確保するために樹脂等の絶縁材料により保護されるこ
とが望ましい。
である。ここでは補助サイリスタ部３０の補助カソード
領域１３０ 、１３１の上面は主サイリスタ部２０のサ
イリスタセル１２１の上面より堀り下げられているので
、同一平面とはなっていない。このような段差が設けら
れているため、このサイリスタの半導体基板１０の各サ
イリスタセル１２１上の電極を上部接触電極板１６と接
触させてケース（図示せず）に組み込む場合、上部接触
電極板１６に従来のように補助カソード領域と主カソー
ド領域との短絡を防ぐための溝などの加工を不要にする
ととができる。特に、この加工を不要にすることは１つ
のサイリスタセルの面積が小さくされて多数のサイリス
タセルの集合構造とされた場合に利益がある。さらに以
上のように堀り下げられた補助カソード領域には絶縁性
を確保するために樹脂等の絶縁材料により保護されるこ
とが望ましい。
本発明によれば補助サイリスタを備えたサイリスタにお
いて、主サイリスタの主カソード領域を多数の六角形の
島状領域に分離してゲート領域の周囲に最密充填状に配
置するとともに補助サイリスタの補助カソード領域を六
角形の各島状カソード領域の周囲に張りめぐらすように
構成したので、半導体基板の大口径化をしてもターンオ
ン特性が優れ、かつ主カソード領域の有効面積を大幅に
減少せずにターンオン時の電流波がり速度を大きくして
ターンオン特性に優れたサイリスタを得ることができる
。
いて、主サイリスタの主カソード領域を多数の六角形の
島状領域に分離してゲート領域の周囲に最密充填状に配
置するとともに補助サイリスタの補助カソード領域を六
角形の各島状カソード領域の周囲に張りめぐらすように
構成したので、半導体基板の大口径化をしてもターンオ
ン特性が優れ、かつ主カソード領域の有効面積を大幅に
減少せずにターンオン時の電流波がり速度を大きくして
ターンオン特性に優れたサイリスタを得ることができる
。
第１図は本発明の一実施例のカソード側上面図、第２図
は従来のサイリスタのカソード側上面図、第３図は従来
のサイリスタの要部断面図、第４図は本発明の要部断面
図、第５図は＠１図に示す本発明のゲート領域近傍の拡
大−Ｌ面図である。 １０・・・半導体基板、１４・・・ゲート領域、１３０
．−１３１・・・補助カソード領域、１２１・・・主カ
ソード領域（す第 １０ 箋 ２ 図 第３図 第４図
は従来のサイリスタのカソード側上面図、第３図は従来
のサイリスタの要部断面図、第４図は本発明の要部断面
図、第５図は＠１図に示す本発明のゲート領域近傍の拡
大−Ｌ面図である。 １０・・・半導体基板、１４・・・ゲート領域、１３０
．−１３１・・・補助カソード領域、１２１・・・主カ
ソード領域（す第 １０ 箋 ２ 図 第３図 第４図
Claims (1)
- 半導体基板上に設けられた補助サイリスタ部によりゲー
ト電流を増幅して主サイリスタ部を点弧するように構成
されたものにおいて、主サイリスタ部は半導体基板のカ
ソード側の主面上の中心部に設けられる一導電型のゲー
ト領域とこの領域の周囲の他導電型の補助カソード領域
とを取り囲み、かつこの補助カソード領域の外側に最密
充填状に互いに分離して配置される他導電型の六角形状
の島状の主カソード領域を備え、さらに前記補助サイリ
スタ部は前記主サイリスタ部の前記各島状領域の境界近
傍に延在し、それぞれ該島状領域を取り囲んでいること
を特徴とするサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680686A JPS62195174A (ja) | 1986-02-21 | 1986-02-21 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3680686A JPS62195174A (ja) | 1986-02-21 | 1986-02-21 | サイリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62195174A true JPS62195174A (ja) | 1987-08-27 |
Family
ID=12480024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3680686A Pending JPS62195174A (ja) | 1986-02-21 | 1986-02-21 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62195174A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468330A (zh) * | 2010-11-09 | 2012-05-23 | 杭州汉安半导体有限公司 | 一种短路点新型布局的快速晶闸管 |
| WO2022048919A1 (en) | 2020-09-03 | 2022-03-10 | Hitachi Energy Switzerland Ag | Power semiconductor device |
-
1986
- 1986-02-21 JP JP3680686A patent/JPS62195174A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468330A (zh) * | 2010-11-09 | 2012-05-23 | 杭州汉安半导体有限公司 | 一种短路点新型布局的快速晶闸管 |
| WO2022048919A1 (en) | 2020-09-03 | 2022-03-10 | Hitachi Energy Switzerland Ag | Power semiconductor device |
| JP2023534768A (ja) * | 2020-09-03 | 2023-08-10 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | パワー半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5099300A (en) | Gated base controlled thyristor | |
| US4764802A (en) | Semiconductor devices | |
| JPS6358376B2 (ja) | ||
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| US5497013A (en) | Semi-conductor chip having interdigitated gate runners with gate bonding pads | |
| US3453503A (en) | Multiple emitter transistor with improved frequency and power characteristics | |
| US3794890A (en) | Thyristor with amplified firing current | |
| JPS62195174A (ja) | サイリスタ | |
| US4298882A (en) | Multilayer semiconductor element | |
| JPH04322471A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS56125872A (en) | Semiconductor switchgear and its manufacture | |
| US5821616A (en) | Power MOS device chip and package assembly | |
| US5798287A (en) | Method for forming a power MOS device chip | |
| JPH09223703A (ja) | 電界効果トランジスタ | |
| JPH0345536B2 (ja) | ||
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
| JP2732495B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP3334509B2 (ja) | 半導体装置 | |
| JPS604260A (ja) | 半導体装置 | |
| JP2809747B2 (ja) | 絶縁ゲート付ターンオフサイリスタ | |
| JPH0611052B2 (ja) | トランジスタ | |
| KR100336521B1 (ko) | 코너 게이트형 사이리스터 소자 | |
| JP2772215B2 (ja) | 静電誘導半導体装置 | |
| KR940009351B1 (ko) | 반도체 칩의 에지 시일 및 그 제조방법 | |
| JPH11307552A (ja) | 半導体素子 |