JPS62195167A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPS62195167A JPS62195167A JP3511886A JP3511886A JPS62195167A JP S62195167 A JPS62195167 A JP S62195167A JP 3511886 A JP3511886 A JP 3511886A JP 3511886 A JP3511886 A JP 3511886A JP S62195167 A JPS62195167 A JP S62195167A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant
- variable impedance
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000007423 decrease Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 230000001419 dependent effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 101100225046 Schizosaccharomyces pombe (strain 972 / ATCC 24843) ecl2 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 101000817237 Homo sapiens Protein ECT2 Proteins 0.000 description 1
- 102100040437 Protein ECT2 Human genes 0.000 description 1
- 241000750042 Vini Species 0.000 description 1
- MOVRNJGDXREIBM-UHFFFAOYSA-N aid-1 Chemical compound O=C1NC(=O)C(C)=CN1C1OC(COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C(NC(=O)C(C)=C2)=O)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C(NC(=O)C(C)=C2)=O)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C(NC(=O)C(C)=C2)=O)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)COP(O)(=O)OC2C(OC(C2)N2C3=C(C(NC(N)=N3)=O)N=C2)CO)C(O)C1 MOVRNJGDXREIBM-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、定電圧発生技術、さらには半導体集積回路
装置内において定電流回路の基準電圧などを生成する回
路に適用して有効な技術に関するもので、たとえば、バ
イポーラとＣ−ＭＯＳが基本論理回路内で複合化されて
いるＢ ｉ −ＣＭＯ８型半導型半導体集積回路装用し
て鳴動な技術に関するものである。
装置内において定電流回路の基準電圧などを生成する回
路に適用して有効な技術に関するもので、たとえば、バ
イポーラとＣ−ＭＯＳが基本論理回路内で複合化されて
いるＢ ｉ −ＣＭＯ８型半導型半導体集積回路装用し
て鳴動な技術に関するものである。
本発明者は、たとえば日経マグロウヒル社刊行「日経エ
レクトロニクス １９８５年８月１２日号」１８７〜２
０８頁（論文：バイポーラとＣ−ＭＯ８ｋ基本論理回路
内で抜合し、高速かつ低消費電力なＬＳＩ全実現する。
レクトロニクス １９８５年８月１２日号」１８７〜２
０８頁（論文：バイポーラとＣ−ＭＯ８ｋ基本論理回路
内で抜合し、高速かつ低消費電力なＬＳＩ全実現する。
）に記載されているＢｉ−ＣＭＯ８型半導体集積回路装
置に適した定ｔｍ発生揮１路について検討した。
置に適した定ｔｍ発生揮１路について検討した。
以下は、公知とされた技術ではないが、本発明者によっ
て検討された技術であり、その植装は次のとおりである
。
て検討された技術であり、その植装は次のとおりである
。
第７図は本発明者によって検討された定電圧発生回路の
第１構成例を示す。
第１構成例を示す。
同図に示す定電圧発生回路１は、ｐチャンネルＭＯＳト
ランジスタＭｐｌとｎチャンネルＭＯＳトランジスタＭ
ｎｌ、Ｍｎ２によって構成される。
ランジスタＭｐｌとｎチャンネルＭＯＳトランジスタＭ
ｎｌ、Ｍｎ２によって構成される。
ｐチャンネルＭＯ８トランジスタＭｐｌとｎチャンネル
ＭＯ８トランジスタＭｎｌ、Ｍｎ２は互いに直列に接続
され、またＭｐｌ、Ｍｎｌの各ゲートには所定のゲート
バイアス電圧ＶＢＧが与えられる。これにより、ＭＯＳ
トランジスタＭ ｐ １ ｊＭ ｎｌ、Ｍｎ２は一部の
分圧ｐ１路を構成する。この分圧回路によって電源電圧
Ｖｃｃ’に分圧することにより、所定の基準電圧Ｖｏｕ
ｔｉ得るというものである。
ＭＯ８トランジスタＭｎｌ、Ｍｎ２は互いに直列に接続
され、またＭｐｌ、Ｍｎｌの各ゲートには所定のゲート
バイアス電圧ＶＢＧが与えられる。これにより、ＭＯＳ
トランジスタＭ ｐ １ ｊＭ ｎｌ、Ｍｎ２は一部の
分圧ｐ１路を構成する。この分圧回路によって電源電圧
Ｖｃｃ’に分圧することにより、所定の基準電圧Ｖｏｕ
ｔｉ得るというものである。
この場合、図示の例では、定電圧発生回路１から出力さ
れた基準電圧Ｖｏｕｔが、Ｅ ＣＬ （エミッタ・カッ
プルド・ロジック）２の一部をなすｎチャンネルＭＯ８
トランジスタＭｎ３のゲートに与えられる。このｎチャ
ンネルＭＯ８トランジスタＭｎ３は、そのゲートに一定
の基準電圧Ｖｏｕｔが与えられることにより、一定電流
１．を流す定電流回路として動作する。ＥＣＬ２は、そ
れぞれにコレクタ負荷抵抗Ｒ１１，Ｒ１２が接続された
一対のバイポーラ・トランジスタＱｌｌ、Ｑ１２のエミ
ッタが共通接続され、この共通エミッタが上記ｎチャン
ネルＭＯ８トランジスタＭｎ３による定電流回路を直列
に介して負側電位（接地電位）に接続されることによっ
て構成される。
れた基準電圧Ｖｏｕｔが、Ｅ ＣＬ （エミッタ・カッ
プルド・ロジック）２の一部をなすｎチャンネルＭＯ８
トランジスタＭｎ３のゲートに与えられる。このｎチャ
ンネルＭＯ８トランジスタＭｎ３は、そのゲートに一定
の基準電圧Ｖｏｕｔが与えられることにより、一定電流
１．を流す定電流回路として動作する。ＥＣＬ２は、そ
れぞれにコレクタ負荷抵抗Ｒ１１，Ｒ１２が接続された
一対のバイポーラ・トランジスタＱｌｌ、Ｑ１２のエミ
ッタが共通接続され、この共通エミッタが上記ｎチャン
ネルＭＯ８トランジスタＭｎ３による定電流回路を直列
に介して負側電位（接地電位）に接続されることによっ
て構成される。
着た、第８図は本発明者によって検討された定電圧発生
回路の第２構成例を示す。
回路の第２構成例を示す。
同図に示す定電圧発生助１路１に、基本的には上述した
ものと同様であるが、ここでは、２つのｐチャンネルＭ
Ｏ８トランジスタＭｐｌ、Ｍｐ２と順方向に袂数個接続
されたダイオードＤ１によって電源電圧Ｖｃｃ’に分圧
している。そして、この分圧電圧は、バイポーラ・トラ
ンジスタＱ１とｎチャンネルＭＯ８トランジスタＭｎｌ
によるエミッタフォロワで電流増幅された後、基準電圧
Ｖｏｕｔとして出力されるようになっている。この場合
、ＭＯＳトランジスタＭｎｌは、２つのダイオードＤ１
の両端に分圧される順方向電圧がゲートに与えられるこ
とにより、定電流回路として動作する。
ものと同様であるが、ここでは、２つのｐチャンネルＭ
Ｏ８トランジスタＭｐｌ、Ｍｐ２と順方向に袂数個接続
されたダイオードＤ１によって電源電圧Ｖｃｃ’に分圧
している。そして、この分圧電圧は、バイポーラ・トラ
ンジスタＱ１とｎチャンネルＭＯ８トランジスタＭｎｌ
によるエミッタフォロワで電流増幅された後、基準電圧
Ｖｏｕｔとして出力されるようになっている。この場合
、ＭＯＳトランジスタＭｎｌは、２つのダイオードＤ１
の両端に分圧される順方向電圧がゲートに与えられるこ
とにより、定電流回路として動作する。
また、バイポーラ・′トランジスタＱ１によるエミッタ
フォロワの動作を安定化させるために、そのバイポーラ
・トランジスタＱ１のエミッタ側には、ＭＯＳトランジ
スタＭ２１．Ｍ２２．Ｍ２３によるプリーダ抵抗が並列
に接続されている。
フォロワの動作を安定化させるために、そのバイポーラ
・トランジスタＱ１のエミッタ側には、ＭＯＳトランジ
スタＭ２１．Ｍ２２．Ｍ２３によるプリーダ抵抗が並列
に接続されている。
しかしながら、上述した技術には、次のような問題点の
あることが本発明者によってあきらかと４された。
あることが本発明者によってあきらかと４された。
すなわち、上述した定電流発生回路１は、基本的には、
電源電圧Ｖｃｃｅ所定の分圧比で分圧して得られる電圧
を基準電圧Ｖｏｕｔとして出力する構成なので、その基
準電圧Ｖｏｕｔは電源電圧■ｃｃの変動の影響を直接受
けてしまうようになっている。つまり、出力基準電圧Ｖ
ｏｕｔが電源電圧ＶＣＣに対して正方向の依存性をもっ
ている。このため、たとえば第７図の回路においては、
ｎチャンネルＭＯ８トランジスタＭｎ３による定電流回
路から流れる電流■Ｉが電源電圧Ｖｃｃとともに変動し
、これによってＥ ＣＴ、 ２の論理田カレベルなどが
不安定になってしまう、といったような問題が生じる。
電源電圧Ｖｃｃｅ所定の分圧比で分圧して得られる電圧
を基準電圧Ｖｏｕｔとして出力する構成なので、その基
準電圧Ｖｏｕｔは電源電圧■ｃｃの変動の影響を直接受
けてしまうようになっている。つまり、出力基準電圧Ｖ
ｏｕｔが電源電圧ＶＣＣに対して正方向の依存性をもっ
ている。このため、たとえば第７図の回路においては、
ｎチャンネルＭＯ８トランジスタＭｎ３による定電流回
路から流れる電流■Ｉが電源電圧Ｖｃｃとともに変動し
、これによってＥ ＣＴ、 ２の論理田カレベルなどが
不安定になってしまう、といったような問題が生じる。
上述した電源電圧ＶＣＣの依存性は、たとえば上述した
分圧回路の一部をツェナーダイオードなどの定電圧素子
に置き換えた場合にも生じる。さらに、その電源電圧Ｖ
ＣＣの依存性は、温度特性に丁ぐれているといわれてい
るバンドギャップ型の定電圧発生回路においても避けら
れない、ということが本発明者によってあきらかとされ
た。
分圧回路の一部をツェナーダイオードなどの定電圧素子
に置き換えた場合にも生じる。さらに、その電源電圧Ｖ
ＣＣの依存性は、温度特性に丁ぐれているといわれてい
るバンドギャップ型の定電圧発生回路においても避けら
れない、ということが本発明者によってあきらかとされ
た。
本発明の目的は、比較的簡単かつ再現性の良い構成でも
って、電源電圧に依存しない安定な基準電圧を得ること
、あるいは電源電圧に対して任意の依存性をもつ基準電
圧を得ることを可能にする、という技術を提供するもの
である。
って、電源電圧に依存しない安定な基準電圧を得ること
、あるいは電源電圧に対して任意の依存性をもつ基準電
圧を得ることを可能にする、という技術を提供するもの
である。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかに碌るであ
ろう。
本明細書の記述および添付図面からあきらかに碌るであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、制御信号のレベルに対して負方向の特性を呈
する可変インピーダンス素子に定電流を流す一方、この
可変インピーダンス素子の直流インピーダンスを電源電
圧によって可変制御し、この可変インピーダンス素子の
両端から基準電圧全戦り出す、というものである。
する可変インピーダンス素子に定電流を流す一方、この
可変インピーダンス素子の直流インピーダンスを電源電
圧によって可変制御し、この可変インピーダンス素子の
両端から基準電圧全戦り出す、というものである。
上記した手段によれば、たとえば電源電圧の増大に伴っ
て可変インピーダンス素子に通電される定電流値が増大
しても、これと同時に、その電源電圧の増大によって可
変インピーダンス素子の直流インピーダンスが減少させ
られる。従って、可変インピーダンス素子に制御信号と
して与えられる電源電圧の変化量を分圧などの手段によ
って調節することにより、その可変インピーダンス素子
の両端から取り出される基準電圧は、その可変インピー
ダンス素子に通電される定電流の増加による増加分と、
その可変インピーダンス素子の直流インピーダンスの減
少による減少分とが互いに相殺されて、電源電圧の変動
にかかわらず安定化されるようになる。つまり、電源電
圧に依存しない一定の基準電圧が得られるようになる。
て可変インピーダンス素子に通電される定電流値が増大
しても、これと同時に、その電源電圧の増大によって可
変インピーダンス素子の直流インピーダンスが減少させ
られる。従って、可変インピーダンス素子に制御信号と
して与えられる電源電圧の変化量を分圧などの手段によ
って調節することにより、その可変インピーダンス素子
の両端から取り出される基準電圧は、その可変インピー
ダンス素子に通電される定電流の増加による増加分と、
その可変インピーダンス素子の直流インピーダンスの減
少による減少分とが互いに相殺されて、電源電圧の変動
にかかわらず安定化されるようになる。つまり、電源電
圧に依存しない一定の基準電圧が得られるようになる。
以上のように、上記した手段によれば、比較的簡単かつ
再現性の良い構成でもって、電源電圧に依存しない安定
な基準電圧を得ること、あるいは電源電圧に対して任意
の依存特性をもつ基準電圧を得ることを可能する、とい
う目的が達成される。
再現性の良い構成でもって、電源電圧に依存しない安定
な基準電圧を得ること、あるいは電源電圧に対して任意
の依存特性をもつ基準電圧を得ることを可能する、とい
う目的が達成される。
以下、本発明の好適な実施例を図面に基づいて説明する
。
。
なお、各図中、同一符号は同一るるいは相当部分金示す
。
。
第一図はこの発明による定電圧発生回路の基本的な実施
例を示す。
例を示す。
同図に示す定電圧発生回路ｌは、非安定化電源電圧ＶＣ
Ｃから一定の基準電圧■ｏｕｔ”ｅ発生するための構成
手段として、制御信号のレベルに対して負方向の特性を
呈する可変インピーダンス素子Ｒｘと、この可変インピ
ーダンス素子ＲＸに定電流Ｉ’に通電する定電流回路１
１と、電源電圧ＶＣＣを検出して上記可変インピーダン
ス素子Ｒｘに制御信号として与える電源電圧検出手段１
２とを有する。電源電圧検出手段１２としては、抵抗Ｒ
１゜Ｒ２による分圧回路が設けられている。そして、上
記可変インピーダンス素子Ｒｘの直流インピーダンスを
負方向に可変制御させるとともに、その可変インピーダ
ンス素子ＲＸの両端から一定の基準電圧Ｖｏｕｔ？取り
出して出力させるようにしてｂる。
Ｃから一定の基準電圧■ｏｕｔ”ｅ発生するための構成
手段として、制御信号のレベルに対して負方向の特性を
呈する可変インピーダンス素子Ｒｘと、この可変インピ
ーダンス素子ＲＸに定電流Ｉ’に通電する定電流回路１
１と、電源電圧ＶＣＣを検出して上記可変インピーダン
ス素子Ｒｘに制御信号として与える電源電圧検出手段１
２とを有する。電源電圧検出手段１２としては、抵抗Ｒ
１゜Ｒ２による分圧回路が設けられている。そして、上
記可変インピーダンス素子Ｒｘの直流インピーダンスを
負方向に可変制御させるとともに、その可変インピーダ
ンス素子ＲＸの両端から一定の基準電圧Ｖｏｕｔ？取り
出して出力させるようにしてｂる。
次に、動作について説明する。
第１図において、たとえば電源電圧ＶＣＣの増大に伴っ
て可変インピーダンス素子Ｒｘに通電される定電流工の
値が増大しても、これと同時に、その電源電圧ＶＣＣの
増大によって可変インピーダンス素子Ｒｘの直流インピ
ーダンスが減少させられる。従って、可変インピーダン
ス素子Ｒｘに制御信号として与えられる電源電圧ＶＣＣ
の変化量△ＶＣＣを、Ｒ１，Ｒ２の抵抗比などを操作し
て調節することにより、その可変インピーダンス素子Ｒ
ｘの両端から取シ出される基準電圧Ｖｏｕｔは、その可
変インピーダンス素子Ｒｘに通電される定電流■の増加
などによる増加分（＋ΔＶｏｕｔ）と、その可変インピ
ーダンス素子Ｒｘの直流インピーダンスの減少による減
少分（−△Ｖｏｕｔ）とが互いに相殺されて、電源電圧
ＶＣＣの震動にかかわらず安定化されるようになる。つ
まり、電源電圧ＶＣＣに依存しない一定の基準電圧Ｖｏ
ｕｔが得られるようになる。
て可変インピーダンス素子Ｒｘに通電される定電流工の
値が増大しても、これと同時に、その電源電圧ＶＣＣの
増大によって可変インピーダンス素子Ｒｘの直流インピ
ーダンスが減少させられる。従って、可変インピーダン
ス素子Ｒｘに制御信号として与えられる電源電圧ＶＣＣ
の変化量△ＶＣＣを、Ｒ１，Ｒ２の抵抗比などを操作し
て調節することにより、その可変インピーダンス素子Ｒ
ｘの両端から取シ出される基準電圧Ｖｏｕｔは、その可
変インピーダンス素子Ｒｘに通電される定電流■の増加
などによる増加分（＋ΔＶｏｕｔ）と、その可変インピ
ーダンス素子Ｒｘの直流インピーダンスの減少による減
少分（−△Ｖｏｕｔ）とが互いに相殺されて、電源電圧
ＶＣＣの震動にかかわらず安定化されるようになる。つ
まり、電源電圧ＶＣＣに依存しない一定の基準電圧Ｖｏ
ｕｔが得られるようになる。
以上のように、上記した構成によれば、比較的簡単かつ
再現性の良い構成でもって、電源電圧ＶＣＣに依存しな
い安定な基準電圧Ｖｏｕｔを得ること、あるいは電源電
圧Ｖｏｕｔに対して任意の依存特性をもつ基準電圧を得
ることが可能する、という効果が得られるようになる。
再現性の良い構成でもって、電源電圧ＶＣＣに依存しな
い安定な基準電圧Ｖｏｕｔを得ること、あるいは電源電
圧Ｖｏｕｔに対して任意の依存特性をもつ基準電圧を得
ることが可能する、という効果が得られるようになる。
第２図はこの発明の第２実施例を示す。
上述した実施例との相違点だけを示すと、この実施例の
定電圧発生回路１では、上記可変インピーダンス素子Ｒ
ｘとしてｎチャンネルＭＯ８トランジスタＭｎｘ’ｉ使
用している。このｎチャンネルＭＯ８トランジスタＭｎ
ｘＶｉ、非飽和領域で動作させられることにより、その
ゲート電圧によって直流インピーダンスが可変制御され
る可変インピーダンス素子として動作する。
定電圧発生回路１では、上記可変インピーダンス素子Ｒ
ｘとしてｎチャンネルＭＯ８トランジスタＭｎｘ’ｉ使
用している。このｎチャンネルＭＯ８トランジスタＭｎ
ｘＶｉ、非飽和領域で動作させられることにより、その
ゲート電圧によって直流インピーダンスが可変制御され
る可変インピーダンス素子として動作する。
第３図はこの発明の第３実施例を示す。
同図に示す定電圧発生回路１では、上記定電流回路１１
が、ｎチャンネルＭＯ８トランジスタＭｎ４と、このＭ
ＯＳトランジスタＭｎ４に一定のゲートバイアス電圧（
２Ｖｆ！＝：２Ｘ０．６Ｖ＝約１．２Ｖ）を与える定電
圧素子によって構成されている。この場合、定電圧素子
には、通常の整流ダイオードＤＩを２つの直列したもの
が使用されている。
が、ｎチャンネルＭＯ８トランジスタＭｎ４と、このＭ
ＯＳトランジスタＭｎ４に一定のゲートバイアス電圧（
２Ｖｆ！＝：２Ｘ０．６Ｖ＝約１．２Ｖ）を与える定電
圧素子によって構成されている。この場合、定電圧素子
には、通常の整流ダイオードＤＩを２つの直列したもの
が使用されている。
また、電源電圧検出手段１２がｎチャンネルＭＯ８トラ
ンジスタＭｎｌ、Ｍｎ２に：よる分圧回路によって構成
されている。各ＭＯ８トランジスタＭｎｌ、Ｍｎ２はそ
れぞれ、所定のゲートバイアス電圧ＶＢＧが与えられる
ことにより、直流抵抗として機能する。
ンジスタＭｎｌ、Ｍｎ２に：よる分圧回路によって構成
されている。各ＭＯ８トランジスタＭｎｌ、Ｍｎ２はそ
れぞれ、所定のゲートバイアス電圧ＶＢＧが与えられる
ことにより、直流抵抗として機能する。
さらに、可変インピーダンス素子Ｒｘとしてのｎチャン
ネルＭＯＳトランジスタＭ ｎ ｘにはレベルシフト用
のダイオードＤ２が直列に挿入されている。Ｄ２は、こ
の他、トランジスタＱｌのＶＢＩＣの温特補償作用も有
する。基準電圧Ｖｏｕｔは、このダイオードＤ２の順方
向電圧（約０．６Ｖ）だけレベルシフトされて取り出さ
れ、バイポーラ・トランジスタＱ１とｎチャンネルＭＯ
８トランジスタＭｎ５によるエミッタフォロワで電流増
幅されて出力される。このｎチャンネルＭＯ８トランジ
スタＭｎ５Ｆｉ、所定のゲートバイアス電圧Ｖ、Ｇが与
えられることにより、山流抵抗として機能する。
ネルＭＯＳトランジスタＭ ｎ ｘにはレベルシフト用
のダイオードＤ２が直列に挿入されている。Ｄ２は、こ
の他、トランジスタＱｌのＶＢＩＣの温特補償作用も有
する。基準電圧Ｖｏｕｔは、このダイオードＤ２の順方
向電圧（約０．６Ｖ）だけレベルシフトされて取り出さ
れ、バイポーラ・トランジスタＱ１とｎチャンネルＭＯ
８トランジスタＭｎ５によるエミッタフォロワで電流増
幅されて出力される。このｎチャンネルＭＯ８トランジ
スタＭｎ５Ｆｉ、所定のゲートバイアス電圧Ｖ、Ｇが与
えられることにより、山流抵抗として機能する。
第４図はこの発明の第４実施例を示す。
同図に示す定電圧発生回路１では、定電流回路１１がｐ
ｎｐバイポーラ・トランジスタＱ２．Ｑ３によって構成
されている。このｐｎｐバイポーラ・トランジスタＱ２
ｔ／′ｉそれほど大きな電流増幅率を必要としない。従
って、ｎｐｎバイポーラ・トランジスタＱ１と一緒に形
成するのに適したラテラル構造型あるいは逆方向型のバ
イポーラ・トランジスタが使用される。
ｎｐバイポーラ・トランジスタＱ２．Ｑ３によって構成
されている。このｐｎｐバイポーラ・トランジスタＱ２
ｔ／′ｉそれほど大きな電流増幅率を必要としない。従
って、ｎｐｎバイポーラ・トランジスタＱ１と一緒に形
成するのに適したラテラル構造型あるいは逆方向型のバ
イポーラ・トランジスタが使用される。
第５図は上述した定電圧発生回路１（第３図）の適用例
を示す。
を示す。
同図に示すように、上述した定電圧発生回路１は、たと
えば、ＥＣＬ２の定電流回路をなすｎチャンネルＭＯ８
トランジスタＭｎ３の制御電圧として、あるいはバイポ
ーラ・トランジスタによる定電流（ロ）路外３の基準電
圧として利用するのに適している。
えば、ＥＣＬ２の定電流回路をなすｎチャンネルＭＯ８
トランジスタＭｎ３の制御電圧として、あるいはバイポ
ーラ・トランジスタによる定電流（ロ）路外３の基準電
圧として利用するのに適している。
ここで、同図に示すＥＣＬ２は、それぞれにコレクタ負
荷抵抗Ｒ１１，Ｒ１２が接続された一対のバイポーラ・
トランジスタＱｌｌ、Ｑ１２のエミッタが共通接続され
、この共通工ばツタが上記ｎチャンネルＭＯ８トランジ
スタＭｎ３による定電流回路全直列に介して負側官位（
接地電位）に接続されることによって構成される。この
場合、ＭＯＳトランジスタＭｎ３によって流される定電
流ＩＥは電源電圧Ｖｃｃに依存することなく安定化させ
られる。これによって、ＥＣＬ２の出力レベルなどｔｆ
ｔｔ源電電源電圧の変動にかかわらず安定化させること
ができる。
荷抵抗Ｒ１１，Ｒ１２が接続された一対のバイポーラ・
トランジスタＱｌｌ、Ｑ１２のエミッタが共通接続され
、この共通工ばツタが上記ｎチャンネルＭＯ８トランジ
スタＭｎ３による定電流回路全直列に介して負側官位（
接地電位）に接続されることによって構成される。この
場合、ＭＯＳトランジスタＭｎ３によって流される定電
流ＩＥは電源電圧Ｖｃｃに依存することなく安定化させ
られる。これによって、ＥＣＬ２の出力レベルなどｔｆ
ｔｔ源電電源電圧の変動にかかわらず安定化させること
ができる。
第６図は上述した定電圧発生回路１（第３図）の別の適
用例を示す。
用例を示す。
同図に示すように、上述した定電圧発生回路ｌは、Ａ−
Ｄ変換器の基準電圧源としても好適でめる。同図に示す
Ａ−Ｄ変換器は、定電圧発生回路ｌの基準電圧Ｖｏｕｔ
から段階的に異なる多数の基準電圧を分圧する多数の抵
抗ｒと、アナログ入力電圧Ｖｉｎｉ各基準宿、圧ごとに
比較する電圧比較回路ＣＰ １− ＣＰ ｎと、各電圧
比較回路ＣＰ１〜ＣＰｎの比較出力から２進のデジタル
符号列全編成するエンコーダ４とによって構成される。
Ｄ変換器の基準電圧源としても好適でめる。同図に示す
Ａ−Ｄ変換器は、定電圧発生回路ｌの基準電圧Ｖｏｕｔ
から段階的に異なる多数の基準電圧を分圧する多数の抵
抗ｒと、アナログ入力電圧Ｖｉｎｉ各基準宿、圧ごとに
比較する電圧比較回路ＣＰ １− ＣＰ ｎと、各電圧
比較回路ＣＰ１〜ＣＰｎの比較出力から２進のデジタル
符号列全編成するエンコーダ４とによって構成される。
この種のＡ−ＤＫ換器では、その変換精度が基準電圧源
の精度に大きく依存するが、上記定電圧発生回路１を使
用することにより、電源電圧依存性のない高精度かつ高
信頼度のデジタル変換出力Ｄｏｕｔが得られるようにな
る。
の精度に大きく依存するが、上記定電圧発生回路１を使
用することにより、電源電圧依存性のない高精度かつ高
信頼度のデジタル変換出力Ｄｏｕｔが得られるようにな
る。
以上、本発明者によってなされた発明全実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、可変イン
ピーダンス素子ＲｘｋＭＯ８以外のＭＩＳ（金属−絶縁
物一半導体）トランジスタによって構成してもよい。ま
た、定電流回路１１は単なる抵抗などであってもよい。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。たとえば、可変イン
ピーダンス素子ＲｘｋＭＯ８以外のＭＩＳ（金属−絶縁
物一半導体）トランジスタによって構成してもよい。ま
た、定電流回路１１は単なる抵抗などであってもよい。
以上の説明では主として本発明者によってなδれた発明
をその背景となった利用分野であるＢｉ−ＣＭＯ８型半
導型半導体集積回路装用した場合について説明したが、
それに限定されるものではなく、たとえば、ＭＯ８型半
導体集積回路装置あるいはバイポーラ型半導体集積回路
装置などにも適用できる。
をその背景となった利用分野であるＢｉ−ＣＭＯ８型半
導型半導体集積回路装用した場合について説明したが、
それに限定されるものではなく、たとえば、ＭＯ８型半
導体集積回路装置あるいはバイポーラ型半導体集積回路
装置などにも適用できる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、
（１）比較的簡単かつ再現性の良い構成でもって、電源
電圧に依存しない安定な基準電圧を得ることができる。
電圧に依存しない安定な基準電圧を得ることができる。
（２）あるいは、電源電圧に対して任意の依存特性をも
つ基準電圧を得ることができる。
つ基準電圧を得ることができる。
第１図はこの発明による定電圧発生回路の第１実施例を
示す回路図、 第２図はこの発明による定電圧発生回路の第。 実施例を示す回路図、 第３図はこの発明による定１ｈ１圧発生回路の第３実施
例を示す回路図、 第４図はこの発明による定電圧発生回路の第４婁施例を
示す回路図、 第５図はこの発明による定電圧発生回路の第１適用例を
示す回路図、 第６図はこの発明による定電圧発生回路の第２適用例を
示す回路図、 第７図はこの発明に先立って検討された定電圧発生回路
の第１構成例を示す回路図、 第８図はこの発明に先立って検討された定電圧発生回路
の第２構成例を示す回路図である。 １・・・定電圧発生回路、１１・・・定電流回路、１２
・・・電源電圧検出回路、Ｒｘ・・・可変インピーダン
ス素子、Ｍｎｘ・・・可変インピーダンス素子をなす八
４０Ｓトランジスタ、Ｖｃｃ・・・′ｖＬ源電圧電圧ｏ
ｕｔ・・・出力基準電圧。 代理人 弁理士 小 川 勝 男（ 第 １ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ７ 図 第 ６ 図 づＤａａ 第 ８ 図 ＶｃＣ ／４ｐ／ −ｌ θノ 。 １４、〜２ ＭＰ２ かｔ ： Ｊ／（１１７，？・
示す回路図、 第２図はこの発明による定電圧発生回路の第。 実施例を示す回路図、 第３図はこの発明による定１ｈ１圧発生回路の第３実施
例を示す回路図、 第４図はこの発明による定電圧発生回路の第４婁施例を
示す回路図、 第５図はこの発明による定電圧発生回路の第１適用例を
示す回路図、 第６図はこの発明による定電圧発生回路の第２適用例を
示す回路図、 第７図はこの発明に先立って検討された定電圧発生回路
の第１構成例を示す回路図、 第８図はこの発明に先立って検討された定電圧発生回路
の第２構成例を示す回路図である。 １・・・定電圧発生回路、１１・・・定電流回路、１２
・・・電源電圧検出回路、Ｒｘ・・・可変インピーダン
ス素子、Ｍｎｘ・・・可変インピーダンス素子をなす八
４０Ｓトランジスタ、Ｖｃｃ・・・′ｖＬ源電圧電圧ｏ
ｕｔ・・・出力基準電圧。 代理人 弁理士 小 川 勝 男（ 第 １ 図 第 ３ 図 第 ４ 図 第 ５ 図 第 ７ 図 第 ６ 図 づＤａａ 第 ８ 図 ＶｃＣ ／４ｐ／ −ｌ θノ 。 １４、〜２ ＭＰ２ かｔ ： Ｊ／（１１７，？・
Claims (1)
- 【特許請求の範囲】 １、非安定化電源電圧から一定の基準電圧を発生する定
電圧発生回路であって、制御信号のレベルに対して負方
向の特性を呈する可変インピーダンス素子と、この可変
インピーダンス素子に定電流を通電する定電流回路と、
電源電圧を検出して上記可変インピーダンス素子に制御
信号として与える電源電圧検出手段とを備え、上記電源
電圧検出手段の出力によって上記可変インピーダンス素
子の直流インピーダンスを負方向に可変制御させるとと
もに、その可変インピーダンス素子の両端から一定の基
準電圧を取り出して出力させるようにしたことを特徴と
する定電圧発生回路。 ２、上記電源電圧検出手段が抵抗よる分圧回路によって
構成されていることを特徴とする特許請求の範囲第１項
記載の定電圧発生回路。 ３、上記電源電圧検出手段がＭＯＳトランジスタによる
分圧回路によって構成されていることを特徴とする特許
請求の範囲第１項または第２項記載の定電圧発生回路。 ４、上記可変インピーダンス素子が、非飽和領域で動作
させられるＭＯＳトランジスタによって構成されている
ことを特徴とする特許請求の範囲第１項から第３項まで
のいずれかに記載の定電圧発生回路 ５、上記定電流回路は、ＭＯＳトランジスタと、このＭ
ＯＳトランジスタに一定のゲートバイアス電圧を与える
定電圧素子とによって構成されていることを特徴とする
特許請求の範囲第１項から第４項までのいずれかに記載
の定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3511886A JPS62195167A (ja) | 1986-02-21 | 1986-02-21 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3511886A JPS62195167A (ja) | 1986-02-21 | 1986-02-21 | 定電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62195167A true JPS62195167A (ja) | 1987-08-27 |
Family
ID=12433012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3511886A Pending JPS62195167A (ja) | 1986-02-21 | 1986-02-21 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62195167A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548016A (ja) * | 1991-06-04 | 1993-02-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP2006351021A (ja) * | 2005-06-17 | 2006-12-28 | Magnachip Semiconductor Ltd | レギュレータ |
-
1986
- 1986-02-21 JP JP3511886A patent/JPS62195167A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0548016A (ja) * | 1991-06-04 | 1993-02-26 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP2006351021A (ja) * | 2005-06-17 | 2006-12-28 | Magnachip Semiconductor Ltd | レギュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5059890A (en) | Constant current source circuit | |
| US7586371B2 (en) | Regulator circuit | |
| US7034514B2 (en) | Semiconductor integrated circuit using band-gap reference circuit | |
| US6204724B1 (en) | Reference voltage generation circuit providing a stable output voltage | |
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| US5568045A (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| US7248079B2 (en) | Differential buffer circuit with reduced output common mode variation | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| JPH04366492A (ja) | 内部電源電圧発生回路 | |
| JPH06224648A (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| US4247824A (en) | Linear amplifier | |
| US8816756B1 (en) | Bandgap reference circuit | |
| JPH0679262B2 (ja) | 参照電圧回路 | |
| US4628280A (en) | Amplifier arrangement | |
| JPH05327455A (ja) | 中間電位発生回路 | |
| US20030020516A1 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
| JPS62195167A (ja) | 定電圧発生回路 | |
| KR100307835B1 (ko) | 정전압회로 | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| US5349307A (en) | Constant current generation circuit of current mirror type having equal input and output currents | |
| US5847606A (en) | Low voltage CMOS amplifier output stage | |
| JPH0554673A (ja) | 基準電位発生回路 | |
| JP2605626B2 (ja) | 定電圧回路 | |
| JP2679644B2 (ja) | Ｎｔｌ論理回路用電源回路 |