JPS62194529A - 変換デ−タの読み込み装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＡ／Ｄ変換器からの変換データの読み込み装置
に関する。

（発明の背景） 従来、ｋ１変換器からの変換データをマイクロコンピュ
ータに読み込み、読み込んだ値に対応した表示すること
が行なわれる。

たとえば送受信機において、受信周波数微調整（ＢＩＴ
）の場合を例に示せば、第２図に示す如くＢＩＴつまみ
を介して可変抵抗器１により、電源電圧Ｖｃｃの分圧比
を変更し、その分圧電圧をんΦ変換器２に供給してディ
ジタルデータに変換している。ｋつ変換器２によシ変換
されたディジタルデータはマイクロコンピュータ３に供
給し、マイクロコンピュータ３１７Ｃよって可変抵抗器
１の電圧に対応したＢＩＴ周波数データに変換して、Ｐ
ＬＬ部４を制御するとともに、ＢＩＴ周波数に変換した
表示データを表示部５へ供給して表示する。

従来は、マイクロコンピュータ３がＡ／Ｄ変換器２から
取シ込んだディジタルデータに直ちに応答し、処理して
いることもあって、Ｌの変換器２の入力の分解能とも関
連するが、可変抵抗器１による分圧電圧のふらつき、特
にＡ／Ｄ変換器２の各変換データ間のスレショルドレベ
ル近辺の入力電圧のとき敏感に影響を受け、マイクロコ
ンピュータ３へのＶＤ変換器出力データを取り込む毎に
異なった値になる。この結果、受イぎ周波数微調整の周
波数がふらついたり、表示の末尾の値がいつも変ってち
らつい定シする問題点があった。

（問題点を解決するための手段） 本発明は上記の問題点全解決するために次の如く構成し
た。

本発明は第１図に示す如く、Ａ／Ｄ変換手段１０の変換
データの変換方向を判別する第１の判別手段１１と、第
１の判別手段１１による判別結果がその前における判別
結果と同一方向であるか否かを判別する第２の判別手段
１２と、第２の判別手段１２による判別結果が同一方向
でないときはその判別結果が所定期間継続したことを検
出する検出手段１３とを備え、第２の判別手段１２によ
る判別結果が同一方向のときはその判別出力の発生にと
もなって、第２の判別手段による判別結果が逆方向のと
きは検出手段１３の検出出力発生にともなって変換デー
タを読み込むようにし友。

（作用） 上記の如く構成された本発明によれば、第１の判別手段
１１によってＡ／Ｄ変換手段１０の変換データの変化方
向が判別される。第１の判別手段１１による判別結果が
その前における判別結果と同一方向であると第２の判別
手段により判別され元ときは、この判別にともなって変
換データがマイクロコンピュータに取り込まれる。また
、第１の判別手段１１による判別結果がその前における
判別結果と異なる方向であると第２の判別手段１２によ
り判別されたときはその判別結果が所定期間継続したこ
とを検出手段１３が検出すると変換データがマイクロコ
ンピュータに取り込まれる。

（発明の実施例） 以下１本発明を実施例により説明する。

第３図は本発明の適用したフローチャートを示し、送受
信機のＢＩＴに適用した場合を例示している。

まず、そのバードウェア構成は、第２図に示した場合と
同様であり、夫々の説明は重複を避けるために省略しで
ある。なお、マイクロコンピュータ３は〜の変換器２か
らの出力を入力する入力ポート３１、ＣＰＵ　３２、プ
ログラム等を記憶しているＲＯＭ　３３　、データ等を
記憶するＲＡＭ　３４、ＰＩ、Ｌ部４へＲＩＴ周波数デ
ータを、表示部５への表示データを出力する出力ポート
３５を備えている。

上記の如く構成された本実施例のプログラムについて説
明する。ステップａ　％　ｋからなるルートＲ８により
主ルーチンを形成してあって、循環して実行がなされて
いる。主ルーチンはもつと色々なステップが存在するが
ここでは省略する。

ステップａにおいてす変換器２からの出力データが取り
込まれる（ステップ＆）。ステップａにて取り込んだ出
力データ（Ａ）は後述するような手順で更新し記憶され
ている前回の出力データ（ＬＡＤ　）との大小が比較さ
れる（ステップｂ）。ステップｂにおいて出力データ（
蜀と（ＬＡＤ　）とを比較するのは可変抵抗器１からの
分圧電圧が増加したかまたは減少したか、すなわちＲＩ
Ｔつまみが右回転されたかまたは左回転されたかがチェ
ックされることになる。

本実施例では右回転ではＡ／Ｄ変換器２の出力は小さく
なるものとする。

ステラ７°ｂにおいて仮にＲＩＴつまみが右回転したも
のとすれば、出力データ（ＬＡＤ））出力データ（Ａ）
であって、ステップｂに続いてレフトフラグがセットさ
れているかリセットされているかがチェックされる（ス
テップＣ）。レフトフラグは前の出力データを処理した
のが右回転だったが、左回転だったかを記憶しているフ
ラグであって、左回転であつ九ときレフトフラグはセッ
トされる。

ステップＣにおいてレフトフラグがリセットされている
ときはＲＩＴつまみが前回と同一回転方向（この場合は
右回転方向）の場合でアシ、ステップｂからステップＣ
を経て後記するステップｆが実行される。ステップＣに
おいてレフトフラグがセットされているときはＢＩＴつ
まみが前回と逆方向回転の場合であシ、ステップＣに続
いてステップｄで計数がなされ、この計数がｎ回行なわ
れるまで、ルートＲ１に分岐し、ステップＩＬ　、　ｂ
　、　ｅ。

ｄを実行する（ステップｄ）。ステップｄにてｎ回カウ
ントが継続したとき、間違いなく逆回転に変ったと判断
されてステップｄに続いてレフトフラグがリセットされ
（ステップｅ）、ステップ・に続いてカウンタのカウン
ト値データ″′ｎ”がプリセットされる（ステップｆ）
。ステップｆに続いて出力データ囚が出力データ（ＬＡ
Ｄ　）の記憶エリアに転送され、以降出力データ（ＬＡ
Ｄ）が出力データ囚に更新される（ステップｇ）。

ステップｇに続いて今回の出力データ囚すなわち出力デ
ータ（ＬＡＤ　）が前回処理したデータ（ＴＡＤ）と同
じか否かがチェックされる（ステップｈ）。

ステップｈにおいて出力データ（ＬＡＤ　）と出力デー
タ（ＴＡＤ）とが等しいときは後段ステップの処理をす
る必要がないためメインルーチンに戻る。これは、ステ
ラｆｂにおいて（ＬＡＰ）＝（Ａ）のときルートＲ２に
分岐し、レフトフラグがどういう値でもいずれはステラ
ｆｆを経由して絶えずステップｊ。

ｋが実行されるのを防止するのにも役立っている。

ステップｈにおいて〔出力データ（ＬＡＤ）（出力デー
タ（ＴＡＤ）　］のときはステップｈに続いて、出力デ
ータ（ＬＡＤ　）が出力データ（ＴＡＤ）の記憶エリア
に転送され、出力データ（ＴＡＤ）が出力データ（ＬＡ
Ｄ）に更新される（ステップｌ）。ステップ１に続いて
出力データ（ＴＡＤ）　［：　＝出力データ（４）〕に
基づいてＰＬＬ部４へのＢＩＴ周波数データおよび表示
部５への表示データが計算され、ＲＩＴ周波数データが
ＰＬＬ部４へ出力される（ステップｊ）。したがっテＰ
ＬＬ　部４はステップｊにおけるＲＩＴ周波数データを
受けて、ＢＩＴつまみの位置に対応して受信周波数微調
がなされる。

ステップｊに続いてステツｆｊにて演算された表示デー
タが表示部５へ出力され（ステップｋ）、主ルーチンに
戻る。ステップｋにおいて出力された表示データにより
表示部５に受信周波数微調がなされた受信周波数が表示
される。

ステップｂにおいて比較の結果出力データ（ＬＡＤ）≦
出力データ（Ａ）の場合について説明する。ＢＩＴつま
みの回転方向が左回転の場合でおり、ステップｂに続い
てレフトフラグの状態がチェックされる（ステップｔ）
。ステップｔにおいてレストフラグがセットされている
ときは前回の処理も左回転の場合であった場合であり、
ステップｔＫ続いてステップｆが実行される。ステップ
ｔにおいてレフトフラグがリセットされているときは前
回の処理が右回転の場合であり、この場合にはステップ
ｔに続いてステップｄと同様にカウンタにて計数がなさ
れ、この計数値が′ｎ１になつ几か否かがチェックされ
る（ステップｍ）。ステップｍにおいて計数値がｎ”に
なったときはステップｐにおいてレフトフラグがセット
され、ステップｆが引続いて実行される（ステップｐ）
。またステップｍにおいてＲＩＴつまみの回転方向が所
定期間継続して左回転でないときはステップｍを介して
メインルーチンへ戻される。ステップｔ、ｍ　、ｐはス
テップｅ、ｄ、ａに対応しており、同一の思想である。

ここでステップ１における入力がふらつく場合、２っま
泌ζつ。値を交互えとることに７にる。これは、ＢＩＴ
つまみを右回転と左回転とを交互にはげしく切替えてい
るようなものであって、この切替速度よシもステップｄ
ｅｍにおけるカウントが長くなるように′ｎ”の値が設
定されている。左回転によシ最終的に〔出力データ囚＝
出力データ（ＬＡＤ）＝データ（ＴＡＤ）　＝“７″〕
、すなわちレフトフラグがセットされている状態ておい
て、第１のケースとしてステップ１にて取シ込んだデー
タすなわち出力データ囚が′８”になったとすると、ス
テップｂにて左回転と判断されるのでルートＲ１を介し
てステップＡＫ到る。この場合レフトフラグの状態がセ
ット状態であるため、ルートＲ４によりステップｆを経
由し直ちに（ＬＡＤ）　、　（ＴＡＤ）は８＃に更新さ
れる。次に第２のケースとしてステップ。

ａにて取９込んだ出力データｃＡ）が６”になったとす
ると、ステップ、ｂＫで右回転と判断されるのでステッ
プＣに移る。レフトフラグはセットされているのでステ
ップｄにて計数がなされて、メインルーチンに戻される
。ステップｄにおけるカウント値が′ｎ”に達する前に
、出力データ囚が７＃に戻ると（出力ｒ−タ（ＬＡＤ）
＝出力データ（Ａ）は一応、ＲＩＴつまみ左回転に含ま
れるとする）、ステップｂで左回転と判断され、ルート
Ｒ２を介してステップｔを通り、レフトフラグがセット
されているのでルー１−Ｒ，を介してステップｆに進み
、カウンタのカウントデータ“ｎ＃が再びプリセットさ
れる。ステップｇにおいて出力データ（ＬＡＤ）　＝出
力データ（Ａ）＝″′７″を代入しく出力データ（ＬＡ
Ｄ）はもともと７＃である）、ステップｈではデータ（
ＬＡＤ）　：データ（ＴＡＤ）であるため、ステップｈ
においてメインルーチンに戻される。この様にしてＲＩ
Ｔつまみの回転による可変抵抗器１の出力のふらつきが
吸収され、同方向に連続的に回転するときはカウンタが
働かず円滑に応答することになる。

（発明の効果） 本発明によれば、変換データの変化の方向を判別する第
１の判別手段と、第１の判別手段による判別結果がその
前における判別結果と同一方向であるか否かを判別する
第２の判別手段とを備え、第２の判別手段による判別結
果が同一方向のときはその判別出力発生にともなって、
まｔ、第２の判別手段による判別結果が逆方向のときは
その判別結果が所定期間継続したことを検出し比出力に
ともなって、変換データを読み込むようにしたため、入
力変換データが安定してから取り込まれることにな）、
従来の如くたとえば受信周波数微調整の場合に利用した
とき、表示の末尾の値がふらついたシすることはなくな
る。また、このふらつい比値に対応してＣＰＵがＲＩＴ
周波数データの計算などを行なうため、他の仕事をやる
ための時間が削られていたが、これが無くなる。

まｔ、単に上記の受信周波数微調整の周波数のふらつき
、表示の末尾の値がちらつくことを防止する友めだけな
らばタイマを働かせて変換データが安定してから読み込
めばよいが、このようにするとＢＩＴつまみを普通に回
した場合にもタイマが働き、応答が遅くなる問題が生ず
る。これに対して本発明では変換データの変化方向が変
つｔときのみ実質的にタイマが働くように作動する几め
、応答遅れも少なくてすむことになる。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図。 第２図は受信周波数微調整（ＲＩＴ）の場合における変
換データの読み込み装置のブロック図。 第３図は本発明の一実施例におけるフローチャート。 １０・・・Ａ／Ｄ変換手段、１１・・・第１の判別手段
、１２・・・第２の判別手段、１３・・・検出手段。

Claims (1)

【特許請求の範囲】
1. Ａ／Ｄ変換手段から出力された変換データをマイクロコ
   ンピュータに読み込む変換データの読み込み装置におい
   て、変換データの変化の方向を判別する第１の判別手段
   と、第１の判別手段による判別結果がその前における判
   別結果と同一方向であるか否かを判別する第２の判別手
   段と、第２の判別手段による判別結果が同一方向でない
   ときはその判別結果が所定期間継続したことを検出する
   検出手段とを備え、第２の判別手段による判別結果が同
   一方向のときはその判別出力の発生にともなつて、第２
   の判別手段による判別結果が逆方向のときは検出手段の
   検出出力発生にともなつて変換データを読み込むように
   したことを特徴とする変換データの読み込み装置。