JP2578948B2 - 位相検出回路 - Google Patents
位相検出回路Info
- Publication number
- JP2578948B2 JP2578948B2 JP26118388A JP26118388A JP2578948B2 JP 2578948 B2 JP2578948 B2 JP 2578948B2 JP 26118388 A JP26118388 A JP 26118388A JP 26118388 A JP26118388 A JP 26118388A JP 2578948 B2 JP2578948 B2 JP 2578948B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- phase
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、水中音響において目標が発生する雑音を２
つ以上の受波器にて受渡し、これら受波器より出力され
る一対の受波信号出力間の位相差を検出する位相検出回
路に関する。
つ以上の受波器にて受渡し、これら受波器より出力され
る一対の受波信号出力間の位相差を検出する位相検出回
路に関する。
［従来の技術］ 従来のこの種の位相検出回路は、第２図に示すよう
に、入力信号間の位相差により電圧を出力する第一のΦ
/v回路１（以下、単に「Φ/v回路１」）と、該Φ/v回路
１の出力を積分する積分回路３と、上記Φ/v回路１への
入力の位相差を変化させる移相器２と、上記Φ/v回路１
への入力信号の信号レベルを検出する検出器４と、該検
出器４により検出された信号レベルが低い時に上記積分
回路３及び移相器２へのリセット信号を出力する比較回
路５とを有するものとして構成されている。
に、入力信号間の位相差により電圧を出力する第一のΦ
/v回路１（以下、単に「Φ/v回路１」）と、該Φ/v回路
１の出力を積分する積分回路３と、上記Φ/v回路１への
入力の位相差を変化させる移相器２と、上記Φ/v回路１
への入力信号の信号レベルを検出する検出器４と、該検
出器４により検出された信号レベルが低い時に上記積分
回路３及び移相器２へのリセット信号を出力する比較回
路５とを有するものとして構成されている。
この従来の位相検出回路において、上記Φ/v回路１
は、入力信号間の位相差により図３に示すような電圧を
出力する（なお、図中及び文中において、「Φ」は上記
Φ/v回路１又は後述する第二のΦ/v回路６に入力される
２つの信号間の位相差、ｖは上記Φ/v回路１又は第二の
Φ/v回路６から出力される電圧を示す）。図示されてい
るように、入力信号のS/Nが小さくなるにしたがって、
出力電圧は下がる。移相器２は、制御電圧により＋180
°〜０°〜−180°と入出力の移相量を変化させるもの
である。積分回路３は、入力信号を積分するものであ
り、入力がOvの時出力電圧は変化せず、一定値を保つ。
レベル検出回路４は、信号レベルを検出し、比較回路５
にて基準電圧Vref1と比較する。レベル検出回路４は、
検出した信号レベルがVref1で設定した値より小さけれ
ばリセット信号を出力する。
は、入力信号間の位相差により図３に示すような電圧を
出力する（なお、図中及び文中において、「Φ」は上記
Φ/v回路１又は後述する第二のΦ/v回路６に入力される
２つの信号間の位相差、ｖは上記Φ/v回路１又は第二の
Φ/v回路６から出力される電圧を示す）。図示されてい
るように、入力信号のS/Nが小さくなるにしたがって、
出力電圧は下がる。移相器２は、制御電圧により＋180
°〜０°〜−180°と入出力の移相量を変化させるもの
である。積分回路３は、入力信号を積分するものであ
り、入力がOvの時出力電圧は変化せず、一定値を保つ。
レベル検出回路４は、信号レベルを検出し、比較回路５
にて基準電圧Vref1と比較する。レベル検出回路４は、
検出した信号レベルがVref1で設定した値より小さけれ
ばリセット信号を出力する。
このように、従来技術では、Φ/v回路の入力レベルを
検出し、設定電圧Vref1と比較して入力信号が低い場合
に、位相検出回路のリセットを行っていた。
検出し、設定電圧Vref1と比較して入力信号が低い場合
に、位相検出回路のリセットを行っていた。
［発明が解決しようとする問題点］ 上述した従来の位相検出回路は、目標信号（目標が発
する雑音を受波した信号）と外乱雑音（水中雑音等）と
のS/Nが良くない。従って、位相検出回路の入力信号間
の相関が低くなる。位相検出回路をリセット状態にする
ために検出しているのは、入力レベルである。
する雑音を受波した信号）と外乱雑音（水中雑音等）と
のS/Nが良くない。従って、位相検出回路の入力信号間
の相関が低くなる。位相検出回路をリセット状態にする
ために検出しているのは、入力レベルである。
入力レベルが高いが、S/Nが悪く信号間の相関が低い
場合には、図２において通常Φ/v回路１の出力がΦｖに
なるまで積分回路３の出力が変化して移相器２の制御電
圧を変化させ、Φ/v回路１の出力がΦｖになった所で積
分回路３の出力も変化しなくなりバランスする。
場合には、図２において通常Φ/v回路１の出力がΦｖに
なるまで積分回路３の出力が変化して移相器２の制御電
圧を変化させ、Φ/v回路１の出力がΦｖになった所で積
分回路３の出力も変化しなくなりバランスする。
入力レベルが低く、信号間の相関も低い場合には、Φ
/v回路１の出力により積分回路３の出力を変化させ、移
相器２の移相量を±180°に変化させても、Φ/v回路１
への入力信号の相関が低いためにΦ/v回路１の出力がほ
とんど変化しない。従って、積分回路３の出力は、正又
は負の一方向へ増加して行き最大値でラッチアップして
しまうという欠点があった。
/v回路１の出力により積分回路３の出力を変化させ、移
相器２の移相量を±180°に変化させても、Φ/v回路１
への入力信号の相関が低いためにΦ/v回路１の出力がほ
とんど変化しない。従って、積分回路３の出力は、正又
は負の一方向へ増加して行き最大値でラッチアップして
しまうという欠点があった。
［問題点を解決するための手段］ 本発明の位相検出回路は、入力信号間の位相差により
電圧を出力する第一のΦ/v回路と、該第一のΦ/v回路の
出力を積分する積分回路と、上記第一のΦ/v回路への入
力の位相差を変化させる移相器と、上記第一のΦ/v回路
への入力信号の信号レベルを検出するレベル検出器と、
該検出器により検出された信号レベルが低い時に上記積
分回路及び移相器へのリセット信号を出力する比較回路
とを有するものであって、目標の発する雑音２個以上の
受波器で受けると共に、これら受波器より出力される一
対の受波信号出力間の位相差を検出する位相検出回路に
おいて、上記第一のΦ/v回路に並列接続された第二のΦ
/v回路と、該第二のΦ/v回路に直列接続されて該第二の
Φ/v回路の出力が小さい時に上記積分回路及び移相器へ
のリセット信号を出力する絶対値比較回路と、該絶対値
比較回路の出力及び上記比較回路の出力のOR信号を上記
積分回路及び移相器へ出力するOR回路とを有することを
特徴として構成されている。
電圧を出力する第一のΦ/v回路と、該第一のΦ/v回路の
出力を積分する積分回路と、上記第一のΦ/v回路への入
力の位相差を変化させる移相器と、上記第一のΦ/v回路
への入力信号の信号レベルを検出するレベル検出器と、
該検出器により検出された信号レベルが低い時に上記積
分回路及び移相器へのリセット信号を出力する比較回路
とを有するものであって、目標の発する雑音２個以上の
受波器で受けると共に、これら受波器より出力される一
対の受波信号出力間の位相差を検出する位相検出回路に
おいて、上記第一のΦ/v回路に並列接続された第二のΦ
/v回路と、該第二のΦ/v回路に直列接続されて該第二の
Φ/v回路の出力が小さい時に上記積分回路及び移相器へ
のリセット信号を出力する絶対値比較回路と、該絶対値
比較回路の出力及び上記比較回路の出力のOR信号を上記
積分回路及び移相器へ出力するOR回路とを有することを
特徴として構成されている。
［実施例］ 次に、本発明に係る位相検出回路の一実施例について
図面を参照して説明する。
図面を参照して説明する。
第１図は、本発明に係る位相検出回路の一実施例の回
路図である。
路図である。
この第１図において本実施例は、第２図に示した従来
の位相検出回路に加え、上記Φ/v回路１に並列接続され
た第二のΦ/v回路６（以下、単に「Φ/v回路６」）と、
該Φ/v回路６に直列接続されて該Φ/v回路６の出力が小
さい時に上記積分回路３及び移相器２へのリセット信号
を出力する絶対値比較回路７と、該絶対値比較回路７の
出力及び上記比較回路５の出力のOR信号を上記積分回路
３及び移相器２へ出力するOR回路８とを有している。
の位相検出回路に加え、上記Φ/v回路１に並列接続され
た第二のΦ/v回路６（以下、単に「Φ/v回路６」）と、
該Φ/v回路６に直列接続されて該Φ/v回路６の出力が小
さい時に上記積分回路３及び移相器２へのリセット信号
を出力する絶対値比較回路７と、該絶対値比較回路７の
出力及び上記比較回路５の出力のOR信号を上記積分回路
３及び移相器２へ出力するOR回路８とを有している。
入力信号間の位相差により電圧を出力するΦ/v回路Φ
/v1及び６は、入力信号の位相差により、図３の様な電
圧出力を発生する。図示されているように、入力信号の
S/Nが小さくなるにしたがって、出力電圧は下がる。移
相器２は、制御電圧により＋180°〜０°〜−180°と入
出力の移相差を変化させるものである。積分回路３は、
入力信号を積分するものであり、入力がOvの時出力電圧
は変化せず、一定値を保つ。レベル検出回路４は、信号
レベルを検出し、比較回路５にて基準電圧Vref1と比較
する。レベル検出回路４は、検出した信号レベルがVref
1で設定した値より小さければリセット信号を出力す
る。また、絶対値比較回路７は、Φ/v回路６の出力（正
又は負の電圧）の絶対値を基準電圧Vref2と比較しす
る。絶対値比較回路７は、Φ/v回路６の位相出力がVref
2で設定した位相値より小さければリセット信号を出力
する。OR回路８は、絶対値比較回路７又は比較回路５の
出力をスイッチ9,10,11,及び積分回路３に出力する。
/v1及び６は、入力信号の位相差により、図３の様な電
圧出力を発生する。図示されているように、入力信号の
S/Nが小さくなるにしたがって、出力電圧は下がる。移
相器２は、制御電圧により＋180°〜０°〜−180°と入
出力の移相差を変化させるものである。積分回路３は、
入力信号を積分するものであり、入力がOvの時出力電圧
は変化せず、一定値を保つ。レベル検出回路４は、信号
レベルを検出し、比較回路５にて基準電圧Vref1と比較
する。レベル検出回路４は、検出した信号レベルがVref
1で設定した値より小さければリセット信号を出力す
る。また、絶対値比較回路７は、Φ/v回路６の出力（正
又は負の電圧）の絶対値を基準電圧Vref2と比較しす
る。絶対値比較回路７は、Φ/v回路６の位相出力がVref
2で設定した位相値より小さければリセット信号を出力
する。OR回路８は、絶対値比較回路７又は比較回路５の
出力をスイッチ9,10,11,及び積分回路３に出力する。
本回路の動作を、第１図を使用して次に説明する。
先ず、リセット状態にない時には、Φ/v回路１の出力
が積分回路３により積分され、その結果が移相器２の制
御電圧として加えられる。これにより、Φ/v回路１に入
力される信号間の位相差が減少する。さらに、Φ/v回路
１の出力がOvでない場合は、積分回路３の出力が増加し
移相器２の移相量が増加し、Φ/v回路１の入力信号間の
位相差が減少して行く。この一連の閉ループにより、Φ
/v回路１の出力がOvになった所でバランス状態となり、
積分回路の出力が位相検出回路の出力となる。
が積分回路３により積分され、その結果が移相器２の制
御電圧として加えられる。これにより、Φ/v回路１に入
力される信号間の位相差が減少する。さらに、Φ/v回路
１の出力がOvでない場合は、積分回路３の出力が増加し
移相器２の移相量が増加し、Φ/v回路１の入力信号間の
位相差が減少して行く。この一連の閉ループにより、Φ
/v回路１の出力がOvになった所でバランス状態となり、
積分回路の出力が位相検出回路の出力となる。
入力信号が低い場合には、レベル検出回路４によりレ
ベルを検出し、比較回路５によりVref1と比較し、リセ
ット信号を出力する。また、入力信号のレベルが高くS/
Nが悪い場合には、Φ/v回路６の出力が低くなる。絶対
値比較回路７は、この出力とVref2とを絶対値で比較
し、この出力がVref2より小さいときリセット信号を出
力する。これらリセット信号のどちらかが出力される
と、OR回路８により積分回路３スイッチ9,10,11にリセ
ット信号が出力される。移相器２の制御電圧がOvになり
移相量が零となると、入力信号はそのままΦ/v回路１へ
入力される。その出力は、積分回路３をバイパスされ出
力される。
ベルを検出し、比較回路５によりVref1と比較し、リセ
ット信号を出力する。また、入力信号のレベルが高くS/
Nが悪い場合には、Φ/v回路６の出力が低くなる。絶対
値比較回路７は、この出力とVref2とを絶対値で比較
し、この出力がVref2より小さいときリセット信号を出
力する。これらリセット信号のどちらかが出力される
と、OR回路８により積分回路３スイッチ9,10,11にリセ
ット信号が出力される。移相器２の制御電圧がOvになり
移相量が零となると、入力信号はそのままΦ/v回路１へ
入力される。その出力は、積分回路３をバイパスされ出
力される。
［発明の効果］ 以上説明した様に本発明は、Φ/v回路，絶対値比較回
路及びOR回路を使用することにより、入力レベルが高
く、目標信号対外乱雑音の比（S/N）が悪い時にも回路
をリセット状態にすることができいわゆるラッチアップ
が防止できる効果がある。
路及びOR回路を使用することにより、入力レベルが高
く、目標信号対外乱雑音の比（S/N）が悪い時にも回路
をリセット状態にすることができいわゆるラッチアップ
が防止できる効果がある。
第１図は、本発明に係る位相検出回路の一実施例の回路
図である。 第２図は、従来の位相検出回路の回路図である。 そして、 第３図は、Φ/v回路の入出力特性を示した図である。 １……Φ/v回路、２……移相器 ３……積分回路、４……レベル検出回路 ５……比較回路、６……Φ/v回路 ７……絶対値比較回路、８……OR回路 9,10,11……スイッチ
図である。 第２図は、従来の位相検出回路の回路図である。 そして、 第３図は、Φ/v回路の入出力特性を示した図である。 １……Φ/v回路、２……移相器 ３……積分回路、４……レベル検出回路 ５……比較回路、６……Φ/v回路 ７……絶対値比較回路、８……OR回路 9,10,11……スイッチ
Claims (1)
- 【請求項１】目標の発する雑音を２個以上の受波器で受
けると共に、これら受波器より出力される一対の受波信
号出力間の位相差を検出する位相検出回路において、 入力信号間の位相差により電圧を出力する第一のΦ/v回
路と、該第一のΦ/v回路の出力を積分する積分回路と、
上記第一のΦ/v回路への入力信号間の位相差を積分回路
の出力によりΦ/v回路と逆の極性で変化させる移相器
と、上記第一のΦ/v回路への入力信号の信号レベルを検
出するレベル検出回路と、該レベル検出回路により検出
された信号レベルがあらかじめ設定した基準レベルより
低い時に上記積分回路及び移相器へリセット信号を出力
する比較回路と、 上記第一のΦ/v回路に並列接続された第二のΦ/v回路
と、該第二のΦ/v回路に直列接続されて該第二のΦ/v回
路の出力があらかじめ設定した基準値より小さい時に上
記積分回路及び移相器へのリセット信号を出力する絶対
値比較回路と、該絶対値比較回路の出力及び上記比較回
路のリセット信号出力のOR信号を上記積分回路及び移相
器へ出力するOR回路と、リセット時にリセット信号によ
り移相器をリセットするために移相器の制御入力をOV
（グランドレベル）とするスイッチと積分回路の入力と
出力に接続し、積分回路の入力と出力を直接接続するよ
うに切替える１組のスイッチを有することを特徴とする
位相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26118388A JP2578948B2 (ja) | 1988-10-17 | 1988-10-17 | 位相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26118388A JP2578948B2 (ja) | 1988-10-17 | 1988-10-17 | 位相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02107984A JPH02107984A (ja) | 1990-04-19 |
| JP2578948B2 true JP2578948B2 (ja) | 1997-02-05 |
Family
ID=17358287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26118388A Expired - Lifetime JP2578948B2 (ja) | 1988-10-17 | 1988-10-17 | 位相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578948B2 (ja) |
-
1988
- 1988-10-17 JP JP26118388A patent/JP2578948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02107984A (ja) | 1990-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8301509A (nl) | Signaalvergelijkingsschakeling. | |
| JP3275177B2 (ja) | 位相ロック回路 | |
| US6377108B1 (en) | Low jitter differential amplifier with negative hysteresis | |
| JP2578948B2 (ja) | 位相検出回路 | |
| JP2003533086A (ja) | 差動位相ロックループ回路 | |
| US5701601A (en) | Receive signal level detection system | |
| JPH02226302A (ja) | 対象システムから発生する変動パラメータの変化を制御する同調システム及びシステムヘの修正帰還法 | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| CA2312349A1 (en) | Integrated circuit phase-locked loop charge pump | |
| JPH0336813A (ja) | ヒステリシス・コンパレータ | |
| JPS6057768B2 (ja) | 電子選局装置 | |
| JPH0416500Y2 (ja) | ||
| JPH084753Y2 (ja) | テレビジョン受像機のａｆｔ回路 | |
| JPS5925986B2 (ja) | 方向探知機 | |
| JPH0342785Y2 (ja) | ||
| SU1228213A1 (ru) | Амплитудный детектор | |
| JPH0746772B2 (ja) | Ｐｌｌ回路 | |
| JPH05153102A (ja) | クロツク断検出回路 | |
| JPH04157923A (ja) | Ｐｌｌ回路 | |
| JPH0134488B2 (ja) | ||
| JPS6052621B2 (ja) | 水平発振周波数自動制御回路 | |
| SU585573A2 (ru) | Фильтр-реле тока | |
| SU1172009A1 (ru) | Устройство фазовой автоподстройки частоты | |
| JPS5929415Y2 (ja) | 自動切換回路 | |
| JPS62144A (ja) | 位相比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20071107 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20081107 |
|
| EXPY | Cancellation because of completion of term |