JPS62193334A - マルチプレクサ・デマルチプレクサ兼用回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気通信等の技術分野において、並列な入力
信号を時系列的に多重化して出力するのに用いるマルチ
プレクサ回路、また多重化された信号を分離して出力す
るのに用いるデマルチプレクサ回路などの構成に関する
ものである。

〔従来の技術〕

従来、かかるマルチプレクサ・デマルチプレクサの回路
構成はそれぞれ個別構成をとっていた。

以下これについて簡単に説明する。

第５図は、従来のマルチプレクサの構成例を示すブロッ
ク図である。同図において１はセレクタ、２はフリップ
フロップ、３はカウンタである。チャネル１〜チャネル
ｎのデータは、セレクタ１の入力端子１〜入力端子ｎに
入力する。外部からのクロック信号でｎステージカウン
タ３は、そのカウント値を１，２．・・・、ｎ、１，２
．・・・と変化させ、それに対応して、セレクタ１の出
力として順次入力１．入力２．・・・入力ｎ、大入力、
・・・が得られ、これらは、同じくクロック信号でフリ
・７ブフロツプ２の入力りから取り込まれ、その出力Ｑ
に多重出力（マルチプレクサ出力）を得ることができる
。

第６図は従来のデマルチプレクサの構成例を示すブロッ
ク図である。同図において、入力シフトレジスタＳＲは
ｎ段のフリップフロップＦＦ、〜ＦＦ、により構成され
、出力ラッチ回路ＲＡは、同じくｎ段のフリップフロッ
プｆ１〜ｆ、、により構成されている。多重化されたデ
ータをデマルチプレクサ入力端子からクロックに同期し
て、順次シフトレジスタＳＲに取り込み、１フレ一ム分
のデータが取り込まれた段階で、フレームパルスによっ
て入力シフトレジスタの各段毎のデータを出力ラッチ回
路ＲＡに取り込む。この出力ラッチ回路ＲＡは１フレ一
ム周期後に再び入力シフトレジスタＳＲの内容を取り込
むまで、出力ラッチ回路ＲＡの内容を出力し続ける。こ
の動作を繰り返すことで多重化信号の分離を行う。

〔発明が解決しようとづ−る問題点〕

上述したように、マルチプレクサ・デマルチプレクサは
従来、個別構成であったために、これをＩＣ化する場合
にも、個別にＩＣ化せねばならず、設計の簡略化、量産
時の経済性、などの面で問題があった。そこで本発明に
おいては、従来、個別構成であったマルチプレクサ／デ
マルチプレクサを、デマルチプレクサの構成に若干の変
更を行うことで、両者を一体化した共通の構成で実現す
ることを解決すべき課題としている。

この一体化によってＩＣ化における設計の簡略化、量産
時の経済性の向上環が可能となる。従って本発明の目的
は、上述のことを可能にしたマルチプレクサ・デマルチ
プレクサ兼用回路を提供することにある。

〔問題点を解決するための手段および作用〕本発明によ
る兼用回路は、従来の個別構成デマルチプレクサを基本
構成とするが、以下の点が異なる。すなわち、入力シフ
トレジスタを構成するフリップフロップとして２入力選
択可能なフリップフロップを用いる。これは２つの入力
端子り。

Ｄ′を持ち、入力選択端子Ｓに与える入力選択信号によ
ってり、Ｄ’に入力する２つの入力信号のうちいずれか
一方の入力を選択し、クロックによりラッチして、出力
端子に出力するものである。

このフリップフロップをｎ個用い、出力Ｑと入力りを相
互に接続し、各フリップフロップの入力選択端子金てを
共通に接続してシフトレジスフを構成する。

更に、動作モード選択回路を追加する。この回路は、フ
レーム信号入力端子、動作モード選択端子、出力端子を
有し、その出力は入力シフトレジスタの入力選択端子に
接続される。マルチプレクサ・デマルチプレクサの動作
モード選択は、動作モード選択端子に加える動作モード
制御信号で行い、マルチプレクサモードではフレーム信
号を出力し、デマルチプレクサモードでは、入力シフト
レジスタの各段を構成するフリップフロップが常にＤ入
力を選択するように一定レベルを出力する。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。同
図において、１０．〜１０．．はそれぞれ：）入力選択
可能なフリップフロップ、１１は動作モード選択回路、
１２は遅延線、１３．〜１３７はそれぞれＤフリップフ
ロップ、である。

フレーム信号としては、ｎビット周期で１ビット分だけ
ＬＯＷとなるようなパルスを用い、これを入力する。２
入力選択可能なフリップフロップ（例えば１０４）では
、入力選択端子ＳがＨＩ　ＧＨのときＤを、ＬＯＷのと
きＤ′を入力として選択するものとする。また動作モー
ド選択回路１１は、入力端子にフレーム信号を入力され
ており、モード選択端子ＭがＨＩ　Ｇ　Ｈのとき出力端
子からフレーム信号を出力し、ＬＯＷのとき常にＨＩ　
ＧＨレベル信号を出力するものとする。

出力ラッチには通常のマスタスレイブＤフリップフロッ
プ１３□〜１３．、を用い、そのクロック入力端子に、
遅延線１２を介してフレーム信号を入力する。この遅延
線１２は出力ラッチのランチタイミング調整に用いるも
のである。

次に回路動作を説明する。マルチプレクサモード：この
モードは回路１１における動作モート選択端子ＭをＨＩ
ＧＨとすることで実現される。

動作モード選択回路の出力には、フレーム信号が出力さ
れ、選択信号線ＳＬを介して、入力シフトレジスタを構
成する全ての２入力選択可能なフリップフロップ１０．
〜１０．の入力選択端子Ｓにフレーム信号が供給される
。フレーム信号がＬＯＷとなるときに、入力シフトレジ
スタの各フリップフロップはＤ′大入力選択し、並列入
力をラッチする。以後１フレ一ム周期後に再びフレーム
信号がＨＩＧＨとなるまでの間、２入力選択可能なフリ
ップフロップ１０．〜１０７はＤ入力を選択し、上段の
フリップフロップの出力をラッチするので、データが順
次シフトする。この動作を繰りかえすことで多重化を行
い、多重化出力を最終段フリップフロップ１０．、のＱ
端子から出力する。

デマルチプレクサモード：このモードは回路１１におけ
るモード選択端子ＭをＬＯＷとすることにより実現され
る。

動作モード選択回路１１の出力は常にＨＩＧＨレベルが
出力され、これにより、入力シフトレジスタを構成する
各フリップフロップ１０１〜１しは常に０入力を選択す
るので、入力シフトレジスタは常に通常のシフトレジス
タとして動作する。多重化された信号は順次シフトレジ
スタに取り込まれ、１フレ一ム分のデータが取り込まれ
たときにフレーム信号により、出力ラッチは入力シフト
レジスタのデータをラッチする。この動作を繰りかえす
ことで多重化された信号を分離して、デマルチプレクサ
出力として出力する。

第１Ａ図は、第１図における２入力選択可能なフリップ
フロップ（例えば１０１）の具体例を示す回路図である
。同図において、Ｎ０ＲＩ〜Ｎ。

Ｒ３はそれぞれＮＯＲ回路を示し、ＦＦはマスタースレ
イブＤフリフプフロップである。

第１Ｂ図は、第１図における動作モード選択回路の具体
例を示す回路図である。同図において、ＯＲＩはオア回
路である。

第１Ａ図、第１Ｂ図について、これ以上の説明は不要で
あろう。

第２図は本発明の他の実施例を示すブロック図である。

同図に示す実施例は、入力シフトレジスタ、動作モード
選択回路およびこれら相互の接続は第１図に示した実施
例と同じであるが、出力ラッチにライトイネーブル端子
Ｅを持つフリップフロップを用い、この端子已にフレー
ム信号を加えている点が相違する。このフリップフロッ
プはライトイネーブル端子ＥがＬＯＷとなったときに入
力データをクロックによりラッチする。これにより、デ
マルチプレクサモードでは、■フレーム分のデータが入
力シフトレジスタに全てとり込まれたとき、出力ラッチ
は、そのデータをラッチする。

マルチプレクサモードでの動作は第１図に示した実施例
と同様である。

第１図、第２図を参照して説明した各実施例のマルチプ
レクサ・デマルチプレクサモードでの動作概念を第３図
、第４図に示す。

第３図がマルチプレクサモードの動作概念レトにあり、
第４図がデマルチプレクサモードの動作概念図であるの
で、参照されたい。

１？、（上のように従来の個別構成のデマルチプレクサ
に若干回路を追加することでマルチプレクサとしても動
作することが可能である。

〔発明の効果〕

以上説明したように、本発明によれば、従来の個別構成
デマルチプレクサにわずかな回路を追加することでマル
チプレクサとしても動作が可能な回路を実現している。

マルチプレクサ・デマルチプレクサは通常、対になって
使用する場合が多いことを考えると、この種の機能を持
つ回路をそれぞれＩＣ化するのに比較して、−品種の開
発で両方の機能を兼ね備えた本発明による兼用回路は経
済性、設計労力の簡略化の点で有利である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第１Ａ図
は第１図における２入力選択可能なフリップフロップの
具体例を示す回路図、第１Ｂ図は同じく第１図における
動作モード選択回路の具体例を示す回路図、第２図は本
発明の他の実施例を示すブロック図、第３図は本発明の
実施例のマルチプレクサモードの動作概念図、第４図は
同じくデマルチプレクサモードの動作概念図、第５図は
従来のマルチプレクサの構成例を示すブロック図、第６
図は従来のデマルチプレクサの構成例を示すブロック図
、である。 符号の説明 ■・・・セレクタ、２・・・フリップフロップ、３・・
・ｎステージカウンタ、１０．〜１０．ｌ・・・２入力
選択可能なフリップフロップ、１１・・・動作モード選
択回路、１２・・・遅延線、１３１〜１３．・・・Ｄフ
リップフロップ 代理人　弁理士　並　木　昭　夫 代理人　弁理士　松　崎　　　清 第１図 第１Ａ図 第１Ｂ図 上方 第２図 第３図 ７Ｈ 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １）チャネル１〜チャネルｎ（但しｎ≧２）のデータを
   並列に入力され、これを時系列的に多重化して出力する
   マルチプレクサと、時系列的に多重化されたデータを入
   力され、これをチャネル１〜チャネルｎのデータとして
   並列に分離して出力するデマルチプレクサと、を兼用す
   るマルチプレクサ・デマルチプレクサ兼用回路において
   、イ）第１および第２の２つの入力端子、出力端子、ク
   ロック入力端子、入力選択端子を有し、該入力選択端子
   に加える入力選択信号による指定によって前記２つの入
   力端子の何れか一方を選択し、そこに加えられる信号を
   クロック入力端子に入力されるクロックによりラッチし
   て出力端子に出力する２入力選択可能なフリップフロッ
   プｎ個を、前段のフリップフロップの出力端子を次段の
   フリップフロップの第１の入力端子へ接続するようにし
   て構成したｎ段の入力シフトレジスタと、ロ）前記入力
   シフトレジスタの各段の出力端子からの出力データｎ個
   をそれぞれフレーム信号をそのクロック端子に入力され
   ることによりラッチするｎ個の出力ラッチ回路と、 ハ）フレーム信号入力端子、動作モード選択端子、出力
   端子を有し、動作モード選択端子に入力する動作モード
   制御信号による指定により、フレーム信号入力端子に加
   えられるフレーム信号か又は、一定レベルの信号を出力
   端子に出力する動作モード選択回路と、 ニ）前記入力シフトレジスタを構成するｎ段のすべての
   クロック端子にクロック信号を供給するクロックバスと
   、 ホ）前記動作モード選択回路のフレーム信号入力端子お
   よび前記ｎ個の出力ラッチ回路のクロック端子にフレー
   ム信号を供給するフレームバスと、ヘ）前記動作モード
   選択回路の出力端子からの信号を前記入力シフトレジス
   タを構成するｎ段のすべての入力選択端子に供給する選
   択信号線と、から成り、前記動作モード選択回路の動作
   モード選択端子からマルチプレクサ動作が指定されたと
   きは、前記入力シフトレジスタの各段の第２の入力端子
   に並列に入力されるチャネル１〜チャネルｎのデータを
   時系列的に多重して前記入力シフトレジスタの最終段の
   出力端子から出力し、前記動作モード選択端子からデマ
   ルチプレクサ動作が指定されたときは、前記入力シフト
   レジスタの初段の第１の入力端子から入力される多重化
   データを、前記ｎ個の出力ラッチの各出力端子から、チ
   ャネル１〜チャネルｎのデータとして並列に分離して出
   力するようにしたことを特徴とするマルチプレクサ・デ
   マルチプレクサ兼用回路。