JPS62193175A - シヨツトキバリア半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は複数のショットキバリアダイオードをフンチッ
プにしたショットキバリア半導体装置に関するものであ
る。

（ロ）従来の技術 一般にショットキバリアダイオードは特願昭５８−１２
８９６８号の如く、Ｎ型のシリコン半導体基板と、該半
導体基板表面に設けられたバリアメタル電極と、該バリ
アメタル電極の周縁に対応して設けられたＰ＋型のガー
ド領域等とにより構成されていた。

前述の如きショットキバリアダイオードは順方向電圧が
小言い等の理由によりスイッチング・レギュレータ、コ
ンバータ、高周波回路整流分野で使用されている。

またブリッジ回路等で使われる第４図の如き回路を実際
にショットキバリアダイオードで組立てる場合、従来で
はショットキバリアダイオード２個を１つの外形に組込
む方式であった。

（ハ）発明が解決しようとする問題点 前述の如く２個のショットキバリアダイオードを１つの
外形に組込む方式では、ペレットボンドを２回行う必要
があり、片方の特性が悪いと不良となる問題点を有して
いた。従って組立て上の歩留りが悪く、工程数も多いた
めコストを上昇許せていた。

またダイオードを２個ペレットボンドするため、大電流
用の大きなペレットサイズのものはフレームにのせずら
く、外形寸法が大きくなる問題点を有していた。

またペレットボンドの際、基板とフレームの接着不良が
生じるため電気的不良や基板剥離の問題点を生じていた
。

（ニ）問題点を解決するだめの手段 本発明は斯る問題点に鑑みてなきれ、少なくとも一導電
型の半導体基板（２２）と、該半導体基板（２２）上に
積層する逆導電型の第１のエピタキシャル層（２３）と
、該第１のエピタキシャル層（２３）に積層する一導電
型の第２のエピタキシャル層（２４）と、該第２のエピ
タキシャル層（２４）に複数の島領域（２５）を形成す
る逆導電型の分離領域（２６）と、前記島領域（２５）
それぞれに形成する逆導電型のガード領域（２７）およ
び−導電型のコンタクト領域（２８）と、前記ガード領
域（２７）（２７）間に形成きれるバリアメタル電極（
２９）と、前記一方のコンタクト領域（２８）と他方の
バリアメタル電極（２９）とを接続する第１の電極（３
０）と、前記他方のコンタクト領域（２８）と接続する
第２の電極（３１）と、前記一方のバリアメタル電極り
２９）と接続する第３の電極＜３２）と、前記第１の電
極（３０）および第２の電極（３１〉にそれぞれ接続す
る第１のリード（１）および第２のり一ド（２）と、前
記半導体基板（２２）を固着する基板支持板（３）と、
該基板支持板（３）より導出している第３のリード（４
）と、前記第３の電極（２９）と基板支持板（３）とを
接続する手段（５）とを具備することで解決するもので
ある。

（ホ）作用 上述の如き手段でワンチップにすると、ペレットボンド
が１回で済み、また２個のショットキバリアダイオード
を均一な特性に形成できる。またペレットサイズも小さ
くなる。

また第１図の如く３つの端子（２９）（３０）（３１）
はチップの上部に設けてあり、その中の第２の電極（２
９）が第２のエピタキシャル層（２４）と接続されてい
る。一方策３の電極（２９）と第１および第２のエピタ
キシャル層（２３）（２４）の下に形成されている基板
支持板＜３）とは例えばワイヤボンドで接続されている
。そのため第３の電極（２９）より入る電流が基板支持
板（３）を介してチップへ侵入し、誤動作を発生させる
ことがない。従って電流は基板支持板（３）より導出し
ている第３のリード（４）より良好に第３の電極（３２
）へ流込む。

くへ）実施例 以下本発明の一実施例を第１図乃至第４図を参照しなが
ら説明する。

第１図に於いて、ショットキバリア半導体装置の基板支
持板に固着されるショットキバリアダイオード（２１）
（第２図）について先ず説明する。

第２図に示す如く、先ずＮ型の半導体基板（２２）と、
該半導体基板（２２）上に積層するＰ型の第１のエピタ
キシャル層（２３）と、前記第１のエビタキ。

シャルＪｌ（２３）に積層するＮ型の第２のエピタキシ
ャル層（２４）と、がある。

ここで前記半導体基板（２２）の比抵抗は５Ω・印で、
Ｐ型の第１のエピタキシャルＭ（２３）は比に抗２〜３
Ω・伽、厚さ１０μｍで積層され、更にその上にＮ型の
第２のエピタキシャルＪｉ！Ｊ（２４）が比抵抗０．８
±０．１Ω・印、厚さ４±０．５μｍの条件で積層され
る。

次に前記Ｎ型のエピタキシャル層（２４）に複数の島領
域（２５）を形成するＰ＋型の分離領域（２６）と、前
記島領域（２５）内にそれぞれ形成するＰ＋型のガード
領域（２７〉およびＮ＋型のコンタクト領域（２８）と
、前記ガード領域（２７）＜２７）間に形成されるバリ
アメタル電極（２９）（２９）とがある。

ここで前記Ｐ１型の分離領域＜２６）は前記Ｐ型の第２
のエピタキシャルＪ’ｆｆ１（２３）に届くまで分離拡
散される。また前記Ｐ＋型のガード領域（２７）は例え
は熱拡散法等で前記Ｐ＋型の分離領域（２６）（２６）
間のほぼ中央に形成される。またＮ“型のコンタクト領
域（２８）も熱拡散法等で、例えば第２図に示す如くＰ
＋型の分離領域（２６）とＰ＋型のガード領域（２７）
間に形成される。更に前記Ｐ＋型のガード領域（２７）
（２７）間にモリブデン、チタン、ニッケルを蒸着して
バリアメタル電極（２９）（２９）を形成する。

最後に前記一方のコンタクト領域（２８）と他方のバリ
アメタル電極（２９）とを接続する第１の電極（３０〉
と、前記他方のコンタクト領域（２８）と接続する第２
の電極（３１）と、前記一方のバリアメタル電極（２９
）と接続する第３の電極（３２）と、前記第１の電極（
３０）および第２の電極（３１）にそれぞれ接続する第
１のり一ド（１）および第２のり一ド（２）と、前記半
導体基板（２１）を固着する基板支持板（３）と、該基
板支持板（３）より導出している第３のり一ド（４）と
、前記第３の電極（２９）と基板支持板（３）とを接続
する金属細線（５）とにより本発明は構成されている。

ここで第２図を参照すると、右方のコンタクト領域（２
８）と左方のバリアメタル電極（２９）を例えばアルミ
ニウム、の蒸着等で電気的に接続する。また右方のパリ
アメクル電極（２９）と左方のコンタクト領域（２８）
もまたそれぞれ電極として上部にアルミニウムが蒸着さ
れている。

本構成は本発明の第１の特徴とするところであり、ワン
チップ化されているためペレットボンドが１回で済み、
２個のショットキバリアダイオードは同一の製造工程で
作成されるため均一な特性が形成でき、またペレットサ
イズも更に小さくなる。

また第４図の等価回路図の如く、ワンチップ化されたチ
ップ（２１）は第１図のようにリードフレームの基板支
持板（３）にペレットボンドされ、電極（３０）、（３
１〉とり一ド（１）、（２）がそれぞれワイヤボンドさ
れ、更には電極（２９）と基板支持板（３）がワイヤボ
ンドされ、その後樹脂モールドされる。

本構成は本発明の第２の特徴とするところであり、端子
として必要な電極（２９）、＜３０）、（３１）はすべ
て半導体チップ（２１）の上面に形成されており、Ｎ型
の半導体基板（２２）側は基板支持板（３）と何ら電気
的接続を必要としないようにＮ型の半導体基板（２２）
上にＰ型とＮ型の２段エピタキシャル層（２３）（２４
）を形成している。従って基板支持板（３）と前記チッ
プ（２１）をペレットボンドした際、少々の接着不良が
生じても何ら問題はない。

更に第３の特徴は前記第３の電極（２９）と基板支持板
（３）とを金属細線（５）でワイヤボンドすることであ
る。前記Ｎ型の半導体基板（２２）上にＰ型およびＮ型
のエピタキシャル層（２３）（２４）が形成されている
ので、第３の電極（２９）を介して入る電流は基板支持
板（３）を介して半導体基板（２２〉側よりチップへ侵
入することがなく、誤動作を発生させることがない。従
って第３の電極（２９）と基板支持板（３）さえ良好に
ワイヤボンドされていれば良く、基板支持板（３）と基
板（２２）が接着不良でも問題はない。

一方本発明の他の実施例を第３図に示す。これは第２図
において前記第１のエピタキシャル層く２３）と第２の
エピタキシャルｆｆ（２４）間に埋込み領域（３３）を
設け、更にＮ＋型のコンタクト領域（３４）を前記埋込
み領域（３３）まで到達するように形成したものである
。

（ト）発明の効果 以上詳述した如く、本発明の構成にすると、ペレットボ
ンドは１回で済み、片側のみの特性不良は減少するため
、組立ての歩留りが向上する。

またペレットサイズは小さくなり、更にはペレットの基
板支持板（３）への接着不良が生じても問題は無くなる
ため、更に歩留りが向上する。

またペレットサイズが小さくなるため、大電流用のペレ
ットもペレットボンドしやすくなり、またワンチップの
ため熱的にも安定する。

更に、第３の電極（２９）を基板支持板（３）にワイヤ
ボンドするためリードは３本ですむ。

【図面の簡単な説明】

第１図は本発明の一実施例を示す斜視図、第２図・第３
図は第１図で使用する半導体ペレットの断面図、第４図
はショットキバリア半導体装置の等価回路図である。 （１）は第１のリード、（２〉は第２のリード、（３）
は基板支持板、（４）は第３のリード、（５）は金属細
線、り２１）はショットキバリアダイオード、（２２）
は半導体基板、（２３）は第１のエピタキシャル層、（
２４）は第２のエピタキシャル層、（２５）は島領域、
（２６）は分離領域、（２７）はガード領域、（２８）
はコンタクト領域、（２９）はバリアメタル電極、（３
０）は第１の電極、（３１）は第２の電極、（３２）は
第３の電極である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　舒　静　失 策１　図 第２図 第４図

Claims (1)

【特許請求の範囲】
1. （１）少なくとも一導電型の半導体基板と、該半導体基
   板上に積層する逆導電型の第１のエピタキシャル層と、
   該第１のエピタキシャル層に積層する一導電型の第２の
   エピタキシャル層と、該第２のエピタキシャル層に複数
   の島領域を形成する逆導電型の分離領域と、前記島領域
   のそれぞれに形成する逆導電型のガード領域および一導
   電型のコンタクト領域と、前記ガード領域間に形成され
   るバリアメタル電極と、前記一方のコンタクト領域と他
   方のバリアメタル電極とを接続する第１の電極と、前記
   他方のコンタクト領域と接続する第２の電極と、前記一
   方のバリアメタル電極と接続する第３の電極と、前記第
   １の電極および第２の電極にそれぞれ接続する第１のリ
   ードおよび第２のリードと、前記半導体基板を固着する
   基板支持板と、該基板支持板より導出している第３のリ
   ードと、前記第３の電極と基板支持板とを接続する手段
   とを具備することを特徴としたショットキバリア半導体
   装置。