JPS589344A - 半導体外囲器 - Google Patents
半導体外囲器Info
- Publication number
- JPS589344A JPS589344A JP57074701A JP7470182A JPS589344A JP S589344 A JPS589344 A JP S589344A JP 57074701 A JP57074701 A JP 57074701A JP 7470182 A JP7470182 A JP 7470182A JP S589344 A JPS589344 A JP S589344A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- terminal
- diode
- electrically
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Bipolar Transistors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は能動要素としてサイリスタ、およびアノードが
該サイリスクのカソードに更にカソードが該サイリスク
のアノードに接続されたダイオードとを含む種類の半導
体外囲器、すなわちパッケージに関する。
該サイリスクのカソードに更にカソードが該サイリスク
のアノードに接続されたダイオードとを含む種類の半導
体外囲器、すなわちパッケージに関する。
この種の半導体パンケージの実用上の応用の１つは電気
駆動車両用モータの運転を制御するサイリスタ・チョッ
パー回路に見られる。そのような応用において、パッケ
ージ内の能動要素は１５０Ａ以上の大電流を扱わなけれ
ばならず、問題は適切なパッケージを相応の価格で製作
することにある。例えばこの種の半導体パンケージの適
切な周知の形式においては、ダイオードをサイリスタの
周囲に環状に形成して単一の半導体チップ上に集積する
。しかしこのような集積素子の製作は高い不良率を伴い
、従って製造価格が高い。また個別のサイリスクおよび
ダイオードのパッケージは大電流定格を得るために比較
的大形になるため、ダイオードおよびサイリスクのパン
ケージの間の接続が不都合に大きなインダクタンスを有
することになる。
駆動車両用モータの運転を制御するサイリスタ・チョッ
パー回路に見られる。そのような応用において、パッケ
ージ内の能動要素は１５０Ａ以上の大電流を扱わなけれ
ばならず、問題は適切なパッケージを相応の価格で製作
することにある。例えばこの種の半導体パンケージの適
切な周知の形式においては、ダイオードをサイリスタの
周囲に環状に形成して単一の半導体チップ上に集積する
。しかしこのような集積素子の製作は高い不良率を伴い
、従って製造価格が高い。また個別のサイリスクおよび
ダイオードのパッケージは大電流定格を得るために比較
的大形になるため、ダイオードおよびサイリスクのパン
ケージの間の接続が不都合に大きなインダクタンスを有
することになる。
本発明の目的は従来技術における上記の欠点を克服もし
くは軽減することである。
くは軽減することである。
従って本発明はパッケージの放熱器を形成する電気的且
つ熱的な伝導性部材と、該部材に装着され且つアノード
端子またはカソード端子の一方が該部材に電気的に接続
されたサイリスタと、該サイリスクの周囲に環状に間隔
をおいて配置されて該部材上に装着され、該サイリスタ
の上記一方の端子と反対極性の端子が該部材に電気的に
接続された複数のダイオードと、各ダイオードの他方の
端子とサイリスクの他方の端子の間に伸長して該各端子
を電気的に接続する少なくとも１個の導電要素と、サイ
リスタとダイオードを外部空間から隔離する容器と、サ
イリスクのゲートに電気的に接続され該容器の外部に露
出する接触部材とを含む半導体外囲器、すなわちパッケ
ージを提供せんとするものである。
つ熱的な伝導性部材と、該部材に装着され且つアノード
端子またはカソード端子の一方が該部材に電気的に接続
されたサイリスタと、該サイリスクの周囲に環状に間隔
をおいて配置されて該部材上に装着され、該サイリスタ
の上記一方の端子と反対極性の端子が該部材に電気的に
接続された複数のダイオードと、各ダイオードの他方の
端子とサイリスクの他方の端子の間に伸長して該各端子
を電気的に接続する少なくとも１個の導電要素と、サイ
リスタとダイオードを外部空間から隔離する容器と、サ
イリスクのゲートに電気的に接続され該容器の外部に露
出する接触部材とを含む半導体外囲器、すなわちパッケ
ージを提供せんとするものである。
上記の半導体パッケージにおいては大きな連続電流定格
の要素に分散されるため各ダイオードは比較的小さな連
続電流定格を持つ低価格のものとなり、ダイオード全体
の定格によりパンケージに所望の電流容量を持たせるこ
とができる。更に低定格のダイオードを用いることがで
きるため、各ダイオードは小形になり各ダイオード間お
よびサイリスクとの接続のインダクタンスは前記の従来
技術のパンケージより小さくすることができる。
の要素に分散されるため各ダイオードは比較的小さな連
続電流定格を持つ低価格のものとなり、ダイオード全体
の定格によりパンケージに所望の電流容量を持たせるこ
とができる。更に低定格のダイオードを用いることがで
きるため、各ダイオードは小形になり各ダイオード間お
よびサイリスクとの接続のインダクタンスは前記の従来
技術のパンケージより小さくすることができる。
好適にはサイリスクは伝導部材および／または各導電要
素から物理的に分離されてそれらに圧着するよう付勢さ
れる。
素から物理的に分離されてそれらに圧着するよう付勢さ
れる。
好適には各ダイオードは伝導部材および付属する導電要
素に接着される。
素に接着される。
好適にはサイリスタの上記他の端子に接続された中央部
と各ダイオードに接続された放射状に伸長する複数の指
部とを有する単一の導電要素において、該中央部には開
口が設けられてそこを通し、サイリスクのゲート端子が
露出し、上記接触部材が該開口を通って伸長し該ゲート
端子と電気的に接触する部分を有する。
と各ダイオードに接続された放射状に伸長する複数の指
部とを有する単一の導電要素において、該中央部には開
口が設けられてそこを通し、サイリスクのゲート端子が
露出し、上記接触部材が該開口を通って伸長し該ゲート
端子と電気的に接触する部分を有する。
図においてパッケージ内の能動要素はサイリスタ１１と
複数のダイオード１２であり、サイリスタのカソードは
各ダイオードのアノードに接続され、各ダイオードのカ
ソードはサイリスタのアノードに接続されている。モー
タを制御するサイリスタ・チョッパー回路に用いるパン
ケージの一実施例においてはサイリスタ１１は実効値１
７０Ａのサイリスクであり、それが定格２２Ａの１０個
のダイオード１２に接続されている。
複数のダイオード１２であり、サイリスタのカソードは
各ダイオードのアノードに接続され、各ダイオードのカ
ソードはサイリスタのアノードに接続されている。モー
タを制御するサイリスタ・チョッパー回路に用いるパン
ケージの一実施例においてはサイリスタ１１は実効値１
７０Ａのサイリスクであり、それが定格２２Ａの１０個
のダイオード１２に接続されている。
サイリスタ１１とダイオード１２は電気的および熱的な
伝導材料（好例として銅）で作られパフケージの放熱器
を形成する基台１３上に個別素子として装着される。基
台１３は比較的大形の円形部材１４と、そこから突出す
る環状の変形縁部１５とで構成される。基台１３はサイ
リスタの放熱台として一般に用いられる形式のものであ
るが、サイリスタ１１用として従来用いられたものより
大きな直径の部材１４を有する。それによりこの実施例
においては、サイリスタ１１の外径はわずか２５ｍｍで
あるが部材１４の直径は４５ｍｍである。部材１４の片
側に環状溝１６が設けられ、部材１４を中央部１４ａと
外周環状部１４ｂに分離している。この実施例では溝１
６の半径方向の幅は１ｍｍ、深さは１ｍｍ、内側の半径
は２５ｍｍである。
伝導材料（好例として銅）で作られパフケージの放熱器
を形成する基台１３上に個別素子として装着される。基
台１３は比較的大形の円形部材１４と、そこから突出す
る環状の変形縁部１５とで構成される。基台１３はサイ
リスタの放熱台として一般に用いられる形式のものであ
るが、サイリスタ１１用として従来用いられたものより
大きな直径の部材１４を有する。それによりこの実施例
においては、サイリスタ１１の外径はわずか２５ｍｍで
あるが部材１４の直径は４５ｍｍである。部材１４の片
側に環状溝１６が設けられ、部材１４を中央部１４ａと
外周環状部１４ｂに分離している。この実施例では溝１
６の半径方向の幅は１ｍｍ、深さは１ｍｍ、内側の半径
は２５ｍｍである。
サイリスタ１１は一方の主表面に露出するアノードと他
方の主表面に露出するカソードおよびゲートとを有して
該一方の主表面において好適には鉛９５％、錫５％のは
んだによりモリブデン製バンド１７上に固定される。サ
イリスタが接合されたパッド１７は基台１３の中央部１
４ａに接着されることなく装着され、以下に詳述するよ
うに組立てられたパンケージ内でバッド１７は中央部１
４ａに圧着されることによりサイリスタのアノードが電
気的且つ熱的に基台に接続される。
方の主表面に露出するカソードおよびゲートとを有して
該一方の主表面において好適には鉛９５％、錫５％のは
んだによりモリブデン製バンド１７上に固定される。サ
イリスタが接合されたパッド１７は基台１３の中央部１
４ａに接着されることなく装着され、以下に詳述するよ
うに組立てられたパンケージ内でバッド１７は中央部１
４ａに圧着されることによりサイリスタのアノードが電
気的且つ熱的に基台に接続される。
ダイオード１２はカソード面において好適にはやはり鉛
９５％、錫５％のはんだによりモリブデン製バンド１８
上に固定され、パッド１８は好適には鉛４０％、錫６０
％のはんだ（ダイオードをバッド上に接着する鉛９５％
、錫５％のはんだより低い融点を有する）により基台１
３の外周部１４ｂに固定される。ダイオード１２は同数
の２群に分けて外周部１４ｂ上に配置される。両群にお
いて各ダイオードは等角度で隔離され、この実施例では
各群の５個のダイオードが最低１ｍｍの間隙をもって配
置される。２群のダイオードは十分な距離をもって隔離
されるため以下に詳述するようにサイリスタ１１のゲー
ト接続のための十分な空間が確保される。
９５％、錫５％のはんだによりモリブデン製バンド１８
上に固定され、パッド１８は好適には鉛４０％、錫６０
％のはんだ（ダイオードをバッド上に接着する鉛９５％
、錫５％のはんだより低い融点を有する）により基台１
３の外周部１４ｂに固定される。ダイオード１２は同数
の２群に分けて外周部１４ｂ上に配置される。両群にお
いて各ダイオードは等角度で隔離され、この実施例では
各群の５個のダイオードが最低１ｍｍの間隙をもって配
置される。２群のダイオードは十分な距離をもって隔離
されるため以下に詳述するようにサイリスタ１１のゲー
ト接続のための十分な空間が確保される。
サイリスタ１１のカソードとダイオード１２のアノード
はそれぞれの素子の上面に露出し、それらは好適には金
メッキされた銅板で形成されたリード板１９により接続
される。リード板１９は環状の中央部１９ａを有し、そ
れより基台部１４ｂ上のダイオードと同数且つ同じ空間
的関係で配置された複数の放射延長指部１９ｂが形成さ
れている。リード板の指部１９ｂは好適にはやはり鉛９
５％、錫５％のはんだにより対応するダイオードに固定
される。但しリード板の中央部１９ａとサイリスタのカ
ソードの間には物理的な接着が関与せず、組立てられた
基台においてはリード板の中央部１９ａがサイリスタの
カソード端子に圧着される。リード板の中央部１９ａの
開口はサイリスタ１１のゲート端子の位置に合せて配置
され、且つゲートがリード板から電気的に絶縁されるよ
うにゲート端子より大きな寸法に形成される。サイリス
タのゲート端子およびカソード端子は第３図ではそれぞ
れｌｌｂとｌｌｃで示される。
はそれぞれの素子の上面に露出し、それらは好適には金
メッキされた銅板で形成されたリード板１９により接続
される。リード板１９は環状の中央部１９ａを有し、そ
れより基台部１４ｂ上のダイオードと同数且つ同じ空間
的関係で配置された複数の放射延長指部１９ｂが形成さ
れている。リード板の指部１９ｂは好適にはやはり鉛９
５％、錫５％のはんだにより対応するダイオードに固定
される。但しリード板の中央部１９ａとサイリスタのカ
ソードの間には物理的な接着が関与せず、組立てられた
基台においてはリード板の中央部１９ａがサイリスタの
カソード端子に圧着される。リード板の中央部１９ａの
開口はサイリスタ１１のゲート端子の位置に合せて配置
され、且つゲートがリード板から電気的に絶縁されるよ
うにゲート端子より大きな寸法に形成される。サイリス
タのゲート端子およびカソード端子は第３図ではそれぞ
れｌｌｂとｌｌｃで示される。
ゲート端子１１ｂへの電気的接続はリード板１９上の開
孔１９Ｃを貫通する突出部２１ａを有して形成された接
触帯２１により行われる。接触帯２１は熱的且つ電気的
に伝導性のカバー２３上に設けられた溝２２内に非導電
性のスペーサ２４で絶縁されて嵌挿される。カバー２３
は基台１３に類似の形状と寸法を有し、好例としてやは
り銅を成形したものである。従ってカバー２３は中央部
２３ａと変形環状部２３ｂを有し、中央部２３ａはリー
ド板１９の中央部１９ａを付勢してサイリスタのカソー
ド端子１１Ｃに圧着する。それによりカバー２３は外部
においてカソード端子１１ｃへの電気的接続を可能にす
ると共にパッケージの付加的な放熱器として機能する。
孔１９Ｃを貫通する突出部２１ａを有して形成された接
触帯２１により行われる。接触帯２１は熱的且つ電気的
に伝導性のカバー２３上に設けられた溝２２内に非導電
性のスペーサ２４で絶縁されて嵌挿される。カバー２３
は基台１３に類似の形状と寸法を有し、好例としてやは
り銅を成形したものである。従ってカバー２３は中央部
２３ａと変形環状部２３ｂを有し、中央部２３ａはリー
ド板１９の中央部１９ａを付勢してサイリスタのカソー
ド端子１１Ｃに圧着する。それによりカバー２３は外部
においてカソード端子１１ｃへの電気的接続を可能にす
ると共にパッケージの付加的な放熱器として機能する。
パンケージ内の能動要素はシリコンゴムの輪２５および
縁部１５，２３ｂの間で輪２５の周囲に形成された合成
樹脂製のスリーブ２６により封止される。スリーブ２６
を形成する際には縁部１５．２３ｂが弾性的に変形され
、サイリスクが基台１３とリード板１９の間に圧着され
るように基台１３とカバー２３が引寄せられる。その後
組立てられたパッケージにおいて基台１３とカバー２３
がサイリスタを圧接するようにスリーブ２６により位置
が保持される。
縁部１５，２３ｂの間で輪２５の周囲に形成された合成
樹脂製のスリーブ２６により封止される。スリーブ２６
を形成する際には縁部１５．２３ｂが弾性的に変形され
、サイリスクが基台１３とリード板１９の間に圧着され
るように基台１３とカバー２３が引寄せられる。その後
組立てられたパッケージにおいて基台１３とカバー２３
がサイリスタを圧接するようにスリーブ２６により位置
が保持される。
接触帯２１は輪２５を通して伸長しスリーブ２６内に形
成された端子部材２７に電気的に接触するように構成さ
れ、該部材により使用に際して外部回路をサイリスタ１
１のゲートに接続することができる。更に、好適にはパ
ッケージは合成樹脂製のスペーサ（図示せず）を有し、
該スペーサはダイオード１２とサイリスタ１１の間に嵌
合されてパッケージの組立中および組立後においてサイ
リスクを基台１３上の所定位置に保持する。
成された端子部材２７に電気的に接触するように構成さ
れ、該部材により使用に際して外部回路をサイリスタ１
１のゲートに接続することができる。更に、好適にはパ
ッケージは合成樹脂製のスペーサ（図示せず）を有し、
該スペーサはダイオード１２とサイリスタ１１の間に嵌
合されてパッケージの組立中および組立後においてサイ
リスクを基台１３上の所定位置に保持する。
上記のパンケージは次の要領で製作される。
モリブデン製のバッド１８が対応するダイオード１２に
はんだ付けされ、完成したダイオード群の検査の後に、
好適には正確な配置のために冶具を用いて基台１３の環
状外周部１４ｂ上の所定位置にはんだ付けされる。次に
モリブデン製バッド１７をはんだ付けしたサイリスタ１
１が基台の中央部１４ａ上に組付けられ、その後リード
板１９が中央部１９ａをサイリスクのカソード端子１１
ｂに結合し且つ指部１９ｂを対応するダイオードに結合
するように所定位置に置かれる。各指部１９ｂの対応す
るダイオード１２に面する表面上にはんだのパターンが
設けられ、リード板が配置された時に再度溶解されて指
部１９ｂがダイオード１２にはんだ付けされる。次に接
触板２１が貫通した輪２５がカバー２３と結合されて、
スペーサ２４が板２１とカバー２３の間に嵌合した状態
に接触板２１が溝２２内に装着される。次にカバー組立
部材がリード板１９上に装着され、カバーの中央部２３
ａがリード板の中央部１９ａと結合し、接触板２１の突
出部２１ａが開口１９Ｃを通ってゲート端子１１ｂに接
触する。その後カバー２３と基台１３が適当な冶具で嵌
合され、スリーブ２６が輪２５および端子部材２７の周
囲の所定位置にモールド付けされる。
はんだ付けされ、完成したダイオード群の検査の後に、
好適には正確な配置のために冶具を用いて基台１３の環
状外周部１４ｂ上の所定位置にはんだ付けされる。次に
モリブデン製バッド１７をはんだ付けしたサイリスタ１
１が基台の中央部１４ａ上に組付けられ、その後リード
板１９が中央部１９ａをサイリスクのカソード端子１１
ｂに結合し且つ指部１９ｂを対応するダイオードに結合
するように所定位置に置かれる。各指部１９ｂの対応す
るダイオード１２に面する表面上にはんだのパターンが
設けられ、リード板が配置された時に再度溶解されて指
部１９ｂがダイオード１２にはんだ付けされる。次に接
触板２１が貫通した輪２５がカバー２３と結合されて、
スペーサ２４が板２１とカバー２３の間に嵌合した状態
に接触板２１が溝２２内に装着される。次にカバー組立
部材がリード板１９上に装着され、カバーの中央部２３
ａがリード板の中央部１９ａと結合し、接触板２１の突
出部２１ａが開口１９Ｃを通ってゲート端子１１ｂに接
触する。その後カバー２３と基台１３が適当な冶具で嵌
合され、スリーブ２６が輪２５および端子部材２７の周
囲の所定位置にモールド付けされる。
第１図は半導体パッケージの断面図、第２図は第１図の
線Ａ−Ａ’に沿う断面図、第３図はパンケージ内のサイ
リスタとダイオードの配置を示す平面図、第４図はパッ
ケージ内のサイリスクとダイオードの電気的接続を行う
リード板の平面図である。 １１・・・サイリスタ、１２・・・ダイオード、１３・
・・基台、１９・・・リード板 特許出願人 ルーカス インダストリーズ ピーエル
シーＦＩＣ３゜ ＦＩＣ； ４゜ 手続補正書（方式） ％式％ １、事件の表示 昭和５Ｔ年 特許願 第７４１１
号２、 発明の名称 − 半導体外Ｈ器 ３、補正をする者 事件との関係 特許出願人 ５、補正命令の日付 昭和５１年 ｌ 月２Ｔ 目
６、補正により増加する発明の数 ８、補°正の内容 別紙のとおり
線Ａ−Ａ’に沿う断面図、第３図はパンケージ内のサイ
リスタとダイオードの配置を示す平面図、第４図はパッ
ケージ内のサイリスクとダイオードの電気的接続を行う
リード板の平面図である。 １１・・・サイリスタ、１２・・・ダイオード、１３・
・・基台、１９・・・リード板 特許出願人 ルーカス インダストリーズ ピーエル
シーＦＩＣ３゜ ＦＩＣ； ４゜ 手続補正書（方式） ％式％ １、事件の表示 昭和５Ｔ年 特許願 第７４１１
号２、 発明の名称 − 半導体外Ｈ器 ３、補正をする者 事件との関係 特許出願人 ５、補正命令の日付 昭和５１年 ｌ 月２Ｔ 目
６、補正により増加する発明の数 ８、補°正の内容 別紙のとおり
Claims (1)
- 【特許請求の範囲】 （１１放熱器を形成する電気的且つ熱的な伝導性部材と
、該部材上に装着されアノード端子またはカソード端子
の一方を該部材に電気的に接続されたサイリスクと、該
サイリスクの周囲に環状に間隔をおいて配置されて該部
材上に装着され該サイリスタの上記一方の端子と反対極
性の端子が該部材に電気的に接続された複数のダイオー
ドと、各ダイオードの他方の端子と該サイリスクの他方
の端子の間に伸長して該各端子を電気的に接続する少な
くとも１個の導電要素と、該サイリスタと該ダイオード
を外部空間から隔離する容器と、該サイリスクのゲート
に電気的に接続され該容器の外部仝こ露出する導電性接
触部材とを含むことを特徴とする半導体外囲器。 （２）上記サイリスクの上記他の端子に接続された中央
部と上記各ダイオードに接続された放射状に伸長する複
数の指部とを有する単一の導電要素が設けられ、該導電
要素の該中央部には開口が設けられ、該開口を通して該
サイリスタのゲート端子が露出し、上記接触部材が該開
口を通って伸長し該ゲート端子に電気的に接触する部分
を有することを特徴とする特許請求の範囲第１項に記載
の半導体外囲器。 （３）上記サイリスクが上記部材および／または上記各
導電要素から物理的に分離されてそれらと圧着するよう
付勢されたことを特徴とする特許請求の範囲第１項また
は第２項に記載の半導体外囲器。 （４）上記各ダイオードが上記部材および／または付属
する導電部材に接着されたことを特徴とする特許請求の
範囲第１項乃至第３項のいずれかに記載の半導体外囲器
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8113760 | 1981-05-06 | ||
| GB8113760 | 1981-05-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589344A true JPS589344A (ja) | 1983-01-19 |
Family
ID=10521590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57074701A Pending JPS589344A (ja) | 1981-05-06 | 1982-05-06 | 半導体外囲器 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0064383A3 (ja) |
| JP (1) | JPS589344A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075867U (ja) * | 1983-10-29 | 1985-05-28 | 株式会社東芝 | 空気調和機 |
| WO2000008683A1 (en) * | 1998-08-07 | 2000-02-17 | Hitachi, Ltd. | Flat semiconductor device, method for manufacturing the same, and converter comprising the same |
| JP2017510998A (ja) * | 2014-02-26 | 2017-04-13 | インフィネオン テクノロジーズ ビポラー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｂｉｐｏｌａｒ ＧｍｂＨ ＆ Ｃｏ． ＫＧ | 圧接された複数の半導体構成素子のための改良されたディスクセル |
| JP2017531924A (ja) * | 2014-10-24 | 2017-10-26 | アーベーベー・シュバイツ・アーゲー | 半導体モジュールおよび半導体モジュールのスタック配列 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59107655D1 (de) * | 1991-02-22 | 1996-05-09 | Asea Brown Boveri | Abschaltbares Hochleistungs-Halbleiterbauelement |
| JP3469304B2 (ja) * | 1994-04-12 | 2003-11-25 | 三菱電機株式会社 | 半導体装置 |
| JP3256636B2 (ja) * | 1994-09-15 | 2002-02-12 | 株式会社東芝 | 圧接型半導体装置 |
| DE19644009A1 (de) * | 1996-10-31 | 1998-05-07 | Siemens Ag | Großflächiges Hochstrommodul eines feldgesteuerten, abschaltbaren Leistungs-Halbleiterschalters |
| DE102016217007A1 (de) | 2016-09-07 | 2018-03-08 | Siemens Aktiengesellschaft | Leistungsmodul |
| EP3821463A1 (en) | 2018-07-11 | 2021-05-19 | Dynex Semiconductor Limited | Semiconductor device sub-assembly |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439454A1 (de) * | 1964-09-30 | 1969-06-19 | Siemens Ag | Gleichrichter-Anordnung |
| GB1191887A (en) * | 1966-09-02 | 1970-05-13 | Gen Electric | Semiconductor Rectifier Assemblies |
| US3483444A (en) * | 1967-12-06 | 1969-12-09 | Int Rectifier Corp | Common housing for independent semiconductor devices |
| US3513361A (en) * | 1968-05-09 | 1970-05-19 | Westinghouse Electric Corp | Flat package electrical device |
| US3719862A (en) * | 1972-03-15 | 1973-03-06 | Motorola Inc | Flexible contact members for use in high power electrical devices including a plurality of semiconductor units |
-
1982
- 1982-04-27 EP EP19820302168 patent/EP0064383A3/en not_active Withdrawn
- 1982-05-06 JP JP57074701A patent/JPS589344A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6075867U (ja) * | 1983-10-29 | 1985-05-28 | 株式会社東芝 | 空気調和機 |
| WO2000008683A1 (en) * | 1998-08-07 | 2000-02-17 | Hitachi, Ltd. | Flat semiconductor device, method for manufacturing the same, and converter comprising the same |
| JP2017510998A (ja) * | 2014-02-26 | 2017-04-13 | インフィネオン テクノロジーズ ビポラー ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｂｉｐｏｌａｒ ＧｍｂＨ ＆ Ｃｏ． ＫＧ | 圧接された複数の半導体構成素子のための改良されたディスクセル |
| JP2017531924A (ja) * | 2014-10-24 | 2017-10-26 | アーベーベー・シュバイツ・アーゲー | 半導体モジュールおよび半導体モジュールのスタック配列 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0064383A3 (en) | 1984-06-27 |
| EP0064383A2 (en) | 1982-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3256636B2 (ja) | 圧接型半導体装置 | |
| EP1234331B1 (en) | Planar hybrid diode rectifier bridge | |
| US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
| EP3226292B1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
| US5440169A (en) | Resin-packaged semiconductor device with flow prevention dimples | |
| US20220230941A1 (en) | Method of fabricating a semiconductor package | |
| JPS589344A (ja) | 半導体外囲器 | |
| US3736474A (en) | Solderless semiconductor devices | |
| US20090001555A1 (en) | Semiconductor device having metal cap | |
| US3262023A (en) | Electrical circuit assembly having wafers mounted in stacked relation | |
| US4881117A (en) | Semiconductor power device formed of a multiplicity of identical parallel-connected elements | |
| US2864980A (en) | Sealed current rectifier | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| US3789275A (en) | Alternator rectifier assemblies with resinous molded member containing circuit pattern molded therein | |
| JP3895884B2 (ja) | 半導体装置 | |
| JP3714954B2 (ja) | 高電圧ブレークオーバダイオード | |
| US3419763A (en) | High power transistor structure | |
| US5726466A (en) | Press pack power semiconductor device incorporating a plurality of semiconductor elements | |
| US3581166A (en) | Gold-aluminum leadout structure of a semiconductor device | |
| US6147410A (en) | Electronic component and method of manufacture | |
| US3654527A (en) | Unitary full wave inverter | |
| EP0081419A2 (en) | High lead count hermetic mass bond integrated circuit carrier | |
| US5473193A (en) | Package for parallel subelement semiconductor devices | |
| US3149396A (en) | Method of making semiconductor assemblies | |
| JPH07273275A (ja) | 半導体装置 |