JPS62190848A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62190848A JPS62190848A JP3413586A JP3413586A JPS62190848A JP S62190848 A JPS62190848 A JP S62190848A JP 3413586 A JP3413586 A JP 3413586A JP 3413586 A JP3413586 A JP 3413586A JP S62190848 A JPS62190848 A JP S62190848A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- contact
- layer
- trench
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000002955 isolation Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 32
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 16
- 239000000377 silicon dioxide Substances 0.000 abstract description 16
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- 229910052796 boron Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の製造方法に係わり、特にチャンネ
ルストッパを具えたフィールド酸化膜とエピタキシャル
層を貫通して半導体基板に接続されるコンタクト領域と
を同時的に形成できる半導体装置の製造方法に関する。
ルストッパを具えたフィールド酸化膜とエピタキシャル
層を貫通して半導体基板に接続されるコンタクト領域と
を同時的に形成できる半導体装置の製造方法に関する。
〈従来の技術〉
酸化膜分離型のバイポーラトランジスタのようにフィー
ルド酸化膜で素子形成領域を画成する半導体装置にあっ
ては、半導体基板とエピタキシャル層の表面とを電気的
に導通させるコンタクト領域と、フィールド酸化膜とを
形成することが必要であり、コンタクト領域の形成工程
とフィールド酸化膜の形成工程を含む従来の製造方法を
第２図（ａ）乃至（ｆ）を参照しつつ説明する。図にお
いて１はｐ型のシリコン半導体基板であり、この半導体
基板１の上にはｎ型のエピタキシャル層３が成長されて
いる。このエピタキシャル層３の表面は熱酸化されて二
酸化シリコン層５が成長されている（第２図（ａ））。
ルド酸化膜で素子形成領域を画成する半導体装置にあっ
ては、半導体基板とエピタキシャル層の表面とを電気的
に導通させるコンタクト領域と、フィールド酸化膜とを
形成することが必要であり、コンタクト領域の形成工程
とフィールド酸化膜の形成工程を含む従来の製造方法を
第２図（ａ）乃至（ｆ）を参照しつつ説明する。図にお
いて１はｐ型のシリコン半導体基板であり、この半導体
基板１の上にはｎ型のエピタキシャル層３が成長されて
いる。このエピタキシャル層３の表面は熱酸化されて二
酸化シリコン層５が成長されている（第２図（ａ））。
この二酸化シリコン層５の上にはホトレジスト７が一様
に塗布され、しかる後、ホトレジスト７は選択的に除去
されて二酸化シリコン層５の第１所定領域の表面が露出
される。こうして露出された二酸化シリコン層５の第１
所定領域を介して約６０ｋｅｙでイオン注入がなされ、
エピタキシャル層３の表面に１０１Ｓのボロンが導入さ
れる（第２図（ｂ））。
に塗布され、しかる後、ホトレジスト７は選択的に除去
されて二酸化シリコン層５の第１所定領域の表面が露出
される。こうして露出された二酸化シリコン層５の第１
所定領域を介して約６０ｋｅｙでイオン注入がなされ、
エピタキシャル層３の表面に１０１Ｓのボロンが導入さ
れる（第２図（ｂ））。
ホトレジスト７が除去された後、二酸化シリコン層５の
表面に窒化シリコン層９が被着され、この窒化シリコン
層９をパターン形成して二酸化シリコン層５の第２所定
領域の表面が露出される（第２図（Ｃ））。この二酸化
シリコン層５の第２所定領域とその下のエピタキシャル
層３とが順次選択的にエツチングで除去されて分離溝が
形成される。この後、再びリソグラフィ工程が繰り返さ
れ、分離溝の側面をホトレジスト１１で被うとともに、
分離溝の底面を選択的に露出させる。こうして露出され
た分離溝の底面にはボロンがイオン注入され、チャンネ
ルストッパの形成に備える（第２図（ｄ））。
表面に窒化シリコン層９が被着され、この窒化シリコン
層９をパターン形成して二酸化シリコン層５の第２所定
領域の表面が露出される（第２図（Ｃ））。この二酸化
シリコン層５の第２所定領域とその下のエピタキシャル
層３とが順次選択的にエツチングで除去されて分離溝が
形成される。この後、再びリソグラフィ工程が繰り返さ
れ、分離溝の側面をホトレジスト１１で被うとともに、
分離溝の底面を選択的に露出させる。こうして露出され
た分離溝の底面にはボロンがイオン注入され、チャンネ
ルストッパの形成に備える（第２図（ｄ））。
ホトレジスト１１が除去された後、窒化シリコン層９を
耐酸化層として選択酸化を行い、分離溝内に二酸化シリ
コンを成長させてフィールド酸化膜１３を形成するとと
もに、第２図（ｂ）、（ｄ）の工程でそれぞれイオン注
入されたボロンを拡散させて半導体基板１に達するコン
タクト領域１５とチャンネルストッパ１７とを形成する
（第２図（ｅ））。しかる後、二酸化シリコン層５にコ
ンタクト孔を穿設し、該コンタクト孔を介して上記コン
タクト領域１５に接続する電極１９が形成される（第２
図（ｆ））。
耐酸化層として選択酸化を行い、分離溝内に二酸化シリ
コンを成長させてフィールド酸化膜１３を形成するとと
もに、第２図（ｂ）、（ｄ）の工程でそれぞれイオン注
入されたボロンを拡散させて半導体基板１に達するコン
タクト領域１５とチャンネルストッパ１７とを形成する
（第２図（ｅ））。しかる後、二酸化シリコン層５にコ
ンタクト孔を穿設し、該コンタクト孔を介して上記コン
タクト領域１５に接続する電極１９が形成される（第２
図（ｆ））。
〈発明の解決しようとする問題点〉
しかしながら、上記従来の半導体装置の製造方法におい
ては、コンタクト領域１５を形成するためのイオン注入
（第２図（ｂ））とチャンネルストッパ１７を形成する
ためのイオン注入（第２図（ｄ））とが別個の工程で行
われていたので、イオン注入に先行するリングラフィ工
程も別個に必要となり、製造工程が複雑化し、製造原価
が上昇するという問題点があった。
ては、コンタクト領域１５を形成するためのイオン注入
（第２図（ｂ））とチャンネルストッパ１７を形成する
ためのイオン注入（第２図（ｄ））とが別個の工程で行
われていたので、イオン注入に先行するリングラフィ工
程も別個に必要となり、製造工程が複雑化し、製造原価
が上昇するという問題点があった。
したがって、本発明はコンタクト領域を形成するための
イオン注入とチャンネルストッパを形成するためのイオ
ン注入とを同時的に行えるようにして製造工程の簡素化
と製造原価の低下を図れるようにすることを目的として
いる。
イオン注入とチャンネルストッパを形成するためのイオ
ン注入とを同時的に行えるようにして製造工程の簡素化
と製造原価の低下を図れるようにすることを目的として
いる。
〈問題点を解決するための手段〉
本発明は、第２導電型のエピタキシャル層にフィールド
酸化膜により画成された素子形成領域と上記エピタキシ
ャル層の表面から第１導電型の半導体基板に達する第１
導電型のコンタクト領域とを形成方法を、上記エピタキ
シャル層を選択的にエツチングして所定深さの分離溝と
コンタクト溝とを形成する工程と、上記分離溝の側面を
ホトレジスで被い該分離溝の底面とコンタクト溝の表面
を選択的に露出させる工程と、上記分離溝の底面とコン
タクト溝の表面とに第１導電型の不純物を同時に導入す
る工程と１選択酸化法により分離溝とコンタクト溝とに
酸化膜を成長させ上記フィールド酸化膜と該フィールド
酸化膜とともに上記素子形成領域を電気的に分離するチ
ャンネルストッパと上記コンタクト領域とを形成する工
程とを含んで構成したことを要旨とする。
酸化膜により画成された素子形成領域と上記エピタキシ
ャル層の表面から第１導電型の半導体基板に達する第１
導電型のコンタクト領域とを形成方法を、上記エピタキ
シャル層を選択的にエツチングして所定深さの分離溝と
コンタクト溝とを形成する工程と、上記分離溝の側面を
ホトレジスで被い該分離溝の底面とコンタクト溝の表面
を選択的に露出させる工程と、上記分離溝の底面とコン
タクト溝の表面とに第１導電型の不純物を同時に導入す
る工程と１選択酸化法により分離溝とコンタクト溝とに
酸化膜を成長させ上記フィールド酸化膜と該フィールド
酸化膜とともに上記素子形成領域を電気的に分離するチ
ャンネルストッパと上記コンタクト領域とを形成する工
程とを含んで構成したことを要旨とする。
〈作用および効果〉
本発明においては、まず、第１導電型の半導体基板上に
成長された第２導電型のエピタキシャル層を選択的にエ
ツチングして所定深さの分離溝とコンタクト溝とを同時
に形成し、上記分離溝の側面をホトレジスで被い該分離
溝の底面とコンタクト溝の表面とを選択的に露出させる
。こうして露出された分離溝の底面とコンタクト溝の表
面とに第１導電型の不純物を同時に導入するのであるか
ら、第１導電型の不純物を導入する領域を画成するのに
必要なりソゲラフイエ程が一回でよくなり。
成長された第２導電型のエピタキシャル層を選択的にエ
ツチングして所定深さの分離溝とコンタクト溝とを同時
に形成し、上記分離溝の側面をホトレジスで被い該分離
溝の底面とコンタクト溝の表面とを選択的に露出させる
。こうして露出された分離溝の底面とコンタクト溝の表
面とに第１導電型の不純物を同時に導入するのであるか
ら、第１導電型の不純物を導入する領域を画成するのに
必要なりソゲラフイエ程が一回でよくなり。
従来例に比べ製造工程の簡素化が図られる。
一般に、半導体装置の製造工程でも、リソグラフィ工程
は、レジストの塗布、ソフトベーク、マスク合せ、露光
、現像、ハードベーク、エツチング等、多数の工程を直
列的に実行しなければならず、このリングラフィ工程を
減少させられることは、製造期間の短縮、ひいては製造
原価の低下に大きく寄与する。
は、レジストの塗布、ソフトベーク、マスク合せ、露光
、現像、ハードベーク、エツチング等、多数の工程を直
列的に実行しなければならず、このリングラフィ工程を
減少させられることは、製造期間の短縮、ひいては製造
原価の低下に大きく寄与する。
〈実施例〉
以下本発明の一実施例を第１図（ａ）乃至（ｆ）を参照
して説明する。この一実施例は本発明を酸化膜分離型の
バイポーラトランジスタ装置の製造方法に適用したもの
であり、ｐ型のシリコン半導体基板２１の上にはｎ型の
エピタキシャル層２３が２μｍ乃至３μｍ成長させられ
ており、このエピタキシャル層２３の表面部は熱酸化さ
れて二酸化シリコン層２５となっている。この二酸化シ
リコン層２５の上には窒化シリコン層２７が被着されて
おり、この窒化シリコン層２７は耐酸化層として機能す
る（第１図（ａ））、続いて、リングラフィ工程により
窒化シリコン層２７と二酸化シリコン層２５とが順次選
択的に除去され、その結果露出されたエピタキシャル層
２３が約８０００人除去され、分離溝３１とコンタクト
溝３３とが同時的に形成される（第１図（ｂ））。この
ように分離溝３１とコンタクト溝３３とが同時的に形成
されるので、これらを別個の工程で形成する場合に比べ
、リソグラフィ工程を一回減少させることができ、製造
工程の簡素化が図られる。
して説明する。この一実施例は本発明を酸化膜分離型の
バイポーラトランジスタ装置の製造方法に適用したもの
であり、ｐ型のシリコン半導体基板２１の上にはｎ型の
エピタキシャル層２３が２μｍ乃至３μｍ成長させられ
ており、このエピタキシャル層２３の表面部は熱酸化さ
れて二酸化シリコン層２５となっている。この二酸化シ
リコン層２５の上には窒化シリコン層２７が被着されて
おり、この窒化シリコン層２７は耐酸化層として機能す
る（第１図（ａ））、続いて、リングラフィ工程により
窒化シリコン層２７と二酸化シリコン層２５とが順次選
択的に除去され、その結果露出されたエピタキシャル層
２３が約８０００人除去され、分離溝３１とコンタクト
溝３３とが同時的に形成される（第１図（ｂ））。この
ように分離溝３１とコンタクト溝３３とが同時的に形成
されるので、これらを別個の工程で形成する場合に比べ
、リソグラフィ工程を一回減少させることができ、製造
工程の簡素化が図られる。
この後、窒化シリコン層２７の表面と分＃！溝３１およ
びコンタクト溝３３の表面とにホトレジスト３５を塗布
し、これをパターン形成して分離溝３１の底面とコンタ
クト溝３３の表面とを選択的に露出させる（第１図（Ｃ
））。こうして分離溝３１の底面とコンタクト溝３３の
表面とを選択的に露出させた後、約７０ｋｓｖの打ち込
みエネルギでボロンを１０１３乃至１０１４導入する（
第１図（ｄ））。このようにコンタクト溝３３を形成し
た後にコンタクト溝の表面部にボロンを打ち込むので、
コンタクト溝の表面部に打ち込まれるボロンは従来例に
比べ少なくてもよく、結晶欠陥を減少させることができ
る。
びコンタクト溝３３の表面とにホトレジスト３５を塗布
し、これをパターン形成して分離溝３１の底面とコンタ
クト溝３３の表面とを選択的に露出させる（第１図（Ｃ
））。こうして分離溝３１の底面とコンタクト溝３３の
表面とを選択的に露出させた後、約７０ｋｓｖの打ち込
みエネルギでボロンを１０１３乃至１０１４導入する（
第１図（ｄ））。このようにコンタクト溝３３を形成し
た後にコンタクト溝の表面部にボロンを打ち込むので、
コンタクト溝の表面部に打ち込まれるボロンは従来例に
比べ少なくてもよく、結晶欠陥を減少させることができ
る。
ホトレジスト３５を除去した後、窒化シリコン層２７を
耐酸化膜として選択酸化を行い、分離溝３１内にフィー
ルド酸化膜３７を成長させるとともに、コンタクト溝３
３内も二酸化シリコン３９で充たす、この選択酸化の間
に分離溝３１の底面に打ち込まれたボロンは拡散してチ
ャンネルストッパ４１を形成し、コンタクト溝３３の表
面に打ち込まれたボロンも拡散して半導体基板２１に接
続するコンタクト領域４３となる（第１図（ｅ））。こ
の後、窒化シリコン層２７は除去され、コンタクト領域
４３上の二酸化シリコン層２５にコンタクト孔が穿設さ
れ、このコンタクト孔を介してコンタクト領域４３に接
続される電極４５が形成される。
耐酸化膜として選択酸化を行い、分離溝３１内にフィー
ルド酸化膜３７を成長させるとともに、コンタクト溝３
３内も二酸化シリコン３９で充たす、この選択酸化の間
に分離溝３１の底面に打ち込まれたボロンは拡散してチ
ャンネルストッパ４１を形成し、コンタクト溝３３の表
面に打ち込まれたボロンも拡散して半導体基板２１に接
続するコンタクト領域４３となる（第１図（ｅ））。こ
の後、窒化シリコン層２７は除去され、コンタクト領域
４３上の二酸化シリコン層２５にコンタクト孔が穿設さ
れ、このコンタクト孔を介してコンタクト領域４３に接
続される電極４５が形成される。
第１図（ａ）乃至（ｆ）は本発明の一実施例の各工程を
示す断面図、第２図（ａ）乃至（ｆ）は従来例の各工程
を示す断面図である。 ２１・・・・・・・半導体基板、 ２３・・・・・・・エピタキシャル層、３１・・・・・
・・分離溝。 ３３・・・・・・・コンタクト溝。 ３５・・・・・・・ホトレジスト。 ３７・・・・・・・フィールド酸化膜、４１・・・・・
・・チャンネルストッパ、４３・・・・・・・コンタク
ト領域。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第１図 （Ｃ） （ｄ） 第１図 （り 第１図 （り 第２図 （Ｃ） （ｄ） 第２図 第２図
示す断面図、第２図（ａ）乃至（ｆ）は従来例の各工程
を示す断面図である。 ２１・・・・・・・半導体基板、 ２３・・・・・・・エピタキシャル層、３１・・・・・
・・分離溝。 ３３・・・・・・・コンタクト溝。 ３５・・・・・・・ホトレジスト。 ３７・・・・・・・フィールド酸化膜、４１・・・・・
・・チャンネルストッパ、４３・・・・・・・コンタク
ト領域。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第１図 （Ｃ） （ｄ） 第１図 （り 第１図 （り 第２図 （Ｃ） （ｄ） 第２図 第２図
Claims (1)
- 第１導電型の半導体基板上に第２導電型のエピタキシャ
ル層を成長させ該エピタキシャル層にフィールド酸化膜
により画成された素子形成領域と上記エピタキシャル層
の表面から半導体基板に達する第１導電型のコンタクト
領域とを形成する半導体装置の製造方法において、上記
エピタキシャル層を選択的にエッチングして所定深さの
分離溝とコンタクト溝とを形成する工程と、上記分離溝
の側面をホトレジスで被い該分離溝の底面とコンタクト
溝の表面を選択的に露出させる工程と、上記分離溝の底
面とコンタクト溝の表面とに第１導電型の不純物を同時
に導入する工程と、選択酸化法により分離溝とコンタク
ト溝とに酸化膜を成長させ上記フィールド酸化膜と該フ
ィールド酸化膜とともに上記素子形成領域を電気的に分
離するチャンネルストッパと上記コンタクト領域とを形
成する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3413586A JPS62190848A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3413586A JPS62190848A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190848A true JPS62190848A (ja) | 1987-08-21 |
Family
ID=12405777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3413586A Pending JPS62190848A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190848A (ja) |
-
1986
- 1986-02-18 JP JP3413586A patent/JPS62190848A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2521611B2 (ja) | ツインウェルを有するｃｍｏｓの製造方法 | |
| JPS63219152A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS62190848A (ja) | 半導体装置の製造方法 | |
| JP2533003B2 (ja) | フィ―ルド酸化膜形成方法 | |
| KR100382551B1 (ko) | 반도체 소자의 이중 딥 트렌치 형성 방법 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPH034514A (ja) | ウエハの製造方法 | |
| KR100198672B1 (ko) | 바이폴라 트랜지스터의 이중 격리영역 형성방법 | |
| JP2727576B2 (ja) | 半導体装置の製造方法 | |
| JPH03262155A (ja) | 半導体装置の製造方法 | |
| JPH0738444B2 (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH01293533A (ja) | 半導体装置の製造方法 | |
| JPS6376376A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS61268038A (ja) | 半導体装置の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPS63202935A (ja) | 素子分離領域の形成方法 | |
| JPS62281367A (ja) | 半導体装置の製造方法 | |
| JPH0423449A (ja) | 半導体装置の製造方法 | |
| JPS59177961A (ja) | 半導体装置の製造方法 | |
| JPH01204414A (ja) | 半導体装置の製造方法 | |
| JPS62147768A (ja) | バイポ−ラトランジスタ装置の製造方法 | |
| JPS63155758A (ja) | 半導体装置の製造方法 | |
| JPS63202934A (ja) | 素子分離領域の形成方法 | |
| JPS61269330A (ja) | 半導体装置の製造方法 | |
| JPS62106664A (ja) | 半導体装置の製造方法 |