JPS62190841A - 微細パタ−ン形成方法 - Google Patents
微細パタ−ン形成方法Info
- Publication number
- JPS62190841A JPS62190841A JP61034545A JP3454586A JPS62190841A JP S62190841 A JPS62190841 A JP S62190841A JP 61034545 A JP61034545 A JP 61034545A JP 3454586 A JP3454586 A JP 3454586A JP S62190841 A JPS62190841 A JP S62190841A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- layer
- etching
- fine pattern
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路の製造方法に係）、特に微細パ
ターン形成方法に関するものである。
ターン形成方法に関するものである。
従来の技術
従来のパターン形成方法において、多層レジスト法金用
いた（例えば文献ソリッド ステートテクノロジー（５
ｏｌｉｄ ５ｔａｔｅ ｔｅｃｈｎｏ、／（ｏｇｙ）７
日本版Ｓｅｐｔｅｍｂｅｉ １９８４ ）方法によれは
、第２図に示す如く、同図ａにおいて段差を有する半導
体基板１上に７オトレジスト２の下層を形成し、さらに
中間層としてＳ ｉｏ、Ｊ３ ｋ形成する。さらに上層
にフォトレジストパターン４を形成する。同図すにおい
てフォトレジストパターン４をマスクに中間層のＳ １
０２ 膜３ ｆエツチングする。同図Ｃにおいて、フォ
トレジストパターン４及び５ｌｏ２膜３ｔ−マスクに下
層の７オトレジスト２全ドライエツチングして、アスペ
クト比の高いパターンを形成していた。
いた（例えば文献ソリッド ステートテクノロジー（５
ｏｌｉｄ ５ｔａｔｅ ｔｅｃｈｎｏ、／（ｏｇｙ）７
日本版Ｓｅｐｔｅｍｂｅｉ １９８４ ）方法によれは
、第２図に示す如く、同図ａにおいて段差を有する半導
体基板１上に７オトレジスト２の下層を形成し、さらに
中間層としてＳ ｉｏ、Ｊ３ ｋ形成する。さらに上層
にフォトレジストパターン４を形成する。同図すにおい
てフォトレジストパターン４をマスクに中間層のＳ １
０２ 膜３ ｆエツチングする。同図Ｃにおいて、フォ
トレジストパターン４及び５ｌｏ２膜３ｔ−マスクに下
層の７オトレジスト２全ドライエツチングして、アスペ
クト比の高いパターンを形成していた。
発明が解決しようとする問題点
このような従来の方法では第２図Ｃに示す様に、半導体
基板１の段差によシ下層フォトレジスト２に膜厚差が生
じ、フォトレジスト２をドライエッ為に、ドライエツチ
ングの異方性を強くシ、垂直エツチングを行うとイオン
の加速電圧が高くなシ、半導体基板表面の結晶欠陥が発
生し易くなる。
基板１の段差によシ下層フォトレジスト２に膜厚差が生
じ、フォトレジスト２をドライエッ為に、ドライエツチ
ングの異方性を強くシ、垂直エツチングを行うとイオン
の加速電圧が高くなシ、半導体基板表面の結晶欠陥が発
生し易くなる。
本発明はかかる点に鑑みてなされたもので、多層レジス
ト法の特徴を生かして、下層のフォトレジストのサイド
エツチング量を押さえた高アスペクト比の微細パターン
形成方法を提供することを目的とする。
ト法の特徴を生かして、下層のフォトレジストのサイド
エツチング量を押さえた高アスペクト比の微細パターン
形成方法を提供することを目的とする。
問題点を解決するための手段
本発明は上記問題点を解決するため、下層の７オトレジ
ストをドライエツチングする除、少なくとも最も厚いフ
ォトレジストの領域がエツチングされる前に、下層フォ
トレジストのエツチング凹部の７オトレジスト露出領域
を変質層に変換し、内部フォトレジストとのエツチング
レート比を小さくシ、再度残シの７オトレジストをエツ
チングする際にサイド方向へのエツチングを押さえよう
とするものである。・ 作 用 本発明は上記した方法によシ、中間層のエツチングマス
クパターンエッヂに対してサイドエッチのない高アスペ
クト比の下層フォトレジスト断面が得られ、パターン寸
法が精度良く制御される。
ストをドライエツチングする除、少なくとも最も厚いフ
ォトレジストの領域がエツチングされる前に、下層フォ
トレジストのエツチング凹部の７オトレジスト露出領域
を変質層に変換し、内部フォトレジストとのエツチング
レート比を小さくシ、再度残シの７オトレジストをエツ
チングする際にサイド方向へのエツチングを押さえよう
とするものである。・ 作 用 本発明は上記した方法によシ、中間層のエツチングマス
クパターンエッヂに対してサイドエッチのない高アスペ
クト比の下層フォトレジスト断面が得られ、パターン寸
法が精度良く制御される。
実施例
第１図の工程は本発明の微細パターン形取方法の一実施
例を示すものである。同図ａにおいて、１１は１μｍ段
差を有する半導体基板で、１２は下層フォトレジストと
して平坦部で２μｍ 、６上で１μｍ の膜厚とし表面
をｔＸぼ平坦にさす。なお、基板１１の上部には通常絶
縁膜や導体膜が形成されている。さらに中間層として１
３のｂ １０２膜をスパッタデボあるいはスピンコード
によ９０．１μｍ形成する。さらに上層としてフォトレ
ジストパターン１４を電子ビーム露光法やＸ線るるいは
高解像度ＵＶ露光によシ微細なパターンを形成する。
例を示すものである。同図ａにおいて、１１は１μｍ段
差を有する半導体基板で、１２は下層フォトレジストと
して平坦部で２μｍ 、６上で１μｍ の膜厚とし表面
をｔＸぼ平坦にさす。なお、基板１１の上部には通常絶
縁膜や導体膜が形成されている。さらに中間層として１
３のｂ １０２膜をスパッタデボあるいはスピンコード
によ９０．１μｍ形成する。さらに上層としてフォトレ
ジストパターン１４を電子ビーム露光法やＸ線るるいは
高解像度ＵＶ露光によシ微細なパターンを形成する。
このフォトレジストパターン１４ｔ−マスクにｓ ｉｏ
２膜０，１ μｍｔ−ＲＩＥ法（Ｒｅａｃ７ｉｖｅ Ｉ
ｏｎ−Ｅｔｃｈｉｎｇ）等によシ異方性エツチングし、
寸法誤差を極力少なくする。
２膜０，１ μｍｔ−ＲＩＥ法（Ｒｅａｃ７ｉｖｅ Ｉ
ｏｎ−Ｅｔｃｈｉｎｇ）等によシ異方性エツチングし、
寸法誤差を極力少なくする。
同図すにおいて、フォトレジストパターン１４及び５ｉ
０２膜１３をマスクに、下層フォトレジスト１２を酸素
ガスを用いてＲＩＥ法等によシ垂直方向に異方性エツチ
ングし、凸部の半導体基板上の７オトレジスト１μｍが
エツチングされた時点で、フォトレジスト１２の無出部
を７レオンガスを用いてプラズマ処理し数千人の変質層
１６に変換する。続いて厚いフォトレジスト領域の残シ
１−を酸素ガスを用いてＲＩＥ法等によシ垂直方向に異
方性エツチングすることにより、フォトレジスト１４の
側面にある変質層１５と内部の７オトレジスト１４のエ
ッチ／グレート比が数分の１変質層１６が遅い為、はと
んどサイドエツチングがない高７スベクト比の微細パタ
ーンが得られる。ここで、フォトレジストパターン１４
は下層の７オトレジスト１２をエツチング中に膜厚差に
よシ除去されるが、Ｓ １０２膜１３が７オトレジスト
に対して数桁のオーダーでエツチングレート比が少ない
為そのままマスクとなる。下層の７オトレジスト１２は
高分子、低分子の樹脂で良い。またフォトレジスト１４
の露出部を変質層、ここでは酸素ガスによるＲＩＥ法に
よるエツチングレート比を高めた膜を形成する目的でフ
レオンガスを用いて×プラズマ処理したが、さらにプラ
ズマ処理後熱処理を施してエツチングレート比を高くし
たシ、りＴ：１０ ヘア センニ浸漬してフォトレジス
）１４０膜１出部を変質層に変換しても良い。またｗ、
１図すにおいてフォトレジスト１２のエツチングにおい
ては半導体基板１１の凸部が露出する前の任意の深さで
エツチングを停止しても良い。
０２膜１３をマスクに、下層フォトレジスト１２を酸素
ガスを用いてＲＩＥ法等によシ垂直方向に異方性エツチ
ングし、凸部の半導体基板上の７オトレジスト１μｍが
エツチングされた時点で、フォトレジスト１２の無出部
を７レオンガスを用いてプラズマ処理し数千人の変質層
１６に変換する。続いて厚いフォトレジスト領域の残シ
１−を酸素ガスを用いてＲＩＥ法等によシ垂直方向に異
方性エツチングすることにより、フォトレジスト１４の
側面にある変質層１５と内部の７オトレジスト１４のエ
ッチ／グレート比が数分の１変質層１６が遅い為、はと
んどサイドエツチングがない高７スベクト比の微細パタ
ーンが得られる。ここで、フォトレジストパターン１４
は下層の７オトレジスト１２をエツチング中に膜厚差に
よシ除去されるが、Ｓ １０２膜１３が７オトレジスト
に対して数桁のオーダーでエツチングレート比が少ない
為そのままマスクとなる。下層の７オトレジスト１２は
高分子、低分子の樹脂で良い。またフォトレジスト１４
の露出部を変質層、ここでは酸素ガスによるＲＩＥ法に
よるエツチングレート比を高めた膜を形成する目的でフ
レオンガスを用いて×プラズマ処理したが、さらにプラ
ズマ処理後熱処理を施してエツチングレート比を高くし
たシ、りＴ：１０ ヘア センニ浸漬してフォトレジス
）１４０膜１出部を変質層に変換しても良い。またｗ、
１図すにおいてフォトレジスト１２のエツチングにおい
ては半導体基板１１の凸部が露出する前の任意の深さで
エツチングを停止しても良い。
発明の効果
以上述べてきたように、本発明によれば、きわめて簡単
な方法でマスクエッヂに対してサイドエッチのない高ア
スペクト比の下層フォトレジスト断面が得られ、パター
ン寸法変換差がほとんどない精度良い微細なパターンに
よシ、実用的にきわめて有用である。
な方法でマスクエッヂに対してサイドエッチのない高ア
スペクト比の下層フォトレジスト断面が得られ、パター
ン寸法変換差がほとんどない精度良い微細なパターンに
よシ、実用的にきわめて有用である。
第１図ａ ”−ｃは本発明の一実施例における微細パタ
ーン形成方法を説明するための工程断面図、第２図ａ
”−’ ａは従来のパターン形成方法を説明するための
工程断面図である。 １１・・・・・・半導体基板、１２・・・・・・フォト
レジスト、１３・・・・・・Ｓ １０２膜、１４・・・
・・・フォトレジストパターン、１６・・・・・・変質
層。 代理人の氏名 弁理土中 尾 敏 男 ほか１名イｆ−
ＦＵＬＬνξ
ーン形成方法を説明するための工程断面図、第２図ａ
”−’ ａは従来のパターン形成方法を説明するための
工程断面図である。 １１・・・・・・半導体基板、１２・・・・・・フォト
レジスト、１３・・・・・・Ｓ １０２膜、１４・・・
・・・フォトレジストパターン、１６・・・・・・変質
層。 代理人の氏名 弁理土中 尾 敏 男 ほか１名イｆ−
ＦＵＬＬνξ
Claims (1)
- 半導体基板上全面に樹脂層を形成し、さらに選択的にこ
の樹脂層のエッチングマスクパターンを形成し、異方性
ドライエッチングにより、前記樹脂層を任意の深さまで
エッチングマスクエッヂに対して垂直にエッチングし、
凹部を形成する工程と、前記樹脂層の凹部において少な
くとも側面を変質層に変換処理し、内部樹脂よりエッチ
ングレート比を小さくする工程と、異方性ドライエッチ
ングにより、前記樹脂層の凹部底面に残つている樹脂を
除去することにより、前記エッチングマスクパターンの
エッヂに対して垂直な側面を有する樹脂層を形成する工
程を有してなる微細パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034545A JPS62190841A (ja) | 1986-02-18 | 1986-02-18 | 微細パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034545A JPS62190841A (ja) | 1986-02-18 | 1986-02-18 | 微細パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190841A true JPS62190841A (ja) | 1987-08-21 |
Family
ID=12417274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034545A Pending JPS62190841A (ja) | 1986-02-18 | 1986-02-18 | 微細パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007262896A (ja) * | 2006-03-27 | 2007-10-11 | Nissan Motor Co Ltd | Ｄｐｆ再生制御装置及びｄｐｆ再生制御方法 |
-
1986
- 1986-02-18 JP JP61034545A patent/JPS62190841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007262896A (ja) * | 2006-03-27 | 2007-10-11 | Nissan Motor Co Ltd | Ｄｐｆ再生制御装置及びｄｐｆ再生制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4589952A (en) | Method of making trenches with substantially vertical sidewalls in silicon through reactive ion etching | |
| KR101139302B1 (ko) | 리버스 톤 공정을 사용하는 리세스형 구조물 형성 방법 | |
| JPS6339892B2 (ja) | ||
| TW505976B (en) | Method for forming micro-pattern of semiconductor device | |
| JPS62190841A (ja) | 微細パタ−ン形成方法 | |
| JPH0466345B2 (ja) | ||
| JPH03104181A (ja) | 第３族・第５族化合物半導体構造のミラー・フアセツトのエツチング方法及びエツチング・マスクの形成方法 | |
| JP3862965B2 (ja) | 加工方法 | |
| KR20010062786A (ko) | 전자빔마스크, 그 제조방법 및 노광방법 | |
| JP4967630B2 (ja) | インプリントモールドおよびインプリントモールド製造方法 | |
| JPH0529211A (ja) | 多層レジスト法 | |
| JP2909317B2 (ja) | フォトマスク | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| JPH0629968B2 (ja) | パタ−ン形成法 | |
| US6348288B1 (en) | Resolution enhancement method for deep quarter micron technology | |
| JPS6211491B2 (ja) | ||
| JPS6339893B2 (ja) | ||
| JP3257130B2 (ja) | エッジ強調型位相シフトマスクの製造方法 | |
| JPH0561185A (ja) | フオトマスク | |
| JPH11305023A (ja) | シリコン回折格子の製造方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPH0738386B2 (ja) | エツチング方法 | |
| KR960002507A (ko) | 마스크 및 그 제조방법 | |
| JPH0312452B2 (ja) | ||
| JPS62259445A (ja) | パタ−ン形成方法 |