JPS6218870A - Phase synchronizing device - Google Patents

Phase synchronizing device

Info

Publication number
JPS6218870A
JPS6218870A JP15967785A JP15967785A JPS6218870A JP S6218870 A JPS6218870 A JP S6218870A JP 15967785 A JP15967785 A JP 15967785A JP 15967785 A JP15967785 A JP 15967785A JP S6218870 A JPS6218870 A JP S6218870A
Authority
JP
Japan
Prior art keywords
phase
signal
synchronization
synchronizing
synchronization signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15967785A
Other languages
Japanese (ja)
Inventor
Sotofumi Minamide
南出 外史
Kenji Kawabata
川端 健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15967785A priority Critical patent/JPS6218870A/en
Publication of JPS6218870A publication Critical patent/JPS6218870A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To switch plural monitor cameras smoothly at low cost by providing a synchronizing separating means which extracts a synchronizing signal from video outputs obtained from plural monitor cameras by receiving a reference clock signal and a phase comparing means which compares the phase of the synchronizing signal with the phase of the reference synchronizing signal. CONSTITUTION:The reference synchronizing signal A is inputted to the phase comparators 13a and 13b of a trailing stage. The phase comparator 13a compares with the phase of a reference synchronizing signal A with the phase of a synchronizing signal D from a synchronizing separating circuit 14a and the phase comparator 13a also compares the phase of the reference signal A with the phase of a synchronizing signal E from a synchronizing separating circuit 14b respectively. Consequently, output signals F and G corresponding to phase differences between the phase-compared synchronizing signals are led out of the phase comparators 13a and 13b. A reset signal H is supplied to a synchronizing signal generator 2 for said monitor cameras 1 and 11 through output circuits 18a and 18b, which are therefore synchronized with each other.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、連係して使用される複数の監視カメラ間の同
期をとるための位相同期装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a phase synchronization device for synchronizing a plurality of surveillance cameras used in conjunction.

〔従来技術〕[Prior art]

従来、固体撮像素子を有する監視カメラでは、モニター
テレビと一対で使用されるものが多く、この場合には監
視カメラ内部に基準クロック信号発生器を備えた内部同
期方式が採用されていた。
Conventionally, many surveillance cameras having a solid-state image sensor are used in pairs with a monitor television, and in this case, an internal synchronization method in which a reference clock signal generator is provided inside the surveillance camera has been adopted.

この内部同期方式では、特に外部信号との同期化はない
ため、上記監視カメラに使用される同期信号発生用IC
にも外部の同期信号により動作し得る機能を備えたもの
が少なかった。しかしながら、近年では銀行等において
、複数の監視カメラを設置し、この複数の監視カメラを
切り換えることにより、1つのモニターテレビ或いは上
記監視カメラの数より少ない数のモニターテレビにより
監視するという構成への改善が要望されるに至った。
In this internal synchronization method, there is no particular synchronization with external signals, so the synchronization signal generation IC used in the above surveillance camera
However, there were few devices equipped with a function that could be operated using an external synchronization signal. However, in recent years, banks and other facilities have improved their configuration by installing multiple surveillance cameras and switching between the multiple surveillance cameras to monitor using one monitor TV or a smaller number of monitor TVs than the number of above-mentioned surveillance cameras. has come to be requested.

ところが、上記従来の構成では、複数の監視カメラから
の映像を切り換えて監視するときに、上記各監視カメラ
間の同期がとられていないため、モニターテレビの画面
が流れるという同期ずれを生じる問題を有していた。ま
た上記監視カメラ内に設けられた、外部からの同期信号
により同期されるという機能を有しない同期信号発生器
により同期をとるためには、前記同期信号発生用rcを
改造するしか方法がなかった。このため、大幅なコスト
アンプが必要となる等の欠点を有していた。
However, with the conventional configuration described above, when switching between images from multiple surveillance cameras for monitoring, each of the surveillance cameras is not synchronized, resulting in the problem of synchronization lag in which the monitor TV screen is played. had. In addition, in order to achieve synchronization using a synchronization signal generator installed in the surveillance camera that does not have the function of synchronizing with an external synchronization signal, the only way to achieve synchronization is to modify the synchronization signal generating RC. . For this reason, it has disadvantages such as requiring a large cost amplifier.

〔発明の目的〕[Purpose of the invention]

本発明は、上記従来の問題点を考慮してなされたもので
あって、連係して使用される複数の監視カメラ間の同期
をとることにより、上記各監視カメラからの映像を円滑
に切り換えることができる位相同期装置の提供を目的と
するものである。
The present invention has been made in consideration of the above-mentioned conventional problems, and it is possible to smoothly switch images from each of the above-mentioned monitoring cameras by synchronizing the plurality of monitoring cameras used in conjunction. The purpose of this invention is to provide a phase synchronization device that can perform the following steps.

〔発明の構成〕[Structure of the invention]

本発明の位相同期装置は、内部に同期信号発生手段を有
する複数の監視カメラ間の同期をとる位相同期装置であ
って、基準クロック信号発生手段と、この基準クロック
信号を受けて基準同期信号を発生する同期信号発生手段
と、上記基準クロ。
The phase synchronization device of the present invention is a phase synchronization device that synchronizes a plurality of surveillance cameras having a synchronization signal generation means therein, and includes a reference clock signal generation means and a reference clock signal that receives the reference clock signal and generates a reference synchronization signal. A synchronizing signal generating means to generate and the reference clock.

り信号を受けた上記複数の監視カメラから得た映像出力
に含まれる同期信号を取り出す同期分離手段と、上記同
期信号と上記基準同期信号の位相を比較する位相比較手
段と、上記位相比較される各同期信号間に位相ずれが存
在するときの上記位相比較器からの出力信号により、上
記各監視カメラにリセット信号を出力するリセット信号
発生手段を備え、各監視カメラ間の同期をとることがで
きるように構成したことを特徴とするものである。
a synchronization separation means for extracting a synchronization signal included in video outputs obtained from the plurality of surveillance cameras that have received the signal; a phase comparison means for comparing the phases of the synchronization signal and the reference synchronization signal; A reset signal generating means is provided for outputting a reset signal to each of the surveillance cameras according to the output signal from the phase comparator when there is a phase shift between the respective synchronization signals, and synchronization between the surveillance cameras can be achieved. It is characterized by being configured as follows.

〔実施例1〕 本発明の一実施例を第1図及び第2図に基づいて以下に
説明する。
[Example 1] An example of the present invention will be described below based on FIGS. 1 and 2.

第1図は監視カメラ1とこの監視カメラに接続された位
相同期装置8のプロ、り図を示したものである。監視カ
メラ1には同期信号発生器2が設けられており、この同
期信号発生器2にはドライバ3が接続されている。上記
ドライバ3は次段に設けられた固体撮像素子4を駆動す
るためのものであり、上記固体撮像素子4には、この固
体撮像素子4からの出力を増幅するための増幅器5が接
続されている。上記増幅器5には同期信号入力回路6が
接続されており、この同期信号入力回路6には出力回路
7及び上記同期信号発生器2が接続されている。一方、
位相同期装置8には、基準クロック信号を発生するため
の水晶発振器9が設けられており、この水晶発振器9は
出力回路10a・10bと接続されている。上記出力回
路10aは前記監視カメラ1の同期信号発生器2に接続
されており、上記出力回路10bは前記監視カメラ1と
同一の回路構成を有する別の監視カメラ11の図示しな
い同期信号発生器に接続されている。
FIG. 1 shows a schematic diagram of a surveillance camera 1 and a phase synchronization device 8 connected to the surveillance camera. The surveillance camera 1 is provided with a synchronization signal generator 2, and a driver 3 is connected to the synchronization signal generator 2. The driver 3 is for driving the solid-state image sensor 4 provided at the next stage, and the solid-state image sensor 4 is connected to an amplifier 5 for amplifying the output from the solid-state image sensor 4. There is. A synchronizing signal input circuit 6 is connected to the amplifier 5, and an output circuit 7 and the synchronizing signal generator 2 are connected to the synchronizing signal input circuit 6. on the other hand,
The phase synchronizer 8 is provided with a crystal oscillator 9 for generating a reference clock signal, and this crystal oscillator 9 is connected to output circuits 10a and 10b. The output circuit 10a is connected to a synchronization signal generator 2 of the surveillance camera 1, and the output circuit 10b is connected to a synchronization signal generator (not shown) of another surveillance camera 11 having the same circuit configuration as the surveillance camera 1. It is connected.

また、上記水晶発振器9には、水晶発振器9から発生さ
れる基準クロック信号より分周して基準同期信号を得る
ための同期信号発生器12が接続されている。同期信号
発生器12には位相比較器13a ・13bが接続され
ており、これらの位相比較器13a  ・13bにはそ
れぞれ、監視カメラド11の映像出力から同期信号を取
り出すための同期分離回路14a  ・14bが接続さ
れている。
Further, the crystal oscillator 9 is connected to a synchronization signal generator 12 for frequency-dividing the reference clock signal generated from the crystal oscillator 9 to obtain a reference synchronization signal. Phase comparators 13a and 13b are connected to the synchronization signal generator 12, and each of these phase comparators 13a and 13b has a synchronization separation circuit 14a and 14b for extracting a synchronization signal from the video output of the surveillance camera card 11. is connected.

上記同期分離回路14a  ・14bには、前記監視カ
メラド11の各出力回路7がそれぞれ接続されている。
Each output circuit 7 of the surveillance camera card 11 is connected to the synchronization separation circuits 14a and 14b, respectively.

上記の位相比較器13a  ・13bはそれぞれ、これ
らの位相比較器13a  ・13bの出力がハザードと
みなされるパルス幅の信号を除去する積分器15a  
・15bと接続されている。これらの積分器15a  
・15bはこれら両禎分器の論理和をとるOR回路16
と接続されている。このOR回路16は、OR回路16
の出力信号を微分波形とする微分回路17と接続されて
いる。上記積分器15a  ・15b10R回路16及
び微分回路17によりリセット信号発生手段が構成され
ており、上記位相比較器13a−13bにて位相比較さ
れる各同期信号間に位相ずれが存在するとき、リセット
信号が発せられる。この微分回路17には、出力回路1
8a  ・18bが接続されており、これらの出力回路
18a・18bはそれぞれ、前記監視カメラド11の各
同期信号発生器2に接続されている。
The above-mentioned phase comparators 13a and 13b each have an integrator 15a that removes a signal whose pulse width is considered to be a hazard from the output of these phase comparators 13a and 13b.
- Connected to 15b. These integrators 15a
・15b is an OR circuit 16 that takes the logical sum of these two dividers.
is connected to. This OR circuit 16 is
The differential circuit 17 is connected to a differential circuit 17 which generates a differential waveform from the output signal. The integrator 15a/15b10R circuit 16 and the differentiating circuit 17 constitute a reset signal generating means, and when there is a phase shift between the synchronization signals whose phases are compared by the phase comparators 13a and 13b, the reset signal is generated. is emitted. This differentiating circuit 17 includes an output circuit 1
8a and 18b are connected, and these output circuits 18a and 18b are connected to each synchronizing signal generator 2 of the surveillance camera card 11, respectively.

上記の構成において、監視カメラド11及び位相同期装
置8の起動時には上記監視カメラド11間は非同期とな
っている。位相同期装置8の水晶発振器9から発生され
た基準クロック信号は、出力回路10a  ・10bを
介して監視カメラド11の各同期信号発生器2に入力さ
れる。この同期信号発生器2は上記基準クロック信号よ
り分周して得られた同期信号を同期信号入力回路6に出
力する。固体撮像素子4では映像信号が発生されており
、この映像信号は増幅器5にて増幅された後、上記同期
信号入力回路6に加えられる。この同期信号入力回路6
からは上記映像信号及び前記同期信号発生器2から得た
同期信号により、出力回路7を介して第2図のBに示す
ような映像出力が得られる。別の監視カメラ11からは
同様にCで示すような映像出力が得られる。上記監視カ
メラド11より得られた各々非同期となっている映像出
力B−Cは位相同期装置8の同期分離回路14a  ・
14bに入力され、この同期分離回路14a・14bに
てそれぞれD−Eに示す同期信号成分のみ分離して取り
出され、位相比較器13a ・13bに出力される。一
方、前記水晶発振器9より発生された基準クロック信号
からは、同期信号発生器12にて分周されることにより
Aに示すような基準同期信号が得られる。この基準同期
信号Aは次段の位相比較器13a  ・13bに入力さ
れる。上記位相比較器13aでは上記基準同期信号Aと
前記同期分離回路14aからの同期信号りが、また上記
位相比較器13aでは上記基準同期信号Aと前記同期分
離回路14bからの同期信号Eがそれぞれ位相比較され
る。これにより、上記位相比較器13a  ・13bか
らはそれぞれF・Gに示す、上記位相比較された各同期
信号間の位相差に相当する出力信号が取り出される。積
分器15a ・15bでは、上記の出力信号F−Gより
一定パルス幅以上の信号のみ取り出され、OR回路16
にて上記両積分器からの出力信号の論理和がとられる。
In the above configuration, when the monitoring camera card 11 and the phase synchronization device 8 are activated, the monitoring camera card 11 is asynchronous. The reference clock signal generated from the crystal oscillator 9 of the phase synchronizer 8 is input to each synchronizing signal generator 2 of the surveillance camera card 11 via output circuits 10a and 10b. The synchronization signal generator 2 outputs a synchronization signal obtained by dividing the frequency of the reference clock signal to the synchronization signal input circuit 6. A video signal is generated by the solid-state image sensor 4, and after being amplified by the amplifier 5, it is applied to the synchronization signal input circuit 6. This synchronization signal input circuit 6
From the video signal and the synchronization signal obtained from the synchronization signal generator 2, a video output as shown in FIG. 2B is obtained via the output circuit 7. A video output as shown by C is similarly obtained from another surveillance camera 11. The asynchronous video outputs B-C obtained from the surveillance camera 11 are sent to the synchronization separation circuit 14a of the phase synchronization device 8.
14b, the synchronization separation circuits 14a and 14b separate and extract only the synchronization signal components indicated by DE, respectively, and output them to the phase comparators 13a and 13b. On the other hand, a reference clock signal generated by the crystal oscillator 9 is frequency-divided by a synchronization signal generator 12 to obtain a reference synchronization signal as shown in A. This reference synchronization signal A is input to the next stage phase comparators 13a and 13b. The phase comparator 13a receives the reference synchronization signal A and the synchronization signal from the synchronization separation circuit 14a, and the phase comparator 13a receives the reference synchronization signal A and the synchronization signal E from the synchronization separation circuit 14b. be compared. As a result, output signals corresponding to the phase difference between the phase-compared synchronizing signals are taken out from the phase comparators 13a and 13b, respectively, as indicated by F and G. In the integrators 15a and 15b, only signals having a pulse width or more than a certain pulse width are extracted from the above output signal FG, and the OR circuit 16
The output signals from both of the integrators are logically summed at .

このOR回路16の出力信号は微分回路17に入力され
、ここで微分されることによりHに示すリセット信号と
なる。このリセット信号Hは出力回路18a  ・18
bを介して前記監視カメラド11の各同期信号発生器2
に供給され、これにより、上記監視カメラド11間の同
期化が行われる。尚、新たに別の監視カメラが上記位相
同期装置8に接続されたときにも、上述の実施例と同様
の過程により各監視カメラ間の同期化が行われる。
The output signal of this OR circuit 16 is input to a differentiating circuit 17, where it is differentiated and becomes a reset signal indicated by H. This reset signal H is output to the output circuit 18a/18
Each synchronization signal generator 2 of the surveillance camera card 11 via b
This synchronizes the surveillance cameras 11. Note that even when another surveillance camera is newly connected to the phase synchronization device 8, the synchronization between the surveillance cameras is performed by the same process as in the above-described embodiment.

〔発明の効果〕〔Effect of the invention〕

本発明の位相同期装置は、以上のように、連係して使用
される複数の監視カメラに基準クロック信号を送出し、
この基準クロック信号により得られた上記複数の監視カ
メラからの同期信号を、基準同期信号と位相比較し、上
記両者間に位相ずれが存在するときにはリセット信号を
発して上記各監視カメラ間の同期をとる構成である。こ
のため、上記各監視カメラ間の位相関係が常に監視され
ており、高い信頼性が得られるものである。さらに、上
記監視カメラの改良が必要ではなくなり、低コストにて
上記複数の監視カメラの円滑な切り換えを実現し得る等
の効果を奏する。
As described above, the phase synchronization device of the present invention sends a reference clock signal to a plurality of surveillance cameras that are used in conjunction,
The phase of the synchronization signals from the plurality of surveillance cameras obtained using this reference clock signal is compared with the reference synchronization signal, and if there is a phase shift between the two, a reset signal is issued to synchronize the surveillance cameras. This is the configuration to take. Therefore, the phase relationship between the monitoring cameras is constantly monitored, and high reliability can be obtained. Further, there is no need to improve the surveillance camera, and smooth switching between the plurality of surveillance cameras can be achieved at low cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す位相同期装置と監視カ
メラのブロック図、第2図は第1図に示した位相同期装
置の各回路及び監視カメラからの出力信号を示すグラフ
である。 1・1工は監視カメラ、8は位相同期装置、9は水晶発
振器、12は同期信号発生器、13a  ・13bは位
相比較器、14a  ・14bは同期分離回路、15a
15bは積分器、16はOR回路、17は微分回路であ
る。 、′〕1図 第2図
FIG. 1 is a block diagram of a phase synchronization device and a surveillance camera showing an embodiment of the present invention, and FIG. 2 is a graph showing output signals from each circuit of the phase synchronization device and the surveillance camera shown in FIG. 1. . 1 and 1 are surveillance cameras, 8 is a phase synchronizer, 9 is a crystal oscillator, 12 is a synchronization signal generator, 13a and 13b are phase comparators, 14a and 14b are synchronization separation circuits, 15a
15b is an integrator, 16 is an OR circuit, and 17 is a differential circuit. ,'〕Figure 1Figure 2

Claims (1)

【特許請求の範囲】[Claims] 1、内部に同期信号発生手段を有する複数の監視カメラ
間の同期をとる位相同期装置であって、基準クロック信
号発生手段と、この基準クロック信号を受けて基準同期
信号を発生する同期信号発生手段と、上記基準クロック
信号を受けて上記複数の監視カメラから得た映像出力に
含まれる同期信号を取り出す同期分離手段と、この同期
信号と上記基準同期信号の位相を比較する位相比較手段
と、上記位相比較される各同期信号間に位相ずれが存在
するときの上記位相比較器からの出力信号により、上記
各監視カメラにリセット信号を出力するリセット信号発
生手段とを備えたことを特徴とする位相同期装置。
1. A phase synchronizer that synchronizes a plurality of surveillance cameras having a synchronization signal generation means therein, which includes a reference clock signal generation means and a synchronization signal generation means that receives the reference clock signal and generates a reference synchronization signal. a synchronization separation means for receiving the reference clock signal and extracting a synchronization signal included in video outputs obtained from the plurality of surveillance cameras; a phase comparison means for comparing the phase of the synchronization signal and the reference synchronization signal; and reset signal generating means for outputting a reset signal to each of the surveillance cameras based on the output signal from the phase comparator when there is a phase shift between the synchronization signals to be phase-compared. Synchronizer.
JP15967785A 1985-07-17 1985-07-17 Phase synchronizing device Pending JPS6218870A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15967785A JPS6218870A (en) 1985-07-17 1985-07-17 Phase synchronizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15967785A JPS6218870A (en) 1985-07-17 1985-07-17 Phase synchronizing device

Publications (1)

Publication Number Publication Date
JPS6218870A true JPS6218870A (en) 1987-01-27

Family

ID=15698915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15967785A Pending JPS6218870A (en) 1985-07-17 1985-07-17 Phase synchronizing device

Country Status (1)

Country Link
JP (1) JPS6218870A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04175069A (en) * 1990-11-08 1992-06-23 Matsushita Electric Ind Co Ltd Synchronizing phase matching device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04175069A (en) * 1990-11-08 1992-06-23 Matsushita Electric Ind Co Ltd Synchronizing phase matching device

Similar Documents

Publication Publication Date Title
JPS6218870A (en) Phase synchronizing device
US6727957B1 (en) External synchronizing system and camera system using thereof
JPS6218871A (en) Phase synchronizing device
JP2647876B2 (en) Standard frequency generation circuit
KR100304891B1 (en) Flat Panel Display System
JP2730031B2 (en) Drive circuit for solid-state image sensor
JP3219160B2 (en) Television signal processor
JPS62179280A (en) Video selecting device with video synchronizing function
JP4178684B2 (en) External synchronization system and camera system using the same
KR0147315B1 (en) Synchronizing circuit for a video camera
KR920001109B1 (en) Vdp still signal detecting circuit
JPS61261973A (en) Frame synchronizing separator circuit
JPH08265622A (en) Television camera with power supply superimposing system
JPH0686134A (en) Image pickup device
JPH09244586A (en) Video display device
JPH0659656A (en) Screen saver by hardware
JPS6187475A (en) Horizontal synchronizing circuit
JPH02283171A (en) Vertical synchronizing separator circuit
JPH0522744A (en) Pll circuit
JPH0650908B2 (en) Image division multiplexing method
JPS6155833B2 (en)
JPH0413375A (en) Synchronizing separator circuit
JPS6218872A (en) Phase synchronizing device
JPS63227280A (en) Synchronizing separator circuit
JPS62107576A (en) Picture display device