JPS62188578A - 同期オフセツト信号処理回路 - Google Patents

同期オフセツト信号処理回路

Info

Publication number
JPS62188578A
JPS62188578A JP61030136A JP3013686A JPS62188578A JP S62188578 A JPS62188578 A JP S62188578A JP 61030136 A JP61030136 A JP 61030136A JP 3013686 A JP3013686 A JP 3013686A JP S62188578 A JPS62188578 A JP S62188578A
Authority
JP
Japan
Prior art keywords
offset
circuit
signal
level
normal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61030136A
Other languages
English (en)
Inventor
Yasuhiro Muramatsu
村松 泰弘
Koichi Minemura
峯村 幸一
Akinobu Masuko
昭宣 増子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61030136A priority Critical patent/JPS62188578A/ja
Publication of JPS62188578A publication Critical patent/JPS62188578A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、有料テレビジョン番組を放映する例えばケ
ーブルテレビジョン(以下CATVと称する)放送シス
テム【採用される同期オフセット処理回路に関する。
〔発明の技術的背景〕
CATVシステムにおいて、有料番組の盗視聴を防止す
るために、テレビジラン信号の同期部分に故意にオフセ
ットを施しく以下同期オフセット信号と称する)放映す
る方法がある。同期オ7セツト信号は、すべての同期部
分がオフセットされるのではなく、たとえば第5図に示
すように、オフセット部(A)とノーマル部(B)とが
不連続性を持って処理されている。、そして、どの位置
をオフセット処理したかを示す情報は、この同期オフセ
ット信号を元の信号に復元するためのキー情報として例
えば垂直同期部に重畳されている。
従って、上記同期オフセット信号を元の信号に復元する
には、キー情報に基づいて、オフセット部をノーマルの
レベルに復元する必要がある。
オフセット部をノーマルのレベルにする従来の同期オフ
セット処理回路は、第4図に示すような構成であるが、
この回路によると、第5図(b) K示すように、(デ
スタルレベル(図示の破線で囲む部分)や同期先頭部に
レベルずれが生じ、このため画面にすしが生じ念シ、明
るさにむらが生じることがある。
第4図の回路について説明すると、同期オフセット信号
は、端子11を介してトランジスタ12のベースに供給
され、増幅されたのち、このトランジスタ12のエミッ
タからとりだされ、次段のトランジスタ13の4−スに
供給される。
このトランジスタ130ペースには、抵抗14を介して
トランジスタ15のコレクタが接続すれておシ、トラン
ジスタ13の直流ペース電位を制御できるように構成さ
れている。即ち、トランジスタ150ペースには、端子
16、微分回路17を介してキー情報信号が与えられる
もので、オフセットした同期部分で例えばハイレベルの
キーノ譬ルスが与えられる。
従って、今、第5図(a) K示すように、同期オフセ
ット信号のオフセット部がノーマル部よシも高いレベル
にオフセットされているものとすると、キーパルスによ
ってトランジスタ15がオンしたときに、このオフセッ
ト部はノーマル部のレベルにシフトされる。
上記従来の回路によると、入力同期オフセット信号に直
流レベルの変動が生じていたシすると、第5図(b)に
示すように、復元したビデオ信号のペデスタルレベルや
同期先頭部にレベルのずれが生じ、これが画質に悪影響
を及ぼすことがある。
〔発明の目的〕
この発明は上記の事情に鑑みてなされたもので、同期オ
フセット信号のオフセット部の復元性を安定で正確なも
のとし、画質向上に寄与し得る同期オフセット処理回路
を提供することを目的とする。
〔発明の概要〕
この発明は、例えば第1図に示すように、同期オフセッ
ト信号の入力回路人1、レベル処理ラインA2、出力回
路A3、レベル制御回路A4を有する同期オフセット処
理回路において、オフセット部と、非オフセット部(ノ
ーマル部)に対応した同期信号を、復元信号の中からサ
ングルアンドホールド回路33.34に別々にサングル
し、各ホールド電圧Vl、V2(復元が正確ならば同じ
値)の差を演算回路人6で涙算し、との差が所定の値に
安定するように前記制御回路人4の直流バイアス部(抵
抗39、トランジスタ38)を自動的に調整するもので
ある。
〔発明の実施例〕
以下この発明の実施例を図面を参照して説明する。
第1図はこの発明の一実施例であ夛、入力端子21には
同期オフセット信号、つまシ水平同期部分が不連続性を
以ってオフセットされたビデオ信号が供給される。この
入力端子21の信号は、トランジスタ220ペースに供
給され、増幅されてそのコレクタから導出される。この
トランジスタ22は、エミッタが抵抗23を介して電源
端子24に接続され、コレクタが抵抗25を介して接地
されている。このトランジスタ22のコレクタから導出
された信号は、次段のトランジスタ260ペースに供給
される。このトランジスタ26のコレクタは、電源端子
24に接続され、エミッタは抵抗27を介して接地され
るとともに、結合コンデンサ28を介して出力端子29
に接続されている。を念、このトランジスタ26のエミ
ッタは、抵抗30を介したのち、アナログスイッチ回路
31.32の入力端に接続されている。
アナログスイッチ回路31.32の出力端は、それぞれ
ホールド回路を形成するコンデンサ33.34を介して
接地される。そして、コンデンサ33の端子は、演算増
幅器35の正入力端子に接続され、コンデンサ34の端
子は抵抗36を介して演算増幅635の負入力端子に接
続される。従って、今、コンデンサ33.34の端子電
圧をVl、Vlとすると、この演算増幅器35からは、
l Vl−Vl lの演算出力が得られる。
上記演算増幅器35の出力は、抵抗32を介してトラン
ジスタ38のペースに供給される。
このトランジスタ38は、そのベースが抵抗39を介し
て接地され、コレクタかトランジスタ260ペースに接
続され、エミ、りが抵抗4Qを介してトランジスタ41
のコレクタに接続されている。このトランジスタ41は
、同期オフセット信号を元のビデオ信号に復元するため
に、キー情報信号でドライブされるもので、そのエミッ
タは接地され、そのペースは、抵抗42、コンデンサ4
3の並列回路を介してキー情報信号の入力端子44fl
C接続されている。
この発明の一実施例は上記の如く構成され、同期オフセ
ット信号を元のビデオ信号に復元するための原理は、従
来の回路と変シはないが、この発明では、サンプルアン
ドホールド回路人へこのサンプルアンドホールド回路A
50ホールド電圧Vl、Vlの差を演算する演算回路人
6を設け、この演算回路A6の出力で、バイアス制御回
路人4のバイアスを制御する点に特徴を有する。即ち、
第2図は、上記の回路の動作を説明するのに示したタイ
ミングチャートであシ、同図(a)は同期オフセット信
号、同図(b)は、端子44に供給されるキー情報信号
、同図(c)は、端子46VC供給されるサングルノ々
ルスであシノーマル部に対応し、同図(d)は端子45
に供給されるサンプル)lルスであ)オフセット部に対
応する。この結果、コンデンサ33には、ノーマル部に
対応した同期信号の電圧レベルがサンプルされ、コンデ
ンサ34にはオフセット部に対応した同期信号の電圧レ
ベルがサンプルされる。
ここで、レベル処理247人2上で、オフセット部が正
確なノーマルレベルにシフトされていれば、演算回路人
6の出力電圧IVJ−Vjlは所定の値になる。しかし
、復元信号のうち、オフセット部に対応するペデスタル
レベルと、ノーマル部〈対応するペデスタルレベル間の
ずれがあると、このずれ分が演算回路A6の出力にあら
れれ、トランジスタ38のベース電位を調整することK
なる。このことは、キー情報信号に同期してオフセット
部のレベルを元のノーマル部のレベルに戻す処理を行っ
ているレベル制御回路A4の直流レベルを自動的に制御
し、結果としてコンデンサ33.34の電圧Vl。
v2の差を零にするように作用する。従って、上記の回
路によると、復元したビデオ信号のペデスタルレベルの
安定化が得られ従来の如くペデスタルレベルの変動が無
く、その後のビデオ処理に悪影響を与えることはない。
第3図は上記した本発明の回路を採用したスクランブル
解除システムのブロック図である。
一点鎖線で囲むブロック52は、第1図に示すオフセッ
ト処理回路である。ビデオ入力は、入力端子51を介し
てオフセット処理回路52に供給されるとともに、デー
タ抽出回路53、垂直同期分離回路54、ノーマル水平
同期分離回路5iIIC供給される。データ抽出回路5
3では、例えば垂直ブランキング期間に重畳された各種
の情報、例えばオフセット位置を算出する之めのデータ
が抽出される。演算回路56は、垂直同期分離回路54
からの垂直同期・々ルスと、データ抽出回路53からの
抽出データを用いて、オフセット部のタイミングに同期
したキー情報信号と、ペデスタルクランジノ臂ルスな得
る。この場合、演算回路56は、水平同期分離回路57
からの水平同期信号をも、タイミング信号として利用し
ている。水平同期分離回路57は、復元信号の中から水
平同期信号を分離し、また、安全を図るために、ノーマ
ル水平同期分離回路55で分離されたノーマル部の水平
同期信号を受けとり、同期信号の位相同期を図っている
演算回路56で得られたキー情報信号は、第1図で説明
したように、同期オフセット処理回路52の端子44に
供給されるとともに、演算回路58に供給される。この
演算回路5#lCは、先のペデスタルクランプΔルス及
びノーマル水平同期分離回路55からのノーマル部に対
応した水平同期信号が供給される。演算回路58は、こ
れらの入力信号に基づいて、第2図に示したノーマル部
の(デスタルレベルをサンプルする丸めのす/fルノ4
ルス(412図(c))、オフセット部のペデスタルレ
ベルをサングルするためのサンプルノ臂ルス(第2図(
司)を生成する。そして、各サンプルノ母ルスは、端子
4g、4sltc供給される。
上記のシステムは、キー情報信号を得るためのデータが
ビデオ信号に重畳されている場合に利用できるが、キー
情報信号を得るためのデータは、ビデオ信号に重畳され
るとは限らず、オーディオ信号に重畳される方式もある
。この場合は、第3図に一点鎖線で示すよって、オーデ
ィオ信号入力端子60をデータ抽出回路530入力端子
に接続すれば良い。また、データ抽出回路53は、デー
タがビデオ信号の垂直ブランキング期間又はオーディオ
信号の何れに重畳されていてもこれに対応できるように
、選択用のスイッチを内部に組込まれても良い。オーデ
ィオ信号に各種データを重畳する場合は、AM変調、サ
ラキャリアを用い九多重方式などが利用できるので、こ
れに応じた復調回路が組込まれる。
なお、上記の説明は、テレビジ嘗ン信号の処理システム
の一部として説明したが、扱う信号はこれに限らず、同
期信号を含む伝送信号であればこの発明は有効に利用で
きるものである。
〔発明の効果〕
以上説明したようにこの発明は、同期オフセット信号の
オフセット部の復元性を安定で正確なものとし、画質向
上に寄与し得る同期オフセット信号処理回路を提供でき
る。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す回路図、第2図は第
1図の回路のタイミングチャート、第3図はこの発明回
路使用例を示すブロック図、第4図は従来の同期オフセ
ット信号処理回路、第5図は第4因の回路の動作説明に
示した入力、出力信号波形図である。 人1・・・入力回路、人2・・・レベル処理ライン、人
3・・・出力回路、A4・・・レベル制御回路、人5・
・・サングルアンドホールド回路、人ε・・・演算回路
。 出願人代理人  弁理士 鈴 江 武 彦第3 回

Claims (1)

  1. 【特許請求の範囲】 同期信号位置が所定レベルにオフセットされたオフセッ
    ト部とノーマルレベルに維持されたノーマル部とを含む
    同期オフセット信号が供給される入力回路と、 前記入力回路からの出力をレベル処理ラインを介して受
    けとり、復元信号を導出するための出力回路と、 前記復元信号を作るために前記レベル処理ラインに接続
    され、前記オフセット部のレベルが前記ノーマル部と同
    じレベルになるように、前記オフセット部に同期して前
    記レベル処理ライン上のオフセット部直流レベルをシフ
    トするレベル制御回路と、 前記出力回路から導出された復元信号のうち、前記オフ
    セット部とノーマル部に対応した同期信号をそれぞれ別
    々にサンプルしホールドするサンプルアンドホールド回
    路と、 前記オフセット部とノーマル部にそれぞれ対応する各第
    1、第2のホールド電圧を比較し、その差電圧を得る演
    算回路と、 前記演算回路からの差電圧の値に応じて、この差電圧が
    所定の値となるように前記レベル制御回路のレベル処理
    ラインに対するバイアスを設定するバイアス制御回路と
    を具備したことを特徴とする同期オフセット信号処理回
    路。
JP61030136A 1986-02-14 1986-02-14 同期オフセツト信号処理回路 Pending JPS62188578A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61030136A JPS62188578A (ja) 1986-02-14 1986-02-14 同期オフセツト信号処理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61030136A JPS62188578A (ja) 1986-02-14 1986-02-14 同期オフセツト信号処理回路

Publications (1)

Publication Number Publication Date
JPS62188578A true JPS62188578A (ja) 1987-08-18

Family

ID=12295351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61030136A Pending JPS62188578A (ja) 1986-02-14 1986-02-14 同期オフセツト信号処理回路

Country Status (1)

Country Link
JP (1) JPS62188578A (ja)

Similar Documents

Publication Publication Date Title
US4660084A (en) Television receiver with selectable video input signals
CA1171956A (en) Television receiver on-screen alphanumeric display
US4663668A (en) Brightness clamping apparatus for TV receiver with multiple inputs
JPS62188578A (ja) 同期オフセツト信号処理回路
EP0145224A1 (en) Stabilized color television subcarrier regenerator circuit and method
CA1164996A (en) Composite timing signal generator with predictable output level
EP0586097B1 (en) Contrast control circuit
US5777685A (en) Deflection signal pulse shaper circuit
JP2566613B2 (ja) 映像信号選択装置
JPH0528847Y2 (ja)
JP2528948B2 (ja) 映像信号クランプ回路
JPH01192283A (ja) 映像表示装置
JPH036072Y2 (ja)
KR970004186B1 (ko) 2대의 카메라를 사용한 영상 분할회로
KR870000730Y1 (ko) 직류분 재생회로
JP2507710Y2 (ja) Pipテレビジヨン受像機
KR890000714Y1 (ko) 디지탈 튜너 인터페이스 집적회로
JPH059086U (ja) 画像ミユート回路
JPS62289066A (ja) 映像信号処理装置
JPS6169265A (ja) マルチ走査型受像機
JPS6357995B2 (ja)
JPH057920B2 (ja)
JPS60146578A (ja) クランプ回路
JPH03177168A (ja) クランプ回路
JPS5930372A (ja) 同期分離回路