KR890000714Y1 - 디지탈 튜너 인터페이스 집적회로 - Google Patents

Abstract

내용 없음.

Description

디지탈 튜너 인터페이스 집적회로

제1도는 본 고안에 따른 집적회로의 실제사용시를 예시한 블럭도.

제2도는 본 고안에 따른 집적회로의 구체회로도.

제3도는 제2도의 각부의 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

7 : 제1리코더 8 : 파워 출력회로

9 : 제2디코더 10 : 출력드라이브회로

21 : 튜우너 22 : 중앙처리장치

23 : 외부회로

본 고안은 테레비죤수상기의 디지탈 튜밍시스템에서 중앙처리장치(이하CPU라함)를 중심으로 텔레비죤 방송중에 있음을 선택할 수 있는 선국과 선국시의 튜너제어와의 인터페이스를 할 수 있는 집적회로에 관한 것이다.

일반적으로 디지탈 튜닝시스템을 내장하고 있는 텔레비죤수상기에는 제어를 위한 CPU를 중심으로 이 CPU와 다른 시스템을 연결하여 주기 위한 많은 주변회로가 필요하게 된다.

따라서 여러개의 개별소자를 사용하여 CPU를 다른 시스템과 연결하고 있는 종래의 방법은 회로가 복잡해지고 신뢰성이 낮으며, 부피가 커지며 제작공정이 많아 원가가 높아 고가인 것이 많았다.

따라서 본 고안은 높은 신뢰도가 요구되는 선국회로와 디코더회로를 사용하여 시스템 동작의 신뢰성을 높일 수 있는 인터페이스 집적회로를 제공함에 있다.

이하 본 고안을 첨부도면을 참조하여 상세히 설명한다.

제1도는 본 고안에 따른 집적회로와 외부회로를 접속하여 실제 사용시의 일 실시예를 나타낸 블럭도 있다.

제1도중 위상반전회로(1), 저주파필터회로(2), 동기분리회로(3), 정전류발생회로(4), 위상보상회로(5)및 동기신호선별회로(6)로 구성된 부분은 본 출원인에 의해 출원된 출원번호 특허 85-5141호에 기재된 발명과 동일한 회로이다.

정방향 합성 비디오신호(a)가 위상반전회로(1)에 입력되어 이 위상 반전회로 (1)로 부터 출력된 역방향 합성 비디오신호는 저주파필터(2)에서 불필요한 고주파의 비디오 신호가 제거되며, 동기분리회로(3)에 입력되어 이 동기분리회로 (3)에서 분리 출력된 동기신호는 정전류 발생회로(4)를 작동시켜 동기시간마다 정전류가 발생하게하고 이 전류신호는 위상 보상회로(5)에서 동기신호 선별회로(6)로 입력되는 F.B.T신호의 위상과 같게 보상되며, 이 신호를 F.B.T신호로 동기신호 선별회로(6)에서 샘플링하는 방법으로 무방송 채널시의 동기 잡음신호와 구별하여 선국신호를 출력한다.

이 선국 신호는 CPT(22)로 입력되어 채널 선국과 AFC조절등을 하는 기능의 신호원으로 사용된다.

결국 안테나(20)을 통해 튜너(21)로 입력된 신호가 발생하게 하는 비디오 신호는 CPU의 전압제어에 의해 선택되는 채널에 의해 발생하게 되는데 선국신호는 CPU가 채널변환을 위해 전압을 계속증가시키거나 하강시킬때 방송이 있는 위치이므로 큰 전압변화를 중지하라는 신호가 되고 CPU는 이 신호가 입력됨에 따라 AFT신호를 이용 미세조정을 하게 된다.

또한 CPU(22)는 외부조정 입력(24)의 신호에 따라 튜너(21)를 조정하게 되며, 일반적으로 튜너의 BU,BH,BL,BHY중 한곳을 선택 동작전류를 공급하게 된다.

따라서 CPU(22)는 상술한 선국신호에 따라 방송중에 있는 텔레비죤방송국의 선국이 되었을때 외부조정입력(24)에서 입력되는 상기의 4가지의 장소중 어느 장소로 튜너 조정을 하라는 명령을 입력하면 상기 CPU(22)는 제1디코더(7)에 상기 지정장소를 지적시키는 신호를 입력시키고 이 제1디코더(7)는 상기 CPU(22)의 명령을 받아 상기 지정장소로 튜우너구동용 파워출력회로(8)로 신호를 입력시켜 튜우너 (21)를 조정하게 된다.

한편 제2디코더(9)도 또한 상기 CPU(22)로 부터 명령신호를 받아 다른 외부회로(23)에 CPU(22)의 명령을 출력 드라이브회로(10)를 통해 전달하게 된다.

제2도는 본 고안에 따른 집적회로의 구체회로도이다.

상술한 제1도의 블럭도중 위상반전회로(1)는 제2도의 트랜지스 Q₁-Q₅와 저항 R₁-R₆에 대응하고, 저주파 필터(2)는 저항R₅와 캐패시터(C₁)에 대응하며, 동기 분리회로(3)는 트랜지스터 Q₆-Q₇과 저항 R₇-R₈에 대응하고, 정전류발생회로(4)는 트랜지스터 Q₈-Q₉에 대응하며, 위상보상회로(5)는 저항R₁₁과 캐패시터C₃에 대응하고 , 동기신호 선별회로(6)는 트랜지스터 Q₁₀-Q₂₄와 저항 R₁₂-R₂₁및 캐패시터 C₄에 대응한다.

또한 제1디코더는 트랜지스터 Q₂₅-Q₃₂와 저항 R₂₂-R₃₃에 대응하고, 파워출력회로 (8)는 트랜지스터 Q₃₃-Q₅₂와 저항 R₃₄-R₄₉에 대응하고, 제2디코더(9)는 트랜지스터 Q₅₃-Q₆₀과 저항 R₆₂-R₇₈에 대응한다.

도면중 Vcc는 전원전압이며, V_EE는 파워 트랜지스터,Q₃₇,Q₄₂,Q₅₀을 출력시 포화시키기 위한 전원으로 트랜지스터 Q₅₀의 콜렉터 인가전압Vcc보다 약2V_D(1.4V) 정도 높은 전원을 사용한다.

이것은 집적회로내에서 파워 트랜지스터가 전력을 소모하며 발열함으로서 생기는 회로 동작의 불안정성을 없애기 위함이다.

제3도 (a)-(d)는 본 고안에 따른 구체회로도인 제2도의 각 부분의 파형도와 논리도를 나타낸 것이다.

제3도(a)는 트랜지스터 Q₁베이스로 입력되는 비디오신호(a)와 잡음신호(b)를 나타낸 도면이며, 제3도 (b)는 저항 R₉를 통해 입력되는 F.B.T. 펄스를 나타낸 것이고, 제3도(c)는 제3도(a)의 비디오 신호(a)와 잡음신호(b)에 대한 트랜지스터 Q₂₄의 콜랙터의 출력 d와 e를 보인 도면이다.

제3도(d)는 제1디코더(7)의 입력저항 R₂₂와 R₂₈로 각각 f,g 상태의 신호가 CPU(22)로부터 시간T₁,T₂,T₃,T₄에 따라 변동되며, 입력될때 파워트랜지스터 Q₃₇,Q₄₂, Q₄₇,Q₅₀이 차례로 h,i,j,k와 같이 전류를 드라이브하는 상태를 나타낸 것이며, 또한 제2디코더의 입력저항 R₅₀과 R₅₆으로 각각ℓ,상태의 신호가 CPU(22)로 부터 입력될때 출력 트랜지스터 Q₆₅,Q₇₀,Q₇₅,Q₈₀의 콜렉터의 전압상태를 차례로 n,o,p,q와 같은 상태가 됨을 보인 도면이다.

이하 제2도의 구체회로도를 제3도(a)-(d)의 파형도를 참조하여 상세히 설명한다.

제2도의 상단회로도인 위상반전회로(1), 저주파필터회로(2), 동기분리회로 (3), 정전류발생회로(4), 위상보상회로(5) 및 동기신호 선별회로(6)호 구성된 부분은 본 출원인이 출원한 발명과같은 구성으로서 입력단자 I₁으로 제3도(a)와 같은 방송국 선국 시의신호인 비디오신호(a)가 입력되면 위상반전회로(1)에 의해 제3도(a)의 비디오신호와 역상이 되는 신호가 저항R₅와 캐패시터 C₁으로 구성된 저주파 필터회로(2)에 입력되어 고주파의 잡음이 제거되고 동기분리회로(3)의 결합 콘덴서 C₂로 입력된다.

동기분리회로(3)의 결합 콘덴서C₂와 트랜지스터 Q₆은 클램핑회로로서 상기 잡음이 제거된 제3도(a)의 비디오 신호와 역상이 되는 신호의 동기신호 부분이 트랜지스터 Q₇의 베이스의 최대 포화전압에 클램프되며, 이 클램프된 부분에 의해 트랜지스터 Q₇이 도통되어 동기 신호가 분리된다.

따라서 클램프된 부분에 의한 트랜지스터 Q₇의 도통으로 인해 동기시간중 정전류 발생회로(4)의 트랜지스터 Q₉의 콜렉터에는 전류가 흘러 위상보상회로(5)의 캐패시터(C₃)에 충전 전압이 생기게 된다.

한편 입력단자 I₂롤 저항 R₉를 통해 입력하는 F.B.T 신호는 제3도 (b)에 도시한 파형으로서 트랜지스터 Q₁₄의 베이스로 입력을 하게 된다.

따라서 저항 R₁₃,R₁₄,R₁₉로 구성되는 분압회로에 의해 트랜지스터 Q₁₃과 Q₁₅의 베이스에는 기준비교전압이 입력하게 되며, 상기 캐패시터 C₃에 충전된 전압과 상기 비교전압에 의해 비교되고, 또한 트랜지스터 Q₁₄의 베이스로 입력되는 F.B.T신호와 트랜지스터 Q₁₅의 베이스에 인가되는 비교전압과에 의해 샘플링 된 위상과 동일하게 캐패시터C₃를 조정하여 일치시키게 된다.

따라서 확실하게 동기신호를 포착하고 결국 출력단자O₁에는 영의전압을 갖게 된다.

따라서 방송국 선국시에는 상기 선국회로의 출력은 제3도(c)와 같이 O의 상태가 되고, 무방송의 선국을 하였을때에는 출력단자O₁에는 일정한 전압이 제3도(c)와 같이 출력하게 된다.

따라서 이 신호는 제1도에 도시한 바와 같이 CPU(22)로 입력되어 선국이 되고 안됨을 명령해 주는 신호로 사용된다.

한편 제3도 (d)에 도시한 바와 같이 시간 T₃에 있어서의 신호 f와g가 각각 제1디코더회로(7)의 입력단자I₃와 I₄로 입력하면 시간T₃에 있어서의 신호f는 “1”상태이고, 신호g는“0”의 상태이므로 트랜지스터 Q₂₇과Q₃₀이 “온”상태가 되고 트랜지스터 Q₂₆과 Q₃₁이 “오프”상태가 되므로 파워출력회로(8)의 트랜지스터 Q₄₄와Q₄₃이 “온”상태가 되고, 따라서 트랜지스터 Q₄₀과Q₄₁로 구성된 복합 트랜지스터가 “온”상태가 되고, 따라서 트랜지스터 Q₄₇의 에미터 출력단자oj로 전류를 드라이브할 수 있게 되고 시간T₃에 있어서 트랜지스터Q₃₇,Q₄₂,Q₅₀의 에미터 출력단자oh,oi,ok로는 전류를 드라이브할 수 없게 되므로 제4도(d)의 시간T₃중에 신호상태인 h-k의 전류 파형도를 갖게 된다.

나머지시간 T₂,T₂또는 T₄의 시간중에도 마찬가지 방법으로 출력단자 oh-ok로는 CPU(22)로 부터의 명령신호인 제4도(d)의 신호 f와g 에 의해 각각 어느한 출력단자로 전류를 드라이브할 수 있게 된다.

또한 제2디코더(9)의 입력단자 I₅와 I₆으로 CPU(22)의 명령신호인 제4도(d)의 시간 T₃중의 ℓ과과 같은 신호가 입력하면 시간 T₃중의 ℓ의 신호는 “1”상태의 신호는 “0”상태이므로 트랜지스터 Q₅₅와Q₅₈이 “온”상태가되고 트랜지스터Q₅₄와 Q₅₉가 “오프”상태가 되므로 출력드라이브회로(10)의 트랜지스터Q₇₁과Q₇₂가 모두 “온”상태가 된다.

따라서 저항 R₆₈에는 전류가 흐르게 되며, 트랜지스터Q₇₃과Q₇₄로 구성되는 정전류원의 트랜지스터Q₇₄의 콜랙터에도 전류가 흘러 트랜지스터Q₇₅가 온상태로 되고 트랜지스터Q₇₅의 콜랙터 출력 단자 Op 에는 0의 전위가 되므로 제4도(d)의 시간 T₃에서 P신호와 같이 된다.

이하 마찬가지로 제2디코더(9)의 입력단 I₅와 I₆으로 제4도(d)의 시간에 따른 ℓ과의 신호에 따라 출력드라이브회로(10)의 트랜지스터 Q₆₅,Q₇₀,Q₇₅,Q₈₀의 콜렉터 출력다자 On,Oo,OP,Oq의 출력신호는 각각 제4도(d)의 신호 n,o,p,q와 같이 되게 된다.

상술한 바와 같이 본 고안은 선국신호를 출력하는 선국 회로와 튜너회로에 튜닝제어를 할 수 있는 디코오더회로를 구비함으로서 CPU와 함께 시스템 동작의 신뢰성을 높일 수 있고, 집적화 시킴으로서 부피가 줄어들고 원가를 낮출수 있는 이점이 있게 된다.

Claims (1)

1. 중앙처리장치(22)와 튜우너(21)와 외부회로(23)및 디지탈튜너인터페이스회로를 구비한 텔레비죤수상기의 디지탈 튜닝 시스템에 있어서, 상기 디지탈 튜너 인터 페이스회로가 비디오신호와 F.B.T신호를 입력하여 방송과 무방송의 선국신호를 출력하는 선국회로와 상기 선국회로의 출력과 외부조정 입력을 상기 중앙처리장치 (22)가 입력하여 상기 중앙처리장치(22)가 출력하는 명령신호를 입력하여 지정 튜닝장소를 검출하는 신호를 출력하는 제1디코더(7)와 상기 제1디코더의 출력신호에 따라 상기 튜우너(21)의 지정회로를 전류를 드라이브 하는 파워출력회로(8)와 외부회로(23)의 제어를 위한 상기 중앙처리장치(22)로 부터의 명령신호를 입력하여 외부회로(23)의 지정장소를 검출하는 신호를 제2디코더(9)와 이 제2디코더(9)의 출력신호에 따라 외부회로(23)의 지정장소로 신호를 드라이브 하는 출력드라이브회로 (10)로 구성된 것을 특징으로 하는 디지탈 튜너 인터페이스 집적회로.