JPS62188428A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPS62188428A JPS62188428A JP3006586A JP3006586A JPS62188428A JP S62188428 A JPS62188428 A JP S62188428A JP 3006586 A JP3006586 A JP 3006586A JP 3006586 A JP3006586 A JP 3006586A JP S62188428 A JPS62188428 A JP S62188428A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- input
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000002238 attenuated effect Effects 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、テレビ信号をＡ 、／ Ｄ変換する装置に関
するものである。
するものである。
従来、テレビ信号をＡ ／’ Ｄ変換する時は、入力信
号がＡ 、／ Ｄ変換器のダイナミックレンジ内に入る
様に、クランプ回路にてテレビ信号の同期先端部の直流
電位を一定にすることが行なわれている。
号がＡ 、／ Ｄ変換器のダイナミックレンジ内に入る
様に、クランプ回路にてテレビ信号の同期先端部の直流
電位を一定にすることが行なわれている。
（：発明が解決しようとする問題点〕
上述した従来のＡ ／′Ｄ変換装置は、Ａ／Ｄ変換器の
前段のクランプ回路によりテレビ信号の同期先端部の直
流電位を一定値にする為、Ａ 、／ Ｄ変換されたテレ
ビの同期先端部の符号は、クランプ回路、Ａ ／Ｄ変換
器の直流安定度に依存する。この為、８ピツｉ〜のＡ
、／ Ｄ変換を行なう場合、温度変化、経年変化に対し
て、同期先端部の符号の変化を８ビツトのＡ／１〕変換
回路のダイナミックレンジである２５６の符号に対して
±３（１％）以内にする直流安定度を有するクランプ回
路、Ａ ／’ Ｄ変換回路の実現は困難であるという欠
点がある。
前段のクランプ回路によりテレビ信号の同期先端部の直
流電位を一定値にする為、Ａ 、／ Ｄ変換されたテレ
ビの同期先端部の符号は、クランプ回路、Ａ ／Ｄ変換
器の直流安定度に依存する。この為、８ピツｉ〜のＡ
、／ Ｄ変換を行なう場合、温度変化、経年変化に対し
て、同期先端部の符号の変化を８ビツトのＡ／１〕変換
回路のダイナミックレンジである２５６の符号に対して
±３（１％）以内にする直流安定度を有するクランプ回
路、Ａ ／’ Ｄ変換回路の実現は困難であるという欠
点がある。
本発明のＡ ／’ Ｄ変換装置は、テレビ信号の直流再
生を行なうクランプ回路と、前記クランプ回路の出力が
入力するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路のＰＣ
Ｍ出力を一方の入力とする第１の減算回路と、前記第１
の減算回路の出力と基準値とを減算する第２の減算回路
と、前記第２の減算回路の水平同期先端部期間の出力値
を積分する積分回路と、前記積分回路の出力を減衰させ
た減衰出力を前記第１の減算回路の他方の入力とする減
衰回路と、前記クランプ回路の出力信号の有無を検出し
、無信号時に前記積分回路をリセットする信号検出回路
とを具備することを特徴とする。
生を行なうクランプ回路と、前記クランプ回路の出力が
入力するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路のＰＣ
Ｍ出力を一方の入力とする第１の減算回路と、前記第１
の減算回路の出力と基準値とを減算する第２の減算回路
と、前記第２の減算回路の水平同期先端部期間の出力値
を積分する積分回路と、前記積分回路の出力を減衰させ
た減衰出力を前記第１の減算回路の他方の入力とする減
衰回路と、前記クランプ回路の出力信号の有無を検出し
、無信号時に前記積分回路をリセットする信号検出回路
とを具備することを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例を示す。第１図において、
端子Ａにテレビ信号が入力し、クランプ回路１を経由し
て、Ａ／Ｄ変換器２に入力される。
端子Ａにテレビ信号が入力し、クランプ回路１を経由し
て、Ａ／Ｄ変換器２に入力される。
Ａ／Ｄ変換器２の出力は、減算回路３に入力され、ＰＣ
Ｍ出力出力端子用力する。減算回路３の出力は、減算回
路４にも入力され、入力端子Ｃに与えられている基準値
との差分がとられ積分回路５に入力される。積分回路５
の出力は、減衰回路６を介して減算回路３に入力される
。クランプ回路】の出力は、信号検出回路７にも入力さ
れる。
Ｍ出力出力端子用力する。減算回路３の出力は、減算回
路４にも入力され、入力端子Ｃに与えられている基準値
との差分がとられ積分回路５に入力される。積分回路５
の出力は、減衰回路６を介して減算回路３に入力される
。クランプ回路】の出力は、信号検出回路７にも入力さ
れる。
本実施例では、積分回路５を以下の様に構成する。積分
回路５の入力信号である減算回路４の出力は、レジスタ
８に入力される。レジスタ８の出力は、加算回路９の一
方の入力となり加算回路９の出力は、レジスタ１０に入
力される。レジスタ１０の出力は、加算回路９に入力さ
れるとともに、積分回路５の出力として、減衰回路６に
入力される。積分回路５の制御信号として、入力端子り
にテレビ信号の１フレ一ム周期の信号が入力され、レジ
スタ８、レジスタ１０のクロック端子に入力される。信
号検出回路７からの出力は、積分回路５のリセット信号
として、レジスタ１０のリセット端子に接続される。
回路５の入力信号である減算回路４の出力は、レジスタ
８に入力される。レジスタ８の出力は、加算回路９の一
方の入力となり加算回路９の出力は、レジスタ１０に入
力される。レジスタ１０の出力は、加算回路９に入力さ
れるとともに、積分回路５の出力として、減衰回路６に
入力される。積分回路５の制御信号として、入力端子り
にテレビ信号の１フレ一ム周期の信号が入力され、レジ
スタ８、レジスタ１０のクロック端子に入力される。信
号検出回路７からの出力は、積分回路５のリセット信号
として、レジスタ１０のリセット端子に接続される。
次に第２図を用いて本実施例の動作を詳細に説明する。
端子Ａに入力するテレビ信号２１は、クランプ回路１に
入力し、Ａ／Ｄ変換器２のダイナミ・ツクレンジ内に入
る様に、テレビ信号の同期先端部（第２図の区間′ｒ）
の直流レベルを一定値にして、Ａ／Ｄ変換器２に入力す
る。Ａ／Ｄ変換器２では、入力されたテレビ信号をＰＣ
Ｍ変換し、減算口−路３を介して出力端子Ｂに出力する
と共に、減算回路４に入力し端子Ｃから入力される基準
値２２との差がとられ積分回路５に入力する。
入力し、Ａ／Ｄ変換器２のダイナミ・ツクレンジ内に入
る様に、テレビ信号の同期先端部（第２図の区間′ｒ）
の直流レベルを一定値にして、Ａ／Ｄ変換器２に入力す
る。Ａ／Ｄ変換器２では、入力されたテレビ信号をＰＣ
Ｍ変換し、減算口−路３を介して出力端子Ｂに出力する
と共に、減算回路４に入力し端子Ｃから入力される基準
値２２との差がとられ積分回路５に入力する。
ここで減算回路４の第２図め区間Ｔの部分での出力は、
基準値２２との差分値ｄであり、テレビ信号２１の同期
先端部と、基準値との誤差信号に相当する。この誤差信
号を積分回路５にて、テレビ信号のフレーム単位で積分
し、減衰回路６を通して減算回路３に入力する。誤差信
号の積分値を減算回路３に入力することにより端子Ｂが
ち出力するＰ ＣＭテレビ信号の同期先端部の符号は、
端子Ｃから入力される基準値との誤差がＰＣＭ符号の最
小ビット精度内になる様に補正される。すなわちＡ ／
′Ｄ変換された同期先端部の符号が温度特性等により変
動しても、端子Ｂに出力するＰＣＭテレビ信号は、端子
Ｃで設定した符号の±１以内の誤差となる。減衰回路６
により積分回路５の出力を減衰させることで、減算回路
３、減算回路４、積分回路５で構成される誤差補正ルー
プの応答時間を長くし、減算回路４から出力する誤差信
号が積分回路５で平滑化される為、減算回路３の入力は
、高周波成分のない、温度特性、経年変化により発生す
る十分に低い周期の誤差信号となり、端子Ｂから出力す
るＰＣＭテレビ信号に対して、雑音混入等の影響を与え
ない。又、テレビ信号がこの回路に入力されない時、積
分回路５の入力はランダムな値となり、テレビ信号が人
力された時も、積分回路５にランダムな値が残り、積分
回路５の出力は、常にテレビ信号が人力前に積分回路５
にあった値が加算されたものになる。この為、信号検出
回路７により無信号時、積分回路５の出力をリセット信
号、初期値の誤差信号が０になる様に初期設定を行なう
。
基準値２２との差分値ｄであり、テレビ信号２１の同期
先端部と、基準値との誤差信号に相当する。この誤差信
号を積分回路５にて、テレビ信号のフレーム単位で積分
し、減衰回路６を通して減算回路３に入力する。誤差信
号の積分値を減算回路３に入力することにより端子Ｂが
ち出力するＰ ＣＭテレビ信号の同期先端部の符号は、
端子Ｃから入力される基準値との誤差がＰＣＭ符号の最
小ビット精度内になる様に補正される。すなわちＡ ／
′Ｄ変換された同期先端部の符号が温度特性等により変
動しても、端子Ｂに出力するＰＣＭテレビ信号は、端子
Ｃで設定した符号の±１以内の誤差となる。減衰回路６
により積分回路５の出力を減衰させることで、減算回路
３、減算回路４、積分回路５で構成される誤差補正ルー
プの応答時間を長くし、減算回路４から出力する誤差信
号が積分回路５で平滑化される為、減算回路３の入力は
、高周波成分のない、温度特性、経年変化により発生す
る十分に低い周期の誤差信号となり、端子Ｂから出力す
るＰＣＭテレビ信号に対して、雑音混入等の影響を与え
ない。又、テレビ信号がこの回路に入力されない時、積
分回路５の入力はランダムな値となり、テレビ信号が人
力された時も、積分回路５にランダムな値が残り、積分
回路５の出力は、常にテレビ信号が人力前に積分回路５
にあった値が加算されたものになる。この為、信号検出
回路７により無信号時、積分回路５の出力をリセット信
号、初期値の誤差信号が０になる様に初期設定を行なう
。
次に、積分回路５の動作を説明する。
端子りには、第２図に示す様にテレビ信号２１の水平同
期先端部期間の間で立上り周期がテレビ信号の１フレー
ムの周期となる誤差サンプル信号２３が入力し、減算回
路４の出力を立上り時にレジスタ８にとり込む。レジス
タ８にとり込まれた信号は、加算回路９、レジスタ１０
による回路にて、端子りから入力する信号単位で積分さ
れる。
期先端部期間の間で立上り周期がテレビ信号の１フレー
ムの周期となる誤差サンプル信号２３が入力し、減算回
路４の出力を立上り時にレジスタ８にとり込む。レジス
タ８にとり込まれた信号は、加算回路９、レジスタ１０
による回路にて、端子りから入力する信号単位で積分さ
れる。
この積分されたｔＳ号が、積分回路５の出力として、減
衰回路６に入力される。また、レジスタ１０のリセット
端子に信号検出回路７からの信号が接続されテレビ信号
がない時に積分回路５の出力を０にする。
衰回路６に入力される。また、レジスタ１０のリセット
端子に信号検出回路７からの信号が接続されテレビ信号
がない時に積分回路５の出力を０にする。
以上説明した様に本発明は、ＰＣＭ符号化したテレビ信
号の同期先端部と基準値との差分を積分し、ｌ） ＣＭ
テレビ信号から減算することにより、同期先端部が基準
値からの誤差のない直流電位の安定した特性のＰ ＣＭ
テレビ信号を得ることが出来る効果がある。本発明によ
り、クランプ回路、Ａ７″Ｄ変換器の温度特性、経年変
化に対する直流電位の安定度が良くなくても、直流電位
の安定したＰＣＭテレビ信号が得られる為に、クランプ
回路、Ａ ／／ Ｄ変換器の回路の簡略化が可能である
。
号の同期先端部と基準値との差分を積分し、ｌ） ＣＭ
テレビ信号から減算することにより、同期先端部が基準
値からの誤差のない直流電位の安定した特性のＰ ＣＭ
テレビ信号を得ることが出来る効果がある。本発明によ
り、クランプ回路、Ａ７″Ｄ変換器の温度特性、経年変
化に対する直流電位の安定度が良くなくても、直流電位
の安定したＰＣＭテレビ信号が得られる為に、クランプ
回路、Ａ ／／ Ｄ変換器の回路の簡略化が可能である
。
又、クランプ回路、Ａ ／’ Ｄ変換器以外の回路は、
ディジタル回路により構成されるためＬＳＩ化が容易で
あり、小型化が出来る利点がある。
ディジタル回路により構成されるためＬＳＩ化が容易で
あり、小型化が出来る利点がある。
第１図は本発明の一実施例を示すプロ・ツク図、第２図
は本発明の一実施例の動作を示す波形図である。 １・・・クランプ回路、２・・・Ａ／Ｄ変換回路、３・
・・減算回路、４・・・減算回路、５・・・積分回路、
６・・・減衰回路、７・・・信号検出回路、８・・・レ
ジスタ、９・・・加算回路、１０・・・レジスタ、２１
・・・テレビ信号、２２・・・基準値、２３・・・誤差
サンプル信号。 ４・１
は本発明の一実施例の動作を示す波形図である。 １・・・クランプ回路、２・・・Ａ／Ｄ変換回路、３・
・・減算回路、４・・・減算回路、５・・・積分回路、
６・・・減衰回路、７・・・信号検出回路、８・・・レ
ジスタ、９・・・加算回路、１０・・・レジスタ、２１
・・・テレビ信号、２２・・・基準値、２３・・・誤差
サンプル信号。 ４・１
Claims (1)
- テレビ信号の直流再生を行なうクランプ回路と、前記ク
ランプ回路の出力が入力するＡ／Ｄ変換回路と、前記Ａ
／Ｄ変換回路のＰＣＭ出力を一方の入力とする第１の減
算回路と、前記第１の減算回路の出力と基準値とを減算
する第２の減算回路と、前記第２の減算回路の水平同期
先端部期間の出力値を積分する積分回路と、前記積分回
路の出力を減衰させた減衰出力を前記第１の減算回路の
他方の入力とする減衰回路と、前記クランプ回路の出力
信号の有無を検出し、無信号時に前記積分回路をリセッ
トする信号検出回路とを具備することを特徴とするＡ／
Ｄ変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006586A JPS62188428A (ja) | 1986-02-13 | 1986-02-13 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3006586A JPS62188428A (ja) | 1986-02-13 | 1986-02-13 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188428A true JPS62188428A (ja) | 1987-08-18 |
Family
ID=12293410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3006586A Pending JPS62188428A (ja) | 1986-02-13 | 1986-02-13 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952133A (en) * | 1986-10-13 | 1990-08-28 | Mitsubishi Plastics Industries Limited | Apparatus for forming a blown bottle with a handle |
-
1986
- 1986-02-13 JP JP3006586A patent/JPS62188428A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4952133A (en) * | 1986-10-13 | 1990-08-28 | Mitsubishi Plastics Industries Limited | Apparatus for forming a blown bottle with a handle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6873210B2 (en) | Single-ended-to-differential converter with common-mode voltage control | |
| JPS63314024A (ja) | アナログ／デジタルコンバータ | |
| JPH057154A (ja) | Ａ／ｄ変換回路 | |
| JPS6159913A (ja) | Ａｄ変換回路 | |
| US5812077A (en) | Circuit for A/D conversion of a video RF or IF signal | |
| US4985702A (en) | Analog to digital converter with second order error correction | |
| JPS62188428A (ja) | Ａ／ｄ変換装置 | |
| JPH07162312A (ja) | ノイズシェイパ | |
| JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
| JPS59104826A (ja) | Ａ／ｄ変換装置 | |
| US7872600B2 (en) | Low cost analog to digital converter and a method for converting an analog signal to a digital signal | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| JPH0661863A (ja) | 直流ディザ入力型δς変調型ａｄ変換器 | |
| JPS63278471A (ja) | ビデオ信号のクランプ回路 | |
| US6888852B1 (en) | Signal combining circuit having two A/D converters | |
| JPS62175017A (ja) | Ａ／ｄ変換装置 | |
| RU2018137C1 (ru) | Измерительный преобразователь напряжения во временной интервал | |
| KR940002464Y1 (ko) | 오프셋 에러 보상회로 | |
| RU2018136C1 (ru) | Измерительный преобразователь напряжения во временной интервал | |
| EP0727878A2 (en) | Circuit for A/D conversion of a video RF or IF signal | |
| JPH043582A (ja) | イメージ・スキャナ装置 | |
| JP3028689B2 (ja) | Ａ／ｄ変換装置 | |
| JPS62277816A (ja) | 符号化回路 | |
| JPH05315893A (ja) | ディジタルフィルタ装置 | |
| JPH0420178A (ja) | 映像信号処理装置 |