JPS6218746A - 端子の予備はんだ付け方法 - Google Patents
端子の予備はんだ付け方法Info
- Publication number
- JPS6218746A JPS6218746A JP15908585A JP15908585A JPS6218746A JP S6218746 A JPS6218746 A JP S6218746A JP 15908585 A JP15908585 A JP 15908585A JP 15908585 A JP15908585 A JP 15908585A JP S6218746 A JPS6218746 A JP S6218746A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- terminal
- carrier
- terminals
- dip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概、要〕
リフローソルダリング法によるＤＩＰ構成ＩＣの予備は
んだ付け方法を改良して量産性の優れる新しい端子の予
備はんだ付け方法を提示するものである。
んだ付け方法を改良して量産性の優れる新しい端子の予
備はんだ付け方法を提示するものである。
本発明は例えばＤＩＰ （Ｄｕａｌ Ｉｎ−１ｉｎｅ
Ｐｌｕｇ−、ｉｎ Ｐａｃｋａｇｅ）から導出される端
子の予備はんだ付け方法に関する。
Ｐｌｕｇ−、ｉｎ Ｐａｃｋａｇｅ）から導出される端
子の予備はんだ付け方法に関する。
セラミックもしくは樹脂外装されたＩＣパンケージは、
外部導出の端子配列が、ＩＣの基板搭載に好都合なかつ
またプリント基板のレイアウトに都合のよいＤＩＰ型の
ものが標準化されて久しいが、現在なお電子工業用パッ
ケージの主役になっている。
外部導出の端子配列が、ＩＣの基板搭載に好都合なかつ
またプリント基板のレイアウトに都合のよいＤＩＰ型の
ものが標準化されて久しいが、現在なお電子工業用パッ
ケージの主役になっている。
本発明は、係るＤＩＰ−ＩＣパッケージ端子の予備はん
だ付け処理の効率化を図る要請にもとづき提示する。
だ付け処理の効率化を図る要請にもとづき提示する。
第５図はリフローはんだ技法を用いる従来の予備はんだ
槽要部を示す断面図である。
槽要部を示す断面図である。
図中、 １０はＤＩＰ端子１１を有するＩＣ，１３はリ
フローはんだ槽である。１４はリフローはんだ槽１３よ
り噴流する溶融はんだで、該噴流はんだ１４の表面に接
触するように図示矢印１５の水平方向にＩＣ１０を通過
させて前記端子１１の予備はんだ付けがされる。もちろ
ん。
フローはんだ槽である。１４はリフローはんだ槽１３よ
り噴流する溶融はんだで、該噴流はんだ１４の表面に接
触するように図示矢印１５の水平方向にＩＣ１０を通過
させて前記端子１１の予備はんだ付けがされる。もちろ
ん。
予備はんだする端子１１は予めはんだフラックスを塗布
せしめてはんだ付着性を良くする。
せしめてはんだ付着性を良くする。
然しながら、 ＤＩＰ端子１１の全面（まなくはんだ付
けするとなると同図中点線で示すようにＩＣｌ０を垂直
に立てて、はんだフロー面１４を通過させる操作を二回
行わねばならず、このため予備はんだの作業能率が悪い
と云う欠点がある。
けするとなると同図中点線で示すようにＩＣｌ０を垂直
に立てて、はんだフロー面１４を通過させる操作を二回
行わねばならず、このため予備はんだの作業能率が悪い
と云う欠点がある。
前記リフローはんだ技法によらない場合は、 ＩＣｌ０
をはんだ槽に浸漬することも行われるが、この場合はＩ
Ｃの熱的損傷となることもある。
をはんだ槽に浸漬することも行われるが、この場合はＩ
Ｃの熱的損傷となることもある。
本発明はリフローはんだ付け手段により、前記ＩＣに熱
的損傷を与えることなく、パッケージ筐体から導出され
た端子部の根本からその先端まで１作業性のよい予備は
んだをすることである。
的損傷を与えることなく、パッケージ筐体から導出され
た端子部の根本からその先端まで１作業性のよい予備は
んだをすることである。
第１図は本発明の予備はんだ付け方法実施例を説明する
はんだ槽要部の斜視図である。
はんだ槽要部の斜視図である。
複数のリフローはんだ槽５，５間にＤＩＰ端子１２の配
列方向に沿ってキャリア１を移動せしめて前記ＤＴＰ端
子を同時にはんだ付け処理する本発明による予備はんだ
付け方法として前記問題点を解決したことである。
列方向に沿ってキャリア１を移動せしめて前記ＤＴＰ端
子を同時にはんだ付け処理する本発明による予備はんだ
付け方法として前記問題点を解決したことである。
第１図においてＩＣｌ０は連続的に一方向に移動するキ
ャリア１のカバー２に装着されるが、その際。
ャリア１のカバー２に装着されるが、その際。
端子１２の配列方向は、連続して移動するキャリア１の
搬送方向（第１図矢印の４）に合わせて装着される。キ
ャリア１は、リフローはんだ槽５，５の間に設けられた
狭い空間６を通過するように配置されたことがらＤＩＰ
端子１２は１両側から流れ落ちる溶融はんだ中に曝され
て、一方向の移動操作で端子１２の根本９ （第２図参
照）までくまなくはんだが回り込んで予備はんだ付けが
完了する。
搬送方向（第１図矢印の４）に合わせて装着される。キ
ャリア１は、リフローはんだ槽５，５の間に設けられた
狭い空間６を通過するように配置されたことがらＤＩＰ
端子１２は１両側から流れ落ちる溶融はんだ中に曝され
て、一方向の移動操作で端子１２の根本９ （第２図参
照）までくまなくはんだが回り込んで予備はんだ付けが
完了する。
かくして、爾後行われるプリント基板等へのＩＣはんだ
付け実装がきわめて容易となる。
付け実装がきわめて容易となる。
以下１本発明を第２図〜第４図に掲げる実施例図に従っ
て詳細に説明する。
て詳細に説明する。
第２図は第１図はんだ槽の要部の断面図、第３図と第４
図はそれぞれ本発明の他の実施例とする斜視図と断面図
である。各図中、リフローはんだ槽の同じ構成要素には
同一の参照番号が付与しである。
図はそれぞれ本発明の他の実施例とする斜視図と断面図
である。各図中、リフローはんだ槽の同じ構成要素には
同一の参照番号が付与しである。
尚、各図中の矢印７．矢印８はＤＩＰ４Ｇ端子１２に向
かって流れ落ちるリフローはんだの流動方向を示す。
かって流れ落ちるリフローはんだの流動方向を示す。
リフローはんだ槽に入るキャリア１装着のＤＩＰ−ＩＣ
１０は、予めフランクス塗布処理とプレヒートがされる
。続いてリフローはんだ槽５，５間を通過させると両側
端子１２は流れ落ちる溶融はんだ中に曝されることから
一回の操作で端子全面にくまなくはんだが回り込んで予
備はんだ付けが完了する。
１０は、予めフランクス塗布処理とプレヒートがされる
。続いてリフローはんだ槽５，５間を通過させると両側
端子１２は流れ落ちる溶融はんだ中に曝されることから
一回の操作で端子全面にくまなくはんだが回り込んで予
備はんだ付けが完了する。
第３図はんだ槽の斜視図は、リフローはんだ槽５と５の
空間６を移動するキャリア１が移動する前後方向に傾き
θを与えてはんだの端子周辺の回り込みを良好にする予
備はんだ付けの場合が示される。
空間６を移動するキャリア１が移動する前後方向に傾き
θを与えてはんだの端子周辺の回り込みを良好にする予
備はんだ付けの場合が示される。
更に第４図のはんだ槽要部実施例断面図では、これを第
２図と比較参照すれば明らかな如（キャリア１装着にな
るＩＣ端子１２はその根本９が上になるように装着され
ており、かかる場合でも端子１２の周辺に均一な予備は
んだ付けが可能である。
２図と比較参照すれば明らかな如（キャリア１装着にな
るＩＣ端子１２はその根本９が上になるように装着され
ており、かかる場合でも端子１２の周辺に均一な予備は
んだ付けが可能である。
以上説明のように本発明ＤＩＰ−ＩＣ端子の予備はんだ
付け方法によれば、 ＩＣ等に熱的損傷を最小限にし
て効率よ（多数量の予備はんだ処理が可能となることか
ら、その工業的効果は極めて大きい。
付け方法によれば、 ＩＣ等に熱的損傷を最小限にし
て効率よ（多数量の予備はんだ処理が可能となることか
ら、その工業的効果は極めて大きい。
第１図は本発明のリフローはんだ槽要部の実施例斜視図
。 第２図は前回のはんだ槽要部の断面図。 第３図は他の実施例とするはんだ槽要部斜視図。 第４図は他の実施例とするはんだ槽要部の断面図。 第５図は従来の予備はんだ槽要部の断面図である。 図中、１はキャリア、 ５ははんだ槽。 １０はＩＣ。 及び１２はＤＩＰ端子または両側端子である。 蕃４ｇ
。 第２図は前回のはんだ槽要部の断面図。 第３図は他の実施例とするはんだ槽要部斜視図。 第４図は他の実施例とするはんだ槽要部の断面図。 第５図は従来の予備はんだ槽要部の断面図である。 図中、１はキャリア、 ５ははんだ槽。 １０はＩＣ。 及び１２はＤＩＰ端子または両側端子である。 蕃４ｇ
Claims (1)
- 複数のリフローはんだ槽（５）、（５）の間（６）に
ＤＩＰ端子（１２）の配列方向に沿ってＩＣ（１０）を
キャリア（１）共々移動せしめて前記ＩＣ（１０）の両
側端子を同時に処理することを特徴とする端子の予備は
んだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15908585A JPS6218746A (ja) | 1985-07-18 | 1985-07-18 | 端子の予備はんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15908585A JPS6218746A (ja) | 1985-07-18 | 1985-07-18 | 端子の予備はんだ付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6218746A true JPS6218746A (ja) | 1987-01-27 |
Family
ID=15685900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15908585A Pending JPS6218746A (ja) | 1985-07-18 | 1985-07-18 | 端子の予備はんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6218746A (ja) |
-
1985
- 1985-07-18 JP JP15908585A patent/JPS6218746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4720034A (en) | Apparatus and method of solder coating integrated circuit leads | |
| US4339784A (en) | Solder draw pad | |
| KR100404275B1 (ko) | 전기전도성와이어 | |
| US4657172A (en) | Apparatus and method of solder coating integrated circuit leads | |
| US5243143A (en) | Solder snap bar | |
| US6095403A (en) | Circuit board component retention | |
| US7048173B2 (en) | Wave soldering method using lead-free solder, apparatus therefor, and wave-soldered assembly | |
| JPS6218746A (ja) | 端子の予備はんだ付け方法 | |
| US3553824A (en) | Process for eliminating icicle-like formations on soldered circuit substrates | |
| US4697730A (en) | Continuous solder system | |
| US4648547A (en) | Method and apparatus for achieving reduced component failure during soldering | |
| JPH0331785B2 (ja) | ||
| JPH05129753A (ja) | デイスクリート部品およびデイスクリート部品のプリント基板実装方法 | |
| JPS63124496A (ja) | 多端子部品の取付方法 | |
| JPH01290293A (ja) | 半田付け装置 | |
| EP0290089B1 (en) | Method and means for wave soldering of leads of an integrated circuit package | |
| CA1278223C (en) | Soldering method and apparatus | |
| JPH01260899A (ja) | デュアルインライン型半導体装置の実装方法 | |
| JPH01270391A (ja) | 予備半田付方法 | |
| JPH01144698A (ja) | 混成集積回路装置の製造方法とその装置 | |
| JPH04111493A (ja) | プリント配線板の製造工程に於ける半田レベラー処理方法 | |
| JP3694144B2 (ja) | 両面実装基板製造方法 | |
| JPH05347473A (ja) | 配線基板 | |
| JPS628923Y2 (ja) | ||
| JPH01262066A (ja) | 自動ハンダ付け装置 |