JPS62185560A - Ｄｃ／ｄｃコンバ−タ装置 - Google Patents
Ｄｃ／ｄｃコンバ−タ装置Info
- Publication number
- JPS62185560A JPS62185560A JP2741186A JP2741186A JPS62185560A JP S62185560 A JPS62185560 A JP S62185560A JP 2741186 A JP2741186 A JP 2741186A JP 2741186 A JP2741186 A JP 2741186A JP S62185560 A JPS62185560 A JP S62185560A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- coil
- switching
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000003079 width control Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明はＤＣ電源出力をスイッチング出力してフィル
タに通すことによりＤＣ出力を得るＤＣ／ＤＣＣ／式−
タ装置に関する。
タに通すことによりＤＣ出力を得るＤＣ／ＤＣＣ／式−
タ装置に関する。
［発明の技術的背景とその問題点コ
従来よりＤ Ｃ／Ｄ Ｃコンバータ装置の基本回路とし
ては、バック型、ブースト型、バックφブースト型等種
々の回路があるか、ここではバック型のＤＣ／ＤＣＣ／
式−タ装置を代表させて説明する。第３図にその基本回
路構成を示す。
ては、バック型、ブースト型、バックφブースト型等種
々の回路があるか、ここではバック型のＤＣ／ＤＣＣ／
式−タ装置を代表させて説明する。第３図にその基本回
路構成を示す。
第３図において、図中Ｅ１はＤＣ電源で、このＤＣ電源
Ｅ１のＤＣ出力はコイルＬ１及びコンデンサＣ１よりな
り、後段の電力スイッチングによる発生雑音を抑制する
入力フィルタを介して電力スイッチングトランジスタＱ
１に供給される。このトランジスタＱ１は駆動制御装置
Ｕｌからの制御パルスに応じて入力ＤＣ電流をスイ・ソ
チングするもので、Ｑ１オン時の電流及びＱ１オフ時の
フライホイールダイオードＣＲＩからの帰還電流はコイ
ルＬ２及びコンデンサＣ２よりなる出力フィルタによっ
てリップルが抑圧されて負荷Ｒｌ、へ導出される。
Ｅ１のＤＣ出力はコイルＬ１及びコンデンサＣ１よりな
り、後段の電力スイッチングによる発生雑音を抑制する
入力フィルタを介して電力スイッチングトランジスタＱ
１に供給される。このトランジスタＱ１は駆動制御装置
Ｕｌからの制御パルスに応じて入力ＤＣ電流をスイ・ソ
チングするもので、Ｑ１オン時の電流及びＱ１オフ時の
フライホイールダイオードＣＲＩからの帰還電流はコイ
ルＬ２及びコンデンサＣ２よりなる出力フィルタによっ
てリップルが抑圧されて負荷Ｒｌ、へ導出される。
ところで、上記回路では出力電流からり・ソプルを完全
に除去することはできない。すなわち、第４図において
Ｔｌ、Ｔ３．・・・期間に駆動制御装置Ｕ１からの制御
パルスによりトランジスタＱ１かオン状態となり、Ｔ２
．Ｔ４．・・・期間には制御ノくルスによりトランジス
タＱ１がオフ状態となったとする。トランジスタＱ１の
コレクタ・エミ・ツタ間電圧ＶＣＥは同図（ａ）に示す
ようになる。ここで、トランジスタＱ１のオン期間には
チョークコイルＬ２によりトランジスタＱ１の出力電流
Ｉ０１は、同図（ｂ）に示すように、 （Δｔ−Ｔｌ、Ｔ３．・・・） の勾配で増加する。また、トランジスタＱ１のオフ期間
にはコイルＬ２にＱｌのオン期間に蓄積されたエネルギ
ーが放出されるため、フライホイールダイオードＣＲＩ
によって出力フィルタのコンデンサＣ２から帰還される
帰還電流１０３は、同図（Ｃ）に示すように、オン期間
とは逆に、（Δｔ＝Ｔ２．Ｔ４．・・・） の勾配で減少する。したがって、トランジスタＱ１の出
力電流１０１と帰還電流１０３を重畳したコイルＬ２の
出力電流Ｉは、同図（ｄ）に示すように、変化幅Δ■の
連続した脈動電流となり、この電流■がコンデンサＣ２
及び負荷ＲＬに導出されるため、リップル電圧が発生す
る。
に除去することはできない。すなわち、第４図において
Ｔｌ、Ｔ３．・・・期間に駆動制御装置Ｕ１からの制御
パルスによりトランジスタＱ１かオン状態となり、Ｔ２
．Ｔ４．・・・期間には制御ノくルスによりトランジス
タＱ１がオフ状態となったとする。トランジスタＱ１の
コレクタ・エミ・ツタ間電圧ＶＣＥは同図（ａ）に示す
ようになる。ここで、トランジスタＱ１のオン期間には
チョークコイルＬ２によりトランジスタＱ１の出力電流
Ｉ０１は、同図（ｂ）に示すように、 （Δｔ−Ｔｌ、Ｔ３．・・・） の勾配で増加する。また、トランジスタＱ１のオフ期間
にはコイルＬ２にＱｌのオン期間に蓄積されたエネルギ
ーが放出されるため、フライホイールダイオードＣＲＩ
によって出力フィルタのコンデンサＣ２から帰還される
帰還電流１０３は、同図（Ｃ）に示すように、オン期間
とは逆に、（Δｔ＝Ｔ２．Ｔ４．・・・） の勾配で減少する。したがって、トランジスタＱ１の出
力電流１０１と帰還電流１０３を重畳したコイルＬ２の
出力電流Ｉは、同図（ｄ）に示すように、変化幅Δ■の
連続した脈動電流となり、この電流■がコンデンサＣ２
及び負荷ＲＬに導出されるため、リップル電圧が発生す
る。
このようなことはスイッチング制御型の全てのＤＣ／Ｄ
Ｃコンバータ装置に言えることであり、ＤＣ電圧をスイ
ッチング出力して再びＤＣ電圧に変換するため、出力電
圧に出力フィルタでは除去できないリップル成分が重畳
されてしまう。
Ｃコンバータ装置に言えることであり、ＤＣ電圧をスイ
ッチング出力して再びＤＣ電圧に変換するため、出力電
圧に出力フィルタでは除去できないリップル成分が重畳
されてしまう。
［発明の目的コ
この発明は上記のような問題を改善するためになされた
もので、ゼロ出力リップル化を実現して極めて精度良く
出力電圧を安定させることのできるＤ Ｃ／Ｄ Ｃコン
バータ装置を提供することを目的とする。
もので、ゼロ出力リップル化を実現して極めて精度良く
出力電圧を安定させることのできるＤ Ｃ／Ｄ Ｃコン
バータ装置を提供することを目的とする。
［発明の概要］
すなわち、この発明に係るＤＣ／ＤＣコンバータ装置は
、直流電源と、この直流電源出力を第１の制御信号に応
じてスイッチング出力する第１のスイッチング素子と、
第１のコイルと第１のコンデンサからなり前記第１のス
イッチング素子の出力を入力してリップル成分を抑圧す
る出力フィルタと、出力電流を前記第１のスイッチング
素子の非導通時に前記第１のコイルに帰還する第１の帰
還路と、前記直流電源出力を入力して第２の制御信号に
応じてスイッチング出力する第２のスイッチング素子と
、この第２のスイッチング素子の出力が印加され、前記
第１のコンデンサと共に第２のスイッチング素子出力の
リップル分を抑圧する第２のコイルと、前記第２のスイ
ッチング素子の非導通時に出力電流を前記第２のコイル
に帰還する第２の帰還路と、前記第１及び第２の制御信
号を互いに逆位相にして生成しそれぞれ前記第１及び第
２のスイッチング素子に供給する制御信号生成回路とを
具備したことを特徴とするものである。
、直流電源と、この直流電源出力を第１の制御信号に応
じてスイッチング出力する第１のスイッチング素子と、
第１のコイルと第１のコンデンサからなり前記第１のス
イッチング素子の出力を入力してリップル成分を抑圧す
る出力フィルタと、出力電流を前記第１のスイッチング
素子の非導通時に前記第１のコイルに帰還する第１の帰
還路と、前記直流電源出力を入力して第２の制御信号に
応じてスイッチング出力する第２のスイッチング素子と
、この第２のスイッチング素子の出力が印加され、前記
第１のコンデンサと共に第２のスイッチング素子出力の
リップル分を抑圧する第２のコイルと、前記第２のスイ
ッチング素子の非導通時に出力電流を前記第２のコイル
に帰還する第２の帰還路と、前記第１及び第２の制御信
号を互いに逆位相にして生成しそれぞれ前記第１及び第
２のスイッチング素子に供給する制御信号生成回路とを
具備したことを特徴とするものである。
［発明の実施例］
以下、第１及び第２図を参照してこの発明の一実施例に
ついて詳細に説明する。尚、第１図において第３図と同
一部分については同一符号を付して示し、ここでは異な
る部分についてのみ述べる。
ついて詳細に説明する。尚、第１図において第３図と同
一部分については同一符号を付して示し、ここでは異な
る部分についてのみ述べる。
第１図はこの発明を適用したバック型のＤＣ／ＤＣコン
バータの構成を示すものである。すなわち、このＤＣ／
ＤＣコンバータ装置は前記コイルＬ２の出力端とコンデ
ンサＣ２の入力端間に電流加算用ダイオードＣＲ３を介
在させ、さらに前記スイッチングトランジスタＱ１、フ
ライホイールダイオードＣＲ１、コイルＬ２及び上記ダ
イオードＣＲ３よりなるスイッチング回路（第１の回路
とする）と同一回路（第２の回路とする）をコンデンサ
Ｃ１の出力端及びコンデンサＣ２の入力端間に並列に接
続したものである。つまり、図中Ｑ２は電力スイッチン
グトランジスタ、ＣＲ２はフライホイールダイオード、
Ｌ３はコンデンサＣ２と共に出力フィルタを構成するコ
イル、ＣＲ４はＬ３の電流加算用ダイオードである。上
記各スイッチングトランジスタＱｌ、Ｃ２に対し、駆動
制御装置Ｕ２は互いに逆位相の制御パルスＰＬ、Ｐ２を
供給するようになっており、またＵ２はパルス幅制御に
より出力電圧を検出して出力電圧の安定化ができるよう
になっている。
バータの構成を示すものである。すなわち、このＤＣ／
ＤＣコンバータ装置は前記コイルＬ２の出力端とコンデ
ンサＣ２の入力端間に電流加算用ダイオードＣＲ３を介
在させ、さらに前記スイッチングトランジスタＱ１、フ
ライホイールダイオードＣＲ１、コイルＬ２及び上記ダ
イオードＣＲ３よりなるスイッチング回路（第１の回路
とする）と同一回路（第２の回路とする）をコンデンサ
Ｃ１の出力端及びコンデンサＣ２の入力端間に並列に接
続したものである。つまり、図中Ｑ２は電力スイッチン
グトランジスタ、ＣＲ２はフライホイールダイオード、
Ｌ３はコンデンサＣ２と共に出力フィルタを構成するコ
イル、ＣＲ４はＬ３の電流加算用ダイオードである。上
記各スイッチングトランジスタＱｌ、Ｃ２に対し、駆動
制御装置Ｕ２は互いに逆位相の制御パルスＰＬ、Ｐ２を
供給するようになっており、またＵ２はパルス幅制御に
より出力電圧を検出して出力電圧の安定化ができるよう
になっている。
上記のような構成において、以下第２図を参照してその
動作について説明する。
動作について説明する。
まず、第２図において期間Ｔｌ、ＴＩＴ５゜・・・で駆
動制御装置Ｕ２から出力される制御パルスＰＩがＱｌを
オン駆動、Ｒ２がＣ２をオフ駆動するレベルとなってそ
れぞれトランジスタＱｌ。
動制御装置Ｕ２から出力される制御パルスＰＩがＱｌを
オン駆動、Ｒ２がＣ２をオフ駆動するレベルとなってそ
れぞれトランジスタＱｌ。
Ｃ２に供給され、期間Ｔ２．Ｔ４．ＴＯ，・・・て駆動
制御装置Ｕ２から出力される制御パルスＰ１がＱｌをオ
フ駆動、Ｒ２がＱｌをオン駆動するレベルとなってそれ
ぞれトランジスタＱｌ、Ｑ２に供給されたとすると、ト
ランジスタＱ１は期間Ｔｌ。
制御装置Ｕ２から出力される制御パルスＰ１がＱｌをオ
フ駆動、Ｒ２がＱｌをオン駆動するレベルとなってそれ
ぞれトランジスタＱｌ、Ｑ２に供給されたとすると、ト
ランジスタＱ１は期間Ｔｌ。
Ｔ３．Ｔ５．・・・でオン状態、期間Ｔ２．Ｔ４゜Ｔ６
．・・・でオフ状態となり、逆にトランジスタＱ２は期
間Ｔ２．Ｔ４．ＴＢ、・・・でオン状態、期間 Ｔｌ、
Ｔ３．Ｔ５．・・・でオフ状態となる。すなわちトラン
ジスタＱ１．．Ｑ２の各コレクタ・エミッタ間電圧ＶＣ
Ｅ１． 、 ＶＣＥ２はそれぞれ第２図（ａ）、（ｂ）
中実線で示すような電圧波形となる。
．・・・でオフ状態となり、逆にトランジスタＱ２は期
間Ｔ２．Ｔ４．ＴＢ、・・・でオン状態、期間 Ｔｌ、
Ｔ３．Ｔ５．・・・でオフ状態となる。すなわちトラン
ジスタＱ１．．Ｑ２の各コレクタ・エミッタ間電圧ＶＣ
Ｅ１． 、 ＶＣＥ２はそれぞれ第２図（ａ）、（ｂ）
中実線で示すような電圧波形となる。
直流電圧Ｅ１はＬＬ、Ｃ１による入力フィルタを介して
第１及び第２の回路から交互に導出される。各トランジ
スタＱｌ、Ｑ２のスイッチングによるオン期間中のＬ２
．Ｌ３の電流１０１．ＩＯ２はそれぞれ同図（ｃ）、（
ｄ）中実線で示すように、（Δｔ＝ＴＩ 、Ｔ３ 、Ｔ
５ 、 ・・・）（Δｔ＝Ｔ２．Ｔ４．ＴＢ、・・・） の勾配で増加する。一方、各トランジスタＱｌ。
第１及び第２の回路から交互に導出される。各トランジ
スタＱｌ、Ｑ２のスイッチングによるオン期間中のＬ２
．Ｌ３の電流１０１．ＩＯ２はそれぞれ同図（ｃ）、（
ｄ）中実線で示すように、（Δｔ＝ＴＩ 、Ｔ３ 、Ｔ
５ 、 ・・・）（Δｔ＝Ｔ２．Ｔ４．ＴＢ、・・・） の勾配で増加する。一方、各トランジスタＱｌ。
Ｃ２のスイッチングによるオフ期間中にコイルＬ２．Ｌ
３に流れるフライホイールダイオードＣＲＩ、ＣＲ２に
よる帰還電流１０８．ＩＯＡは、それぞれ同図（ｅ）、
（ｆ）中実線で示すように、（Δｔ＝ＴＩ 、Ｔ３ 、
Ｔ５ 、・・・）（Δｔ＝Ｔ２．Ｔ４．Ｔ６．・・・） の勾配で減少する。したがって、Ｑｌのオン・オフ１周
期にＬ ２に流れる電流■１はＩＯｌとＩＯ３，１０２
と１０４をそれぞれ加算したものとなり、それぞれ同図
（ｇ）、（ｈ）中実線で示すような脈動電流となる。と
ころが、第１及び第２の回路がそれぞれ同一回路構成で
あり、互いに逆位相の制御パルスＰｉ、Ｐ２でスイッチ
ング制御されることから、Ｌ２．Ｌ３を流れる脈動電流
も互いに逆位相の関係にある。このため、両型流１１．
１２をＣＲ１，ＣＲ２により加算した出力電流■３は、
Ｉｆ、１２のリップル成分が互いに打消し合うので、同
図（ｉ）中実線で示すようにゼロリップルの電流となる
。つまり、出力電圧もゼロリップルとなる。この場合、
第１及び第２の回路から交互に出力電流が導出されるの
で、出力電流が従来の２倍となり、これによって定格出
力電力は従来の２倍となる。
３に流れるフライホイールダイオードＣＲＩ、ＣＲ２に
よる帰還電流１０８．ＩＯＡは、それぞれ同図（ｅ）、
（ｆ）中実線で示すように、（Δｔ＝ＴＩ 、Ｔ３ 、
Ｔ５ 、・・・）（Δｔ＝Ｔ２．Ｔ４．Ｔ６．・・・） の勾配で減少する。したがって、Ｑｌのオン・オフ１周
期にＬ ２に流れる電流■１はＩＯｌとＩＯ３，１０２
と１０４をそれぞれ加算したものとなり、それぞれ同図
（ｇ）、（ｈ）中実線で示すような脈動電流となる。と
ころが、第１及び第２の回路がそれぞれ同一回路構成で
あり、互いに逆位相の制御パルスＰｉ、Ｐ２でスイッチ
ング制御されることから、Ｌ２．Ｌ３を流れる脈動電流
も互いに逆位相の関係にある。このため、両型流１１．
１２をＣＲ１，ＣＲ２により加算した出力電流■３は、
Ｉｆ、１２のリップル成分が互いに打消し合うので、同
図（ｉ）中実線で示すようにゼロリップルの電流となる
。つまり、出力電圧もゼロリップルとなる。この場合、
第１及び第２の回路から交互に出力電流が導出されるの
で、出力電流が従来の２倍となり、これによって定格出
力電力は従来の２倍となる。
尚、入力変動または出力変動に対しては、その変化分に
対応して制御パルスＰＬ、Ｐ２の各パルス幅を制御すれ
ば、出力電圧を容易に安定化することができる。その−
例を第２図中点線で示す。
対応して制御パルスＰＬ、Ｐ２の各パルス幅を制御すれ
ば、出力電圧を容易に安定化することができる。その−
例を第２図中点線で示す。
したがって、上記のように構成したＤＣ／ＤＣコンバー
タ装置は、出力フィルタのインダクタンス中に流れる脈
動電流に着目し、第１及び第２の回路によって互いに逆
位相の脈動電流を得て両者の差分をとるように合成する
ことにより、ゼロリップルの出力を得ることができる。
タ装置は、出力フィルタのインダクタンス中に流れる脈
動電流に着目し、第１及び第２の回路によって互いに逆
位相の脈動電流を得て両者の差分をとるように合成する
ことにより、ゼロリップルの出力を得ることができる。
この場合、出力フィルタの容量を小さくすることができ
るので、小型化を容易に実行することができ、また出力
型流が２倍となるため、定格出力電力を２倍まで拡張さ
せることができる。
るので、小型化を容易に実行することができ、また出力
型流が２倍となるため、定格出力電力を２倍まで拡張さ
せることができる。
尚、上記実施例では制御パルスＰＬ、Ｐ２のパルス幅が
等しくない場合で説明したが、互いのパルス幅を等しく
することによりリップル分をより軽減することができる
。また、上記実施例ではバック型ＤＣ／ＤＣコンバータ
装置の場合について説明したが、以上のことはスイッチ
ング制御による他の方式のＤＣ／ＤＣＣ／式−タ装置に
ついても適用することができる。
等しくない場合で説明したが、互いのパルス幅を等しく
することによりリップル分をより軽減することができる
。また、上記実施例ではバック型ＤＣ／ＤＣコンバータ
装置の場合について説明したが、以上のことはスイッチ
ング制御による他の方式のＤＣ／ＤＣＣ／式−タ装置に
ついても適用することができる。
［発明の効果］
以上詳述したようにこの発明によれば、１つの出力チョ
ークコイルに流れる電流を逆位相で加算することにより
ゼロ出力リップル化を実現したＤＣ／ＤＣＣ／式−タ装
置を提供することができる。
ークコイルに流れる電流を逆位相で加算することにより
ゼロ出力リップル化を実現したＤＣ／ＤＣＣ／式−タ装
置を提供することができる。
第１図はこの発明に係るＤＣ／ＤＣＣ／式−タ装置の一
実施例を示すブロック回路構成図、第２図は同実施例の
動作を説明するだめのタイミングチャート、第３図は従
来のバック型ＤＣ／ＤＣコンバータ装置の回路構成を示
すブロック回路図、第４図は従来の装置の動作を説明す
るためのタイミングチャートである。 Ｅｌ・・・ＤＣ電源、Ｌ１〜Ｌ３・・・コイル、ＣＩ。 Ｃ２・・・コンデンサ、Ｑｌ、Ｑ２・・・電力スイッチ
ングトランジスタ、ＣＲＩ、ＣＲ２・・・フライホイー
ルダイオード、ＣＲ３，ＣＲ４・・・電流加算用ダイオ
ード、ＲＬ・・・負荷。
実施例を示すブロック回路構成図、第２図は同実施例の
動作を説明するだめのタイミングチャート、第３図は従
来のバック型ＤＣ／ＤＣコンバータ装置の回路構成を示
すブロック回路図、第４図は従来の装置の動作を説明す
るためのタイミングチャートである。 Ｅｌ・・・ＤＣ電源、Ｌ１〜Ｌ３・・・コイル、ＣＩ。 Ｃ２・・・コンデンサ、Ｑｌ、Ｑ２・・・電力スイッチ
ングトランジスタ、ＣＲＩ、ＣＲ２・・・フライホイー
ルダイオード、ＣＲ３，ＣＲ４・・・電流加算用ダイオ
ード、ＲＬ・・・負荷。
Claims (1)
- 直流電源と、前記直流電源出力を第１の制御信号に応じ
てスイッチング出力する第１のスイッチング素子と、第
１のコイルと第１のコンデンサからなり前記第１のスイ
ッチング素子の出力を入力してリップル成分を抑圧する
出力フィルタと、出力電流を前記第１のスイッチング素
子の非導通時に前記第１のコイルに帰還する第１の帰還
路と、前記直流電源出力を入力して第２の制御信号に応
じてスイッチング出力する第２のスイッチング素子と、
この第２のスイッチング素子の出力が印加され、前記第
１のコンデンサと共に第２のスイッチング素子出力のリ
ップル分を抑圧する第２のコイルと、前記第２のスイッ
チング素子の非導通時に出力電流を前記第２のコイルに
帰還する第２の帰還路と、前記第１及び第２の制御信号
を互いに逆位相にして生成しそれぞれ前記第１及び第２
のスイッチング素子に供給する制御信号生成回路とを具
備したことを特徴とするＤＣ／ＤＣコンバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2741186A JPS62185560A (ja) | 1986-02-10 | 1986-02-10 | Ｄｃ／ｄｃコンバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2741186A JPS62185560A (ja) | 1986-02-10 | 1986-02-10 | Ｄｃ／ｄｃコンバ−タ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62185560A true JPS62185560A (ja) | 1987-08-13 |
Family
ID=12220341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2741186A Pending JPS62185560A (ja) | 1986-02-10 | 1986-02-10 | Ｄｃ／ｄｃコンバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62185560A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157673A (ja) * | 1986-12-22 | 1988-06-30 | Hitachi Ltd | Ｄｃ−ｄｃコンバ−タの漏洩電流抑制方法 |
| KR100664088B1 (ko) * | 2005-12-06 | 2007-01-03 | 엘지전자 주식회사 | 연료전지 시스템의 직류/직류변환장치 |
-
1986
- 1986-02-10 JP JP2741186A patent/JPS62185560A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63157673A (ja) * | 1986-12-22 | 1988-06-30 | Hitachi Ltd | Ｄｃ−ｄｃコンバ−タの漏洩電流抑制方法 |
| KR100664088B1 (ko) * | 2005-12-06 | 2007-01-03 | 엘지전자 주식회사 | 연료전지 시스템의 직류/직류변환장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404175B1 (en) | Multi-phase and multi-module power supplies with balanced current between phases and modules | |
| US5861734A (en) | Control architecture for interleaved converters | |
| JP6271099B1 (ja) | 直流電圧変換回路 | |
| Yao et al. | A novel winding-coupled buck converter for high-frequency, high-step-down DC-DC conversion | |
| US7019497B2 (en) | Circuits and methods for synchronizing non-constant frequency switching regulators with a phase locked loop | |
| US7760525B2 (en) | Voltage regulator | |
| US5901054A (en) | Pulse-width-modulation control circuit | |
| JPS5879470A (ja) | スイツチ式電力調整回路 | |
| US6714426B1 (en) | Multiple-phase, multi-module power supply system for high frequency operation | |
| US11088611B2 (en) | Power converter | |
| WO2012094670A2 (en) | Dc-dc converter | |
| WO2020041109A1 (en) | Power supply system with pulse mode operation | |
| US6642630B2 (en) | Multi-output switching power source circuit | |
| TWI625923B (zh) | 直流對直流轉換電路及其多相電源控制器 | |
| JP3574849B2 (ja) | Ｄｃ−ｄｃコンバータ装置 | |
| JPS6218970A (ja) | 電源装置 | |
| US20060279268A1 (en) | Method for Operational Amplifier Output Clamping for Switching Regulators | |
| JPS62185560A (ja) | Ｄｃ／ｄｃコンバ−タ装置 | |
| JPH10127049A (ja) | インターリーブ方式スイッチングコンバータ | |
| JP2004040859A (ja) | Ｄｃ／ｄｃコンバータ | |
| US6094035A (en) | Amplifying power converter circuits | |
| JP2007312586A (ja) | スイッチング電源 | |
| JP3505715B1 (ja) | 複合型交流電源 | |
| US20230344350A1 (en) | Buck-boost dc-dc converter circuit and corresponding method of operation | |
| JP2002238249A (ja) | スイッチング電源装置 |