JPS62184532A - 大容量ソ−ト処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、１台のソート処理装置のソート可能容量より
大きいデータ容量をもつデータ集合のソートを行なうた
めのソート処理方式に関する。

〔従来技術〕

一般にデータ集合をデータ値の小さい順もしくは大きい
順に並べ換える場合、ソート処理装置が使用される。か
かるソート処理装置には、パイプライン型ソート処理装
置と非パイプライン型ソート処理装置があるが、ここで
は、データ値の小さい順もしくは大きい順にデータを任
意転送バイト幅単位でストリーム状に出力するようなパ
イプライン型ソート処理装置を対象とする。なお、ソー
ト処理装置に関する公知文献としては、例えば岩波書店
発行（１９８５年）の［岩披講座マイクロエレクトロニ
クス９ＶＬＳＩコンピュータ■」（２４０〜２４４頁）
が挙げられる。

従来のパイプライン型ソート処理装置には、５＝Ｌ−Ｎ
（但し、Ｓ：ソート可能容量、Ｌ：データの長さ、Ｎ：
データの個数）という関係がある。

あるデータ集合をソートする場合において、そのデータ
容量がＳより大きい場合、このパイプライン型ソート処
理装置１台だけではデータ集合全体をソートすることは
できない。このため、従来、２台のパイプライン型ソー
ト処理装置でソートされたソート済部分集合をパイプラ
イン的にマージして１つのソート済集合を作るパイプラ
イン型マージ処理装置が提案されている。

第５図、第６図及び第７図により従来技術を説明する。

第５図は従来のパイプライン型マージ処理装置の構成列
を示す図である。１０はパイプライン型マージ処理装置
、１０１は装置１０の１単位バイト幅データ入力端子、
１０２は同じく装置１０の１単位バイトデータ入力端子
、１１１は装置１０の１単位バイト幅データ出力端子、
１０３は入力端子１０１から入力されるソート済データ
部分集合の１データ分を格納するメモリ、１０４は入力
端子１０２から入力される他方のソート済部分集合の１
データ分を格納するメモリ、１０５−１゜１０５−２は
メモリ１０３，１０４へのデータの読み書きを１単位バ
イト幅で各々行なう読出し／書込み回路、１０６はメモ
リ１０３のデータの１単位バイトを格納するレジスタ、
１０７はメモリ１０４のデータの１単位バイトを格納す
るレジスタ、１０８はレジスタ１０６と１０７に縞納さ
れているデータの値を比較する比較器、１０９はレジス
タ１０６，１０７のいずれか一方のデータを出力端子１
１１に転送する経路を選択するマルチプレクサ、１１０
は装置１０の制御回路である。

制御回路１１０は、読出し／書込み回路１０５−１．１
０５−２の制御を行なう読出し／書込み制御回路１２１
、レジスタ・マルチプレクサ１０９の制御を行なうレジ
スタ・マルチテレフサ制御回路１２２、比較器１０８か
ら比較結果信号を受け取り、それに基づいて回路１２１
．１２’２を制御して装置内各部を動作させる共通制御
回路１２３からなる。

本パイプライン型マージ処理装置１０の基′本釣な動作
は２つのサイクルで実現する。ここで２つのサイクルを
ライトサイクル（Ｗサイクル）、リードサイクル（Ｒサ
イクル）゛とｉぶことにする。

各サイクルでは次の処理が行われる。′■Ｗサイク、、
：デニタ入カ入子端子１０１くは１０２からデータを１
単位バイト入力し、メモリ１０３もしくは１０４に格納
する。また、制御回路１１０からの指示に従い、レジス
タ１０６もしくは１０７に格納されているデータの１単
位バイトをデータ出力端子１１１に出力する。

■Ｒサイクル：メモリ１０３からデータの１単位バイト
を読み出してレジスタ１０６に、メモリ１０４からデー
タの１単位バイトを読み出してレジスタ１０７に各々同
時に格納し、レジスタ１０６と１０７に格納されそいる
データの値を比較器１０８で比較して、比較結果を比較
結果信号により制御回路１１０に通知する。

ここで、比較結果について説明しておく。比較結果信号
としては、データの長さＬバイトの場合、２データかに
バイト（Ｋ＜Ｌ）まで同じ値である時、そのバイトまで
は“＝”信号を、Ｋ＋１バイト目で２データの大小関係
が確定する時、Ｋ＋１バイトからＬバイトまで、“Ｖ”
信号（メモリ１０３に格納されているデータ値がメモリ
１０４に格納されているデータ値より大きいことを意味
する）、あるいは“′Δ″信号（これはｄ（Ｖ　＃ｌの
逆を意味する）を出力し続ける。即ち、２データの大小
関係が確定後の比較における結果は、比較結果信号には
反映されない。

第６図は複数台のパイプライン型ソート処理装置と複数
台のパイプライン型マージ処理装置と１台の出力制御回
路とを組み合わせて接続して、大容量のデータ集合をソ
ートする大容量ソート処理方式の一例を説明する図であ
って、１０はパイプライン型マージ処理装！（ＭＥＲ）
　、２０はパイプライン型ソート処理装置（ＳＯＲ）、
３０はデータ集合全体のソート結果を１単位バイトずつ
出力する出力制御回路（○ＣＥ）である。

第６図は、装置１０．２０を各々３台とした場合の構成
例であり、装置間の信号関係は全て同じであり、その間
のデータ転送はＲＥＡＤ−ＡＣＫ信号のハンドシェイク
で行われる。第６図において、−格下に位置するパイプ
ライン型マージ処理装置ＭＥＲ＄２について言えば、パ
イプライン型ソート処理装［ＳＯＲ＃２およびパイプラ
イン型マージ処理装置ＭＥＲ＄１を該ＭＥＲ＄２の上段
あるいは上位の装置と言い、また、出力制御回路ＯＣＥ
をＭＥＲ＃２の下段あるいは下位の装置と呼、ぶことに
する。

第７図は第６図の構成において、従来パイプライン型マ
ージ処理装置を用いた場合の処理の基本的なシーケンス
例を示している。

第７図に示すＸＸＸ信号がＨＩＧＨレベルになって（ア
サート）、次にＬＯＷレベルになる（ネゲート）までを
ＸＸＸ信号がａｃｔｉｖｅ状態と呼ぶことにする。第７
図において、５０１は、上段の数値は第５図におけるレ
ジスタ１０６に格納されているデータ値、下段の数値は
レジスタ１０７に格納されているデータ値を、５０２は
出力制御回路０ＣＥ３０が上段のパイプライン型マージ
処理装置から読み出したデータ値、即ち、データ集合全
体のソート結果である。また、ＭＥＭ　ＲＥＡＤ（＆　
ＣＯＭＰＡＲＥ）信号ａｃｔｉｖｅ状態とは、各メモリ
（第５図の１０３，１０４）から１単位バイト読み出し
て対応するレジスタ（第５図の１０６．１０７）に同時
に格納して、レジスタ１０６゜１０７のデータ値を比較
して、比較結果を制御回路１１０に通知することを、Ｍ
ＥＭ　ＷＲＩＴＥ信号ａｃｔｉｖｅ状態とは、メモリの
どちらか一方へ、対応するデータ集合（上段のパイプラ
イン型マージ処理装置あるいはソート処理装置内にある
）の１データの１単位バイトを格納することを意味する
。

〔発明が解決しようとする問題点〕

従来のパイプライン型マージ処理装置では、第５図に示
す制御回路１１０中にある読出し／書込み制御回路１２
１が読出し制御と書込み制御に独立していないため、Ｒ
サイクルとＷサイクルが連続して動作することにより、
第６図における出力制御回路０ＣＥ３０がＲＥＡＤ要求
を出した場合装置１０　（ＭＥＲ＃２）は上位装置から
の１データの１単位バイトの転送を得るまで待って、メ
モリのどちらか一方への書込みを行なった後で、０ＣＥ
３０にレジスタのどちらか一方のデータ値を転送する（
とともにＡＣＫ信号をアサートする）ので、処理時間が
かかるという問題点があった。

−８＝ 本発明の目的は、上記の如き問題点を除去するものであ
り、大容量のデータ集合を高速にソートする方式を提供
することにある。

〔問題点を解決するための手段及び作用〕本発明は、パ
イプライン型マージ処理装置の制御回路中に互に独立し
て動作できる読出し制御回路と書込み制御回路を設け、
出力制御回路ＯＣＥのＲ，ＥＡＤ要求に対し、直ちに、
レジスタのどちらか一方のデータ値を転送しくＡＣＫ信
号をアサートする）、該動作と並行して、上位装置から
の１データの１単位バイトの転送を得て、メモリのどち
らか一方へ書込む処理シーケンスを行うか、あるいは、
上記ＯＣＥのＲＥＡＤ要求に対し、有効な１データの１
単位バイトがメモリのどちらか一方へ格納されるまで待
合せを行なうか動作せしめることにより、１台のパイプ
ライン型ソート処理装置のソート可能容量より大きいデ
ータ集合を高速にソートすることを可能にするものであ
る。

〔実施例〕

第１図は本発明におけるパイプライン型マージ処理装置
の基本構成例を示す。１０はパイプライン型マージ処理
装置、１０１は装置１．０の１単位バイト幅データ入力
端子、１０２は同じく装Ｎ４０の１単位バイト幅データ
入力端子、１１１は装置４０の１単位バイト幅データ出
力端子、１０３は入力端子１０１から入力されるソート
済データ部分集合の１データ分を格納するメモリ、１０
４は入力端子１０２から入力される他方のソート済デー
タ部分集合の１データ分を格納するメモリ、１０５−１
，１０５−２はメモリ１０３，１０４へのデータの読み
書きを１単位バイト幅で各々行なう読出し／書込み回路
、１０６はメモリ１０３のデータの１単位バイトを格納
するレジスタ、１０７はメモリ１０４のデータの１単位
バイトを格納するレジスタ、１０８はレジスタ１０６と
１０７に格納されているデータの値を比較する比較器、
１０９はレジスタ１０６，１０７のいずれか一方のデー
タを出力端子１１１に転送する経路を選択するマルチプ
レクサ、１２０は装［４０の制御回路である。ここで、
制御回路１２０は、レジスタ・マルチプレクサの制御を
行なうレジスタ・マルチプレクサ制御回路１２２、メモ
リの読出し回路の制御を行なう読出し制御回路１２４、
メモリへの書込み回路の制御を行なう書込み制御回路１
２５、比較器１０８から比較結果信号を受け取り、それ
に基づいて回路１２２，１２４．１２５を制御して装置
内各部を動作させる共通制御回路１２６からなる。

第２図は第１図の実施例における処理の基本的なシーケ
ンス例を示す図であり、以下のような制御を行なう。

（１）本パイプライン型マージ処理装置１０のＷサイク
ルは、ＭＥＭＲＥＡＤ　（＆　ＣＯＭＰＡＲＥ）信号の
ネゲートから開始し、下位装置からのＲＥＡＤ要求に対
するデータ値の転送動作と並行して、メモリ１０３，１
０４のどちらか一方へ１データの１単位バイトを格納す
るために、上位のパイプライン型マージ処理装置あるい
はパイプライン型ソート処理装置へＲＥＡＤ信号をアサ
ートして、１データの１単位バイトの転送後、ＭＥＭ　
ＷＲ１ｌ− ＩＴＥ信号をａｃｔｉｖｅ状態にする。一方、Ｒサイク
ルはＭＥＭ　ＷＲＩＴＥ信号のネゲートから開始し、Ｍ
ＥＭ　ＲＥＡＤ　（＆　ＣＯＭＰＡＲＥ）信号をａｃｔ
ｉｖｅ状態にする。

（２）下段の出力制御回路ＯＣＥあるいは下段のパイプ
ライン型マージ処理装置からのＲＥＡＤ信号のアサート
と、該パイプライン型マージ処理装置１０のＭＥＭ　Ｗ
ＲＩＴＥ信号がａｃｔｉｖｅ状態になって、有効な１デ
ータの１単位バイトがメモリ１０３．１０４のどちらか
一方へ格納されたことのＡＮＤ条件で、ＭＥＭ　ＲＥＡ
Ｄ　（＆　ＣＯＭＰＡＲＥ）信号をアサートする。ゆえ
に、ＲＥＡＤ信号のアサート時、有効な１単位バイトが
メモリに格納されるまで、ＭＥＭ　ＲＥＡＤ　（＆　Ｃ
ＯＭＰＡＲＥ）信号は待ち合わせられることになる。

第３図は第１図のパイプライン型マージ処理装置を用い
た大容量ソート処理方式の一実施例を示す図であって、
１０は本発明によるパイプライン型マージ処理装置、２
０はパイプライン型ソート処理装置、３０はデータ集合
全体のソート結果を１単位バイトずつ出力する出力制御
回路ＯＥＣである。

以下、パイプライン型ソート処理装置２０は小さい順に
ソートするものとし、転送バイト幅は１バイト、データ
の長さも１バイトとして説明する。

第３図において、パイプライン型マージ処理装置の初期
状態として、各パイプライン型ソート処理装置２０には
データ集合のデータが入力されており、その出力の先頭
データの先頭１バイトが、パイプライン型マージ処理装
置１０の当該パイプライン型ソート処理装置が接続され
ている側のメモリ１０４に格納されており、最上段のパ
イプライン型マージ処理装置ＭＥＲ＃Ｏの片方のメモリ
１０３には＋ｃＩ８１（データ値とは違う最大値）、他
のパイプライン型マージ処理装置ＭＥＲ＃１．ＭＥＲ＄
２の片方のメモリ１０３には−の（データ値とは違う最
小値）が格納されているものとする。

また、最上値のパイプライン型マージ処理装置ＭＥＲ＃
Ｏの片方のメモリ１０３には装置は何も接続しないもの
とする。なお、データ長は１バイトとしているので、結
果的には、メモリ１０３，１０４には１データが格納さ
れていることになる。

各パイプライン型ソート処理装置には、第３図に示す如
くデータ■、■、■、■、■、■ならびにデータ終了表
示である＋ψが存在している。なお、＋ψ、−ωはデー
タの最終および最初の識別のためのアイデンティファイ
アであるので、これに限定されるわけではない。十の、
−〇の設定方法としては、第１図のデータ入力端子１０
１と、読出し／書込み回路１０５−１との間に、十〇。

−ωのデータ値の発生回路とマルチプレクサを付加する
などの方法をとればよい。

第４図（ａ）、（ｂ）に第３図における処理のシーケン
ス例を示す。ここで、出力制御回路０ＣＥ３０に注目す
るに、０ＣＥ３０はデータ値５０２のうち、最初に読み
出したデータ値−０２個は無効データとして処理し、最
後に読み出したデータ値十ωをデータ集合の終了表示と
認識してデータ集合全体のソート処理が終了する。

〔発明の効果〕

以上説明したように、本発明によれば、下位の出力制御
回路の転送要求に対し、直ちにレジスタのどちらか一方
のデータ値を転送し、該動作と並行して、上位装置から
の１データの１単位バイトの転送を得て、メモリのまど
ちらか一方へ書込むシーケンスを行なうこが可能である
ため、従来方式に比べて高速な大容量ソートが実現でき
る。

【図面の簡単な説明】

第１図は本発明方式におけるパイプライン型マージ処理
装置の基本装置構成図、第２図は第１図における装置の
処理の基本的シーケンス図、第３図は第１図のパイプラ
イン型マージ処理装置を用いた本発明の大容量ソート処
理方式の一実施例を示す図、第４図は第３図における処
理のシーケンス図、第５図は従来のパイプライン型マー
ジ処理装置の基本構成図、第６図は第５図のパイプライ
ン型マージ処理装置を用いた大容量ソート処理方式の構
成例を示す図、第７図は第６図における処理のシーケン
ス図である。 １０・・・パイプライン型マージ処理装置、２０・・・
パイプライン型ソート処理装置、３０・・・出力制御回
路、　　１０１，１０２・・・データ入力端子、　　１
０３，１０４・・・メモリ、１０５−１，１０５−２・
・・読出し／書込み回路、１０６．１０７・・・レジス
タ、　１０８・・・比較器、１０９・・・マルチプレク
サ、　１２０・・・制御回路、１１１・・・データ出力
端子、　　１２２・・・レジスタ・マルチプレクサ制御
回路、　　１２４・・・読出し制御回路、　１２５・・
・書込み制御回路、１２６・・・共通制御回路。

Claims (1)

【特許請求の範囲】
1. （１）複数台のパイプライン型ソート処理装置と複数台
   のパイプライン型マージ処理装置とデータ集合全体のソ
   ート結果を１単位バイトずつ出力する１台の出力制御回
   路とを組合せて接続し、１台のパイプライン型ソート処
   理装置のソート可能容量より大きいデータ集合をソート
   するソート処理方式において、前記パイプライン型マー
   ジ処理装置は、それに接続されるソート処理装置と前段
   のマージ処理装置からの各１データ分を格納する１対の
   メモリと、各メモリから１単位バイト読出したデータを
   一時格納する一対のレジスタと、前記レジスタのデータ
   値を比較する比較器と、前記レジスタのいずれか一方の
   データを出力するマルチプレクサと、及び、レジスタ・
   マルチプレクサの制御を行なうレジスタ・マルチプレク
   サ制御回路、メモリの読出し回路の制御を行なう読出し
   制御回路、メモリへの書込みを行なう書込み制御回路、
   比較器から比較結果信号を受け取り、それに基いてレジ
   スタ・マルチプレクサ制御回路、読出し制御回路、書込
   み制御回路を制御して、本装置内各部を動作させる共通
   制御回路からなる制御回路とを具備して、前記出力制御
   回路のＲＥＡＤ要求に対し、直ちにレジスタのどちらか
   一方のデータ値を転送し、該動作と並行して、上位装置
   からの１データの１単位バイトの転送を得て、メモリの
   どちらか一方へ書込むシーケンスを行なう動作と、該出
   力制御回路のＲＥＡＤ要求に対し、有効なデータの１単
   位バイトがメモリのどちらか一方へ格納されるまで待合
   せを行なう動作をせしめることを特徴とする大容量ソー
   ト処理方式。