JPS62184531A - バレルシフタ - Google Patents
バレルシフタInfo
- Publication number
- JPS62184531A JPS62184531A JP2589386A JP2589386A JPS62184531A JP S62184531 A JPS62184531 A JP S62184531A JP 2589386 A JP2589386 A JP 2589386A JP 2589386 A JP2589386 A JP 2589386A JP S62184531 A JPS62184531 A JP S62184531A
- Authority
- JP
- Japan
- Prior art keywords
- input
- extractor
- barrel shifter
- data
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000605 extraction Methods 0.000 claims abstract description 21
- 239000011159 matrix material Substances 0.000 claims abstract description 20
- 238000012937 correction Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 8
- 239000000284 extract Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、データ処理装置に係り、高性能マイクロプロ
セッサVj、SIに好適なバレルシフタに関する。
セッサVj、SIに好適なバレルシフタに関する。
従来、2つの入力データを連結して得られる2語長のデ
ータから1語長のデータを抽出する抽出器の構成法につ
いては、“イントロダクショントウブイエルニスアイシ
ステム”1980アジイソンウエスレイパブリツシング
カンパニイ(“Introduct、i、on to
VLSI SyStem”(1980AddisonV
esl、ay Publishing Company
)、 (邦訳超LSIシステム入門 培風館)で論じら
れている。
ータから1語長のデータを抽出する抽出器の構成法につ
いては、“イントロダクショントウブイエルニスアイシ
ステム”1980アジイソンウエスレイパブリツシング
カンパニイ(“Introduct、i、on to
VLSI SyStem”(1980AddisonV
esl、ay Publishing Company
)、 (邦訳超LSIシステム入門 培風館)で論じら
れている。
第1図(a)は、その全体構成図である。
この図では、8ビツトのバレルシフタの構成を示した。
A、B両方の入力レジスタ500,510を抽出器75
0の片側に配置し、データの入力線150〜157,1
60〜167は、抽出器内の各ビットにバス状に配置さ
れている。
0の片側に配置し、データの入力線150〜157,1
60〜167は、抽出器内の各ビットにバス状に配置さ
れている。
また、抽出位置の指示線120〜128は、0レジスタ
520の入力線10〜107に出力されるデータの各ビ
ットをLSB−MSBまで結ぶように抽出器内に配置さ
れている。
520の入力線10〜107に出力されるデータの各ビ
ットをLSB−MSBまで結ぶように抽出器内に配置さ
れている。
第1図(b)は、スイッチマトリクス内のデータ配置を
示したものである。
示したものである。
該スイッチマトリクス内部は、対角線上で2分割され、
左はB側、右はA側の各レジスタのデーり入力線から引
込み線により各スイッチにデータを入力している。
左はB側、右はA側の各レジスタのデーり入力線から引
込み線により各スイッチにデータを入力している。
第1図(d)は、基本構成図である。
この図では、3種類の基本回路43,53゜54を縦横
斜に並べて抽出器が構成されることを示す。
斜に並べて抽出器が構成されることを示す。
例えば、基本回路43では、A個入力データ線153、
B個入力データ線163.出力データ線103、抽出位
置の指示線123の横線4本、デ 。
B個入力データ線163.出力データ線103、抽出位
置の指示線123の横線4本、デ 。
−タの引込み線が縦線1本、抽出位置の指示線127の
斜線1本、およびスイッチの働きをするNチャネルMO
8)−ランジスタ(以下パストランジスタと略す)から
構成されている。
斜線1本、およびスイッチの働きをするNチャネルMO
8)−ランジスタ(以下パストランジスタと略す)から
構成されている。
従来例では、入力データ線が各ビット2本、データ引込
み線が1本、抽出位置指示線(横線)が1本あるため配
線数が増えてレイアウト面積が大きくなる。
み線が1本、抽出位置指示線(横線)が1本あるため配
線数が増えてレイアウト面積が大きくなる。
また、抽出位置指示線は、抽出器内で斜線と横線の組合
せになっているため配線長が大きくなり遅延時間が増し
て高速化の妨げになっている。
せになっているため配線長が大きくなり遅延時間が増し
て高速化の妨げになっている。
さらに基本回路が、3種類あることから設計工数の増加
にもつながり、VLSI向きな構成法としては問題があ
った。
にもつながり、VLSI向きな構成法としては問題があ
った。
本発明の目的は、2つの入力データを連結して得られる
2語長のデータから1語長のデータを抽出することがで
きる抽出器の前記問題点を解決し、より高速かつVLS
I向きな抽出器の構成法を提供することにある。
2語長のデータから1語長のデータを抽出することがで
きる抽出器の前記問題点を解決し、より高速かつVLS
I向きな抽出器の構成法を提供することにある。
2つのレジスタを1本に連結して得られる2語長のデー
タから1語長のデータを切り出すことができる抽出器を
、高速かつVLSI向きな構成にするため、バレルシフ
タを構成する入力、出力レジスタ、抽出位置の指示信号
生成回路の配置を変更した、抽出器の構成を単純にする
方法を考えた。
タから1語長のデータを切り出すことができる抽出器を
、高速かつVLSI向きな構成にするため、バレルシフ
タを構成する入力、出力レジスタ、抽出位置の指示信号
生成回路の配置を変更した、抽出器の構成を単純にする
方法を考えた。
この抽出器を実現するにあたり、斜め方向に配線されて
いる入力データ線を水平方向に配置されている出力レジ
スタの入力線へ出力する基本回路を縦横に並べて抽出位
置を指示する信号線を該抽小器内部で上下に配線する構
成法を考えた。
いる入力データ線を水平方向に配置されている出力レジ
スタの入力線へ出力する基本回路を縦横に並べて抽出位
置を指示する信号線を該抽小器内部で上下に配線する構
成法を考えた。
以下本発明の一実施例を図を用いて説明する。
第2図(a)は、該クロスバ−スイッチマトリクス型バ
レルシフタの全体構成を8ビツトの例で示したものであ
る。
レルシフタの全体構成を8ビツトの例で示したものであ
る。
クロスバ−スイッチマトリクス型抽出器700の第2辺
側にA個入力レジスタ500、第4辺側にB偏入レジス
タ5]0及び出力レジスタ520、抽出位置の指示信号
生成回路600を第1辺側に配置しである。該抽出器の
第1辺〜第4辺を1〜4で示す。
側にA個入力レジスタ500、第4辺側にB偏入レジス
タ5]0及び出力レジスタ520、抽出位置の指示信号
生成回路600を第1辺側に配置しである。該抽出器の
第1辺〜第4辺を1〜4で示す。
A個入力データのM S B (Most 51gn1
fj、cantBit)は214、L S B (Le
ast 51gn1ficant Bi、t)は200
である。
fj、cantBit)は214、L S B (Le
ast 51gn1ficant Bi、t)は200
である。
B個入力データのMSBは215、LSBは201であ
る。
る。
出力データのMSBは407、L S Rは400であ
る。300〜308は抽出位置指示の制御線で、回路6
00にて選択された1本だけがアサ−トされる。
る。300〜308は抽出位置指示の制御線で、回路6
00にて選択された1本だけがアサ−トされる。
第2図(b)は、スイッチマトリクス内のデーた配置を
示したものである。
示したものである。
該スイッチマトリクス型抽出器内は、対角線上で2分割
された左下は、A側しジスタから、右上はB側しジスタ
から各スイッチにデータが入力される。
された左下は、A側しジスタから、右上はB側しジスタ
から各スイッチにデータが入力される。
各スイッチに入力される入力データ線は、A側の200
〜214は左上から右下へ、B側の201〜215は右
下から左上へ、それぞれ斜めに配置されている。
〜214は左上から右下へ、B側の201〜215は右
下から左上へ、それぞれ斜めに配置されている。
これによりA、B各入力データ線は、各ビットで重複す
ることがなくなった。
ることがなくなった。
501.509は、A、82つの入力レジスタを連結し
て得られるデータを保持するレジスタを表わしており、
例として、シフト数が4ビツトの場合の該スイッチマト
リクス型抽出器内における位置を示している。
て得られるデータを保持するレジスタを表わしており、
例として、シフト数が4ビツトの場合の該スイッチマト
リクス型抽出器内における位置を示している。
次に、第2図(d)において、2本のレジスタを連結し
て得られる2語長データの任意の位置から1語長のデー
タを抽出する事のできる抽出器を用いてシフト・ローテ
ィト操作を実現する方法を説明する。
て得られる2語長データの任意の位置から1語長のデー
タを抽出する事のできる抽出器を用いてシフト・ローテ
ィト操作を実現する方法を説明する。
この図において501,509は2つの入力データを連
結して得られるデータを保持するレジスタを表しており
、520は連結したデータの左端からシフト数nビット
分ずらした位置から抽出して得られるデータを保持する
レジスタを表わしている。
結して得られるデータを保持するレジスタを表しており
、520は連結したデータの左端からシフト数nビット
分ずらした位置から抽出して得られるデータを保持する
レジスタを表わしている。
このとき、レジスタ500にシフトするデータ、レジス
タ510に全てのビットが、0からなるデータをセット
し抽出すれば、レジスタ520にはnビット左シフトし
た結果後られるデータが抽出される。また、レジスタ5
00,510共にシフトするデータをセットし抽出すれ
ば、ローティトしたとき得られるデータを得る事ができ
る。
タ510に全てのビットが、0からなるデータをセット
し抽出すれば、レジスタ520にはnビット左シフトし
た結果後られるデータが抽出される。また、レジスタ5
00,510共にシフトするデータをセットし抽出すれ
ば、ローティトしたとき得られるデータを得る事ができ
る。
第3図は、該スイッチマトリクス型抽出器の一部であり
、唯一の基本回路を縦横に2×2個並べたものである。
、唯一の基本回路を縦横に2×2個並べたものである。
この図を用いて、該スイッチマトリクス型抽出器の構成
法を説明する。
法を説明する。
まず、基本回路のスイッチマトリクス内での位置は、座
標(X 、 Y ) (X = 0 、1− n +
1 )(Y=0.1・・・n)で表わされる。
標(X 、 Y ) (X = 0 、1− n +
1 )(Y=0.1・・・n)で表わされる。
入力データ線200は、00,11,22゜33.44
,55,66.77の各基本回路のC2f端子を接続す
る。
,55,66.77の各基本回路のC2f端子を接続す
る。
入力データ線202は、01,12,23゜34.45
,56,67.215は10,21゜32.43,54
,65,76.87の各基本回路のc、f端子を接続す
る。以下同様にA側入力データ線は左上から右下へ、B
個入力データ線は、右下から左上へ各回路を斜めに接続
する。
,56,67.215は10,21゜32.43,54
,65,76.87の各基本回路のc、f端子を接続す
る。以下同様にA側入力データ線は左上から右下へ、B
個入力データ線は、右下から左上へ各回路を斜めに接続
する。
抽出位置指示線300は、00,01,02゜03.0
4,05,06,07,301は10゜11.12,1
3,14,15,16,1.7の各基本回路のa、d端
子を接続する。以下同様に抽出位置指示線302〜30
8は、各基本回路を縦に接続する6 \出力データ線400は、00,10,20゜bo、4
0,50,60,70.so、401は01、 11,
21,31,41..5]、、61゜71.81の各基
本回路のす、c端子を接続する。
4,05,06,07,301は10゜11.12,1
3,14,15,16,1.7の各基本回路のa、d端
子を接続する。以下同様に抽出位置指示線302〜30
8は、各基本回路を縦に接続する6 \出力データ線400は、00,10,20゜bo、4
0,50,60,70.so、401は01、 11,
21,31,41..5]、、61゜71.81の各基
本回路のす、c端子を接続する。
以下同様に402〜407は水平に各基本回路を接続す
る。
る。
以上の方法で基本回路を縦横に並べることによって(n
+1)Xnのクロスバ−スイッチマトリクスを持つ抽出
器を作ることができる。
+1)Xnのクロスバ−スイッチマトリクスを持つ抽出
器を作ることができる。
第4図は、該抽出器を構成する基本回路図である。
その構成は、抽出位置指示線300と出力データ線40
0が直交し、入力データ線200が斜めに交わるにうに
配置されている。
0が直交し、入力データ線200が斜めに交わるにうに
配置されている。
パストランジスタ550は、ソース側が入力データ線2
00に、ドレイン側が出力データ線400に接続されろ
。回通のa、b、C,d、etfは、接続用端子である
。
00に、ドレイン側が出力データ線400に接続されろ
。回通のa、b、C,d、etfは、接続用端子である
。
本実施例によれば以下の効果がある
(1)基本回路が、ただ1゜個になったのでレイアウト
設計が簡単になる。
設計が簡単になる。
(2)基本回路が、3本の信号線の組合せのため、配線
の量が少なくなる。
の量が少なくなる。
(3)スイッチマトリクス型抽出器内で、抽出位置指示
線が直線になったため遅延時間が短くなる。
線が直線になったため遅延時間が短くなる。
本発明によれば、以下の効果がある。
(1)2つの入力データを連結して得られる2語長のデ
ータから、1語長のデータを抽出する抽出器の構成を、
縦、横、斜線の各1本ずっと、パストランジスタ1個を
組合せた基本回路の繰返しによる構成にしたために、従
来に比べ、配線が減少し、VLSI上に占める面積が小
さくなる。
ータから、1語長のデータを抽出する抽出器の構成を、
縦、横、斜線の各1本ずっと、パストランジスタ1個を
組合せた基本回路の繰返しによる構成にしたために、従
来に比べ、配線が減少し、VLSI上に占める面積が小
さくなる。
また、基本の1セルの繰返しによる抽出器を構成できる
ための、レイアウト設計の際、工数削減につながる。
ための、レイアウト設計の際、工数削減につながる。
(2)抽出器の左右に、入カ、出カレジスタを配置した
ことにより配線数を減少することができた。
ことにより配線数を減少することができた。
また、抽出器の上部にシフト数補正回路、およびデコー
ド回路を配置し、従来、階段状に走っていた抽出指示の
制御線を直線にすることにより、配線が短くなり遅延時
間が少なくなる。
ド回路を配置し、従来、階段状に走っていた抽出指示の
制御線を直線にすることにより、配線が短くなり遅延時
間が少なくなる。
第1図(a)は従来の全体構成図、第1図(b)はスイ
ッチマトリクス型抽出器内データ配置図、第1図(、)
は従来の基本構成図、第2図(a)は本発明のバレルシ
フタ全体構成図、第2図(b)は本発明のスイッチマト
リクス型抽出器内データ配置図、第2図(c)はシフト
・ローティト操作を示す図、第3図は本発明のスイッチ
マトリクス型抽出器の構成法を示す図、第4図は本発明
の特徴となっている基本回路図である。 1〜4・・・該抽出器の第1辺〜第4辺、00,01〜
n+1n・・・基本回路のスイッチマトリクス内の位置
、200〜214(偶数)・・・A偏入力データ線、2
01〜215(奇数)・・・B偏入力データ線、500
・・・A側しジスタ、510・・・B側しジスタ、52
0・・・出力レジスタ、600・・・シフト数補正回路
、700・・・スイッチマトリクス型抽出器、300〜
30B・・・抽出位置指示線、400〜407・・・出
力データ線、501,509・・・2つの入力データを
連結して得られるデータを保持するレジスタ、a、be
c、d、e、f”’接続端子、500−・・パストラ
ンジスタ。 (C,) 第 3 図 第 4 凶
ッチマトリクス型抽出器内データ配置図、第1図(、)
は従来の基本構成図、第2図(a)は本発明のバレルシ
フタ全体構成図、第2図(b)は本発明のスイッチマト
リクス型抽出器内データ配置図、第2図(c)はシフト
・ローティト操作を示す図、第3図は本発明のスイッチ
マトリクス型抽出器の構成法を示す図、第4図は本発明
の特徴となっている基本回路図である。 1〜4・・・該抽出器の第1辺〜第4辺、00,01〜
n+1n・・・基本回路のスイッチマトリクス内の位置
、200〜214(偶数)・・・A偏入力データ線、2
01〜215(奇数)・・・B偏入力データ線、500
・・・A側しジスタ、510・・・B側しジスタ、52
0・・・出力レジスタ、600・・・シフト数補正回路
、700・・・スイッチマトリクス型抽出器、300〜
30B・・・抽出位置指示線、400〜407・・・出
力データ線、501,509・・・2つの入力データを
連結して得られるデータを保持するレジスタ、a、be
c、d、e、f”’接続端子、500−・・パストラ
ンジスタ。 (C,) 第 3 図 第 4 凶
Claims (1)
- 【特許請求の範囲】 1、2つの入力レジスタA、Bと出力レジスタ、シフト
数補正回路、および第1辺、第2辺、第3辺、第4辺を
持つクロスバースイッチマトリクス型抽出器からなるク
ロスバースイッチマトリクス型バレルシフタにおいて、
該入力レジスタA、Bが該抽出器の対辺に、それぞれ配
置することを特徴とするバレルシフタ。 2、上記入力レジスタA、Bから配線された各入力デー
タ線が、抽出器内で45度方向にそれぞれ平行に配線さ
れることを特徴とする特許請求の範囲第1項記載のバレ
ルシフタ。 3、上記出力レジスタを該入力レジスタA、または該入
力レジスタBと並列に配置することを特徴とする特許請
求の範囲第1項記載のバレルシフタ。 4、上記シフト数補正回路を上記入力レジスタA、Bを
配置してない上記抽出器の残り2辺のうち、どちらか1
辺に配置することを特徴とする特許請求の範囲第1項記
載のバレルシフタ。 5、直交する抽出位置指示線と出力データ線に交わる入
力データ線、およびソース側が、該入力データ線、ドレ
イン側が該出力データ線に接続されたNチャネルMOS
トランジスタからなる唯一の基本回路を、上記入力レジ
スタA、Bを配置した辺はn個、その隣接する辺にはn
+1個、縦横に並べて上記抽出器を構成することを特徴
にする、特許請求の範囲第1項記載のバレルシフタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2589386A JPS62184531A (ja) | 1986-02-10 | 1986-02-10 | バレルシフタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2589386A JPS62184531A (ja) | 1986-02-10 | 1986-02-10 | バレルシフタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62184531A true JPS62184531A (ja) | 1987-08-12 |
Family
ID=12178469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2589386A Pending JPS62184531A (ja) | 1986-02-10 | 1986-02-10 | バレルシフタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62184531A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01224857A (ja) * | 1988-03-04 | 1989-09-07 | Fujitsu Ltd | データ転送制御装置 |
JPH04218829A (ja) * | 1989-12-07 | 1992-08-10 | Bull Sa | パリティビットジェネレータを備えるバレルシフタ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5652441A (en) * | 1979-10-05 | 1981-05-11 | Pioneer Electronic Corp | Programmable bit shift circuit |
JPS5789143A (en) * | 1980-09-30 | 1982-06-03 | Hertz Inst Heinrich | Calculator |
JPS59178537A (ja) * | 1983-03-30 | 1984-10-09 | Nec Corp | シフト回路 |
JPS60153543A (ja) * | 1984-01-23 | 1985-08-13 | Hitachi Ltd | バレルシフタ |
-
1986
- 1986-02-10 JP JP2589386A patent/JPS62184531A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5652441A (en) * | 1979-10-05 | 1981-05-11 | Pioneer Electronic Corp | Programmable bit shift circuit |
JPS5789143A (en) * | 1980-09-30 | 1982-06-03 | Hertz Inst Heinrich | Calculator |
JPS59178537A (ja) * | 1983-03-30 | 1984-10-09 | Nec Corp | シフト回路 |
JPS60153543A (ja) * | 1984-01-23 | 1985-08-13 | Hitachi Ltd | バレルシフタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01224857A (ja) * | 1988-03-04 | 1989-09-07 | Fujitsu Ltd | データ転送制御装置 |
JPH04218829A (ja) * | 1989-12-07 | 1992-08-10 | Bull Sa | パリティビットジェネレータを備えるバレルシフタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4583197A (en) | Multi-stage pass transistor shifter/rotator | |
KR890012323A (ko) | 에러정정회로를 갖는 반도체 메모리 | |
JPH073838B2 (ja) | 半導体集積回路 | |
EP0248235A2 (en) | Image processing apparatus having function of enlargement and/or shrinkage of image | |
JPH0560425B2 (ja) | ||
EP0667569B1 (en) | Improvements in or relating to mask generation | |
JPS62184531A (ja) | バレルシフタ | |
WO1983001325A1 (en) | Digital device with interconnect matrix | |
JPH0697431B2 (ja) | バレルシフタ | |
US4843383A (en) | Transistor matrix shifter | |
JPH0582746A (ja) | 半導体記憶装置 | |
EP1083574A1 (en) | Miss detector for a content addressable memory | |
JP2969825B2 (ja) | デュアルポートメモリ | |
JP3452455B2 (ja) | 演算処理装置 | |
Shu et al. | Improved net merging method for gate matrix layout | |
JP2703702B2 (ja) | ゲートアレイのレイアウト方法 | |
JP3727217B2 (ja) | Lsi設計支援システムおよびlsi設計方法 | |
JPH0824265B2 (ja) | D/a変換装置 | |
JP2574756B2 (ja) | 相補形mos集積回路 | |
JPH0690664B2 (ja) | バレルシフタ回路 | |
KR880008140A (ko) | 디지탈 신호 처리용 집적 회로 | |
SU799006A1 (ru) | Посто нное запоминающее устройство | |
JPH04217359A (ja) | 半導体記憶装置 | |
EP0273637A2 (en) | Bit pattern conversion system | |
JPS6240747B2 (ja) |