JPS62175875A - メモリプロテクト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ２次元座標を持ち、描画領域と、それ以外の領域を含む
イメージメモリに対して、イメージ描画用ハードウェア
によってイメージ描画を行うイメ−ジ描画方弐において
、該描画開始点が上記描画領域内にあることを検出する
手段と、該描画過程において生成された画素の座標が、
上記描画領域と、その他の領域との境界線を越えたこと
を検出する手段とを設けることにより、上記イメージメ
モリの描画領域外への描画を抑止するようにしたもので
ある。

〔産業上の利用分野〕

本発明は、２次元座標を持ち、描画領域と、それ以外の
領域を含むイメージメモリに対して、イメージ描画用ハ
ードウェアによってイメージ描画を行うイメージｔＩｉ
画方式におけるメモリプロテクト方式に関する。

最近の計算機システムの性能向上に伴って、イメージデ
ータを汲うことが多くなってきた。

該イメージデータを扱う画像処理においては、所謂イメ
ージデータを描画する描画領域と１文字のイメージデー
タを格納するキャラクタ発生領域と、枠組みデータ等を
格納するオーバレイパターン格納領域等を必要とし、そ
れぞれの領域を別々のメモリに用意することは、経済性
を損なうことから１つのイメージメモリに含めて構成す
ることが行われる。

この場合、上記描画領域で実行される描画処理中に、該
描画領域をはみ出す描画が行われると、キャラクタ発生
領域等を破壊してしまうので、効果的なメモリプロテク
ト方式が要求される。

一般に、メモリは一次元アドレスの連続体として構成さ
れるが、イメージデータを扱う処理においては、該−次
元アドレスのメモリを２次元アドレスに変換して扱う必
要がある。

第４図は、上記イメージメモリのアドレス割りっけの例
を示した図であって、例えば、縦８１９２　ドツト 横８１９２　　ドツト。

からなるイメージメモリの場合、−次元のバイトアドレ
スで表現すると図示の通り　（即ち、０，１．−、３Ｐ
Ｆ、　４００．−、７ＦＦＦＦＦ　（Ｈ）　）であり、
８亥バイトアドレスで２次元のアドレッシングを行うと
すると、図示の如く、 Ｘ方向に、（０，０）〜（３ＰＰ、Ｏ）　ｏｎＹ方向に
、（０，０）〜（０，３ＦＦ）　（。

で表現される。

従って、例えば、矢印で示した画素（ドツト）のイメー
ジアドレスは（７，２）であるが、これを上記−次元の
バイトアドレスで表現すると、８００番地の第７ビット
目と云うことができる。

又、該イメージメモリ上への描画は、通常のメモリアク
セスとは異なり、必ず、上記イメージアドレス上で連続
的に行われるので、上記イメージアドレスで行われる描
画処理に対して、２次元画面での上記特徴に着目した描
画領域外への効果的なメモリプロテクト方式が要求され
る。

〔従来の技術と発明が解決しようとする問題点〕第５図
は、従来のメモリプロテクト方式を模式的に示した図で
あり、第６図は、イメージメモリの構成例を示した図で
ある。

第５図に示したイメージメモリ４には、例えば、描画領
域（Ａ）　４１と、キャラクタ発生領域（Ｂ）　４２と
。

オーバレイパターン格納領域（Ｃ）　４３とが、第６図
に示したように割り付けられており、その境界線のＸア
ドレス（Ｘａ）と、Ｙアドレス（Ｙａ）を、主起憶装ｆ
ｆ（ＭＳ）　２のＸ方向境界線レジスタ２１とＹ方向境
界線レジスタ２２とに設定しておく。

ここで、中央処理装置（ＣＰＵ）　１がイメージ描画用
ハードウェア３を起動し、例えば、ベクトル等の線画像
を描画する場合、ベクトル開始アドレス。

変位（ΔＸ、ΔＹ）、、ＩＪ種等の描画パラメータを送
出する。

イメージ描画用ハードウェア３においては、該パラメー
タ情報に基づいて、中央処理装置（ＣＰＵ）１の指示し
たベクトルを、イメージバスを介して、自律的に、当該
イメージメモリ４に描画する。

この時、描画領域は、第６図に示したように、イメージ
メモリ４の特定領域４１にしかないので、中央処理装置
（ＣＰＵ）　１は、上記イメージ描画用ハードウェア３
を起動する際、描画範囲を上記描画パラメータに基づい
て算出し、上記主記憶装置（ＭＳ）　２上に設定されて
いる、 Ｘ方向境界線レジスタ２１　と。

Ｙ方向境界線レジスタ２２と。

の内容と、大小比較を行い、該レジスタに設定されてい
る境界線を越えていないかどうかを確認した後、イメー
ジ描画用ハードウェア３を起動するように動作する。

従って、従来方式においては、中央処理装置（ＣＰＵ）
　１がイメージ描画用ハードウェア３を起動する際、必
ず、描画範囲を算出して、上記描画領域（Ａ）　４１内
にあることを認識した後、イメージ描画用ハードウェア
３を起動していた為、当該描画処理に時間がかかると云
う問題があった。

本発明は上記従来の欠点に鑑み、一般に、イメージメモ
リへの描画は、通常のメモリアクセスとは異なり、前述
のように、必ずイメージメモリ上を連続して行われるこ
とに着目し、描画点のアドレスが、描画領域の境界線に
到達したかどうかを判定するだけで、メモリプロテクト
ができ、高速に描画ができる方法を提供することを目的
とするものである。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を模式的に示した図である。

本発明においては、主記憶装置（ＭＳ）　２内に、描画
領域４１に対する Ｘ方向境界線レジスタ２１と。

Ｙ方向境界線レジスタ２２と。

を設けると共に、メモリプロテクト回路５内に、Ｘ座標
プロテクトレジスタ５Ｉと。

Ｙ座標プロテクトレジスタ５２と。

を設け、両者にイメージメモリ　４の境界線のＸ方向ア
ドレス（Ｘａ）と、Ｙ方向アドレス（Ｙａ）とを設定し
ておき、描画を開始するに先立って、上記Ｘ方向境界線
レジスタ２１と。

Ｙ方向境界線レジスタ２２と。

の内容と、描画開始アドレスとの大小比較を行って、当
該描画開始点が、上記イメージメモリ４の描画領域４１
内にあることを確認した後〜イメージ描画用ハードウェ
ア３に描画パラメータを設定して、該イメージ描画用ハ
ードウェア３を起動する。

該イメージ描画用ハードウェア３で生成された描画画素
のアドレスと、該画素の階調データ等をイメージバスに
送出する。

メモリプロテクト回路５においては、上記イメージ描画
用ハードウェア３から送出されてきた描画画素のアドレ
スについて、 Ｘ座標プロテクトレジスタ５１゜ Ｙ座標プロテクトレジスタ５２゜ に設定されている境界線アドレスと比較し、−散出力が
得られると、上記描画画素が、当該描画領域の境界線に
到達したものと認識し、中央処理装置（ＣＰＵ）　１に
割り込み信号（ＩＮＴ）を発生するように構成する。

〔作用〕

即ち、本発明によれば、２次元座標を持ち、描画領域と
、それ以外の領域を含むイメージメモリに対して、イメ
ージ描画用ハードウェアによってイメージ描画を行うイ
メージ描画方式において、該描画開始点が上記描画領域
内にあることを検出する手段と、該描画過程において生
成された画素の座標が、上記描画領域と、その他の領域
との境界線を越えたことを検出する手段とを設けること
により、上記イメージメモリの描画領域外への描画を抑
止するようにしたものであるので、単に画素アドレスと
、境界線アドレスとの一敗検出と云う簡単なディジタル
コンパレータを設けるだケチ、任意の描画領域外への書
き込みの保護を実現できる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

前述の第１図が本発明の一実施例を模式的に示した図で
あり、第２図が本発明のメモリプロテクト回路の具体例
を示した図であり、第３図がイメージアドレスの変換方
式を示した図であって、第１図、第２図における、Ｘ座
標プロテクトレジスタ５１、Ｙ座標プロテクトレジスフ
５２と、ディジタルコンパレータ５３が本発明を実施す
るのに必要な手段である。尚、企図を通して同じ符号は
同じ対象物を示している。

以下、第４図を参照しながら、第１図〜第３図によって
、２次元アドレスのイメージメモリに対する、本発明の
メモリプロテクト方式を説明する。

先ず、本発明において使用されるイメージメモリ　４に
対するアドレスは、前述のように２次元アドレスで与え
られるので、該２次元アドレスを一次元のバイトアドレ
ス（ＢＡ）に変換する必要がある。

このアドレス変換方式を示したものが、上記第３図であ
って、第４図で説明したように、例えば、イメージアド
レス（７，２）で示される画素に対するバイトアドレス
は、８００番地の第７ビット目と云うように変換される
。

具体的には、本図に示されるように、Ｙ座標＝２はその
儘の形でバイトアドレス（Ｂへ２２〜１０）に変換され
、Ｘ座標＝７の内、該バイト内のビット位置を示しいる
下位３ビットについては、デコードしてビット選択信号
（ＢＳＥＬ　７〜０）に変換され、上位ビットはその儘
の形でハイドアドレス（Ｂへ９〜０）に変換される。

第２図に示されている描画画素のアドレスの内、Ｙ座標
（Ｂへ２２〜１０）、及びＸ座標（ＢＡ　９〜Ｏ，［１
ＳＩＥＬ７〜０）は、上記のようにして変換されたバイ
トアドレスである。

一方、本発明においては、Ｘ座標プロテクトレジスタ５
１．Ｙ座標プロテクトレジスタ５２が設けられており、
該レジスタには前述の第６図で説明した描画領域４１と
、その他の領域との境界線アドレスＸａ、Ｙａがイメー
ジアドレスで設定されている。

従って、このイメージアドレスは、第３図で説明した変
換方式に従い、Ｙ座標はその儘の形でバイトアドレス（
ＤＡ　２２〜１０）に、Ｘ座標の内、下位３ビットがデ
コーダ５１１によってビット選択信号（ＢＳＩＥＬ　７
〜０）に、そして、その上位ビットはその儘の形でバイ
トアドレス（ＢＡ　９〜０）に、それぞれ変換されてデ
ィジタルコンパレータ５３，５４に入力される。

ここで、中央処理語Ｗ（ＣＰＵ）　１がイメージ描画用
ハードウェア３を起動するに先立って、描画開始点が、
上記イメージメモリ４の描画領域（Ａ）　４１内にある
かどうかが、上記主記憶装置（ＭＳ）　２上に設けられ
ている、当該描画領域４１に対するＸ方向境界線レジス
タ２１　と。

Ｙ方向境界線レジスタ２２と。

の内容との大小比較によって確認される。

該描画開始点が、描画領域４１内にあることが確認され
ると、従来方式と同じようにして、描画の為のパラメー
タの設定がなされ、イメージ描画用ハードウェア３が起
動される。

イメージ描画用ハードウェア３においては、該パラメー
タに基づいて、描画の為の画素を生成し、その画素に対
応するイメージアドレスを、上記アドレス変換方式に基
づいてバイトアドレス（ＢＡ）と。

ビット選択信号（ＢＳＥＬ）に変換し、該画素に対する
階調データと共に、イメージバスを通してメモリプロテ
クト回路５に送出される。

メモリプロテクト回路５においては、刻々送られてくる
、上記描画画素のアドレス（Ｙ座標：ＢＡ２２〜１０．
　　Ｘ座標：　［ｌＡ　９〜０．ＢＳＥＬ　７〜Ｏ）と
、上記、Ｘ座標プロテクトレジスタ５１゜ Ｙ座標プロテクトレジスタ５２゜ に、中央処理装置（ＣＰＵ）　１から予め設定されてい
る境界線のイメージアドレスを変換したものとが、ディ
ジタルコンパレータ５３，５４において逐次比較され、
一致出力が得られた時点で、当該描画画素が、描画領域
４１の境界線に到達したものと認識し、中央処理装置（
ＣＰＵ）　１に対する割り込み信号（ＩＮＴ）を出力す
ると共に、該画素以降に送出されてくる画素のイメージ
メモリ４に対する書き込みを抑止するようる機能する。

中央処理装置（ＣＰＵ）　１においては、該割り込みを
検知して割り込み処理に入ると、イメージ描画用ハード
ウェア３に、現在の描画が境界線に到達したことを通知
する。

イメージ描画用ハードウェア３においては、該通知を認
識すると、文字に対する描画のように、特定の領域（例
えば、２４　Ｘ　２４ピント）を纏めて描画している場
合には、該描画を中断し、例えば、行の変更を行って、
同じ文字に対する描画情報を再送出するように動作する
。

尚、文字の描画は、中央処理装置（ＣＰＵ）　１が文字
コードを生成した後、該コード情報に基づいて、主記憶
装置（ＭＳ）　２上に設けられている図示していないキ
ャラクタ発生テーブル（ＣＧＴ）をアクセスし、イメー
ジメモリ４上の前述のキャラクタ発生領域（Ｂ）　４２
上のアドレスを読み取り、イメージ描画用ハードウェア
３に指示するようにして描画を行うことができる。

このように、本発明は、描画領域と、その他の領域を含
むイメージメモリ上の、上記描画領域にハードウェア手
段で描画を行うに際して、該描画の開始点のアドレスの
み、例えば、ソフトウェア的手段で、境界線アドレスと
の大小比較により、上記描画領域内にあることを確認し
た後は、イメージ描画用ハードウェア内において、自律
的に描画を行わせ、その時に生成された描画画素の、イ
メージアドレスをハイドアドレス（ＢＡ）と、ビット選
択信号（ＢＳＥＬ）に変換し、簡単なディジタルコンパ
レータで−ｖｆ、検出のみを行うことで、上記描画画素
が境界線アドレスに到達したことを認識し、該描画領域
外への書き込みを保護するようにした所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明のメモリプロテク
ト方式は、２次元座標を持ち、描画領域と、それ以外の
領域を含むイメージメモリに対して、イメージ描画用ハ
ードウェアによってイメージ描画を行うイメージ描画方
式において、該描画開始点が上記描画領域内にあること
を検出する手段と、該描画過程において生成された画素
の座標が、上記描画領域と、その他の領域との境界線を
越えたことを検出する手段とを設けることにより、上記
イメージメモリの描画領域外への描画を抑止するように
したものであるので、単に画素アドレスと、境界線アド
レスとの一敗検出と云う簡単なディジタルコンパレータ
を設けるだけで、任意の描画領域外への書き込みの保護
を実現できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を模式的に７示した図。 第２図は本発明のメモリプロテクト回路の具体例を示し
た図。 第３図はイメージアドレスの変換方式を示した図。 第４図はイメージメモリのアドレス割りっけの例を示し
た図。 第５図は従来のメモリプロテクト方式を模式的に示した
図。 第６図はイメージメモリの構成例を示した図。 である。 図面において、 １は中央処理装置（ＣＰＵ）　、　２は主記憶装置（Ｍ
Ｓ）。 ２１はＸ方向境界線レジスタ。 ２２はＹ方向境界線レジスタ。 ３はイメージ描画用ハードウェア。 ４はイメージメモリ、４１は描画領域（八）。 ４２はキャラクタ発生領域（Ｂ）１ ４３はオーバレイパターン格納領域（Ｃ）。 ５はメモリプロテクト回路。 ５１はＸ座標プロテクトレジスタ。 ５２はＹ座標プロテクトレジスタ。 ５３．５４はディジタルコンパレータ。 Ｂへ２２〜Ｏはバイトアドレス。 ＢＳＥＬ　７〜０はビット選択信号。 をそれぞれ示す。 未発−の−賞弛グｊ乏櫂弐的ＩＬ太し１図雌釆のバ’／
フ・ロテクＩ一方弐忘オ乏へｎ１てＨｌしに２第　５　
図

Claims (2)

【特許請求の範囲】
1. （１）２次元座標を持ち、描画領域（４１）と、それ以
   外の領域（４２、４３）を含むイメージメモリ（４）に
   対して、イメージ描画ハードウェア（３）によってイメ
   ージ描画を行うイメージ描画方式において、描画開始点
   が、上記描画領域（４１）内にあることを判定する第１
   の手段（１、２１、２２）と、上記イメージ描画用ハー
   ドウェア（３）で描画される描画画素のイメージアドレ
   スが、上記描画領域（４１）と、その他の領域との境界
   線を越えることを検出する第２の手段（５１、５２、５
   ３、５４）とを設け、上記第１の手段（１、２１、２２
   ）で、描画開始点が上記描画領域（４１）内にあること
   を確認した後、上記イメージ描画ハードウェア（３）に
   よって、イメージメモリ（４）上の描画開始点から、描
   画を連続的に行い、上記第２の手段（５１、５２、５３
   、５４）で、該描画画素の座標が、上記の境界線を越え
   たことを検知したとき、当該描画領域（４１）外への描
   画を抑止するようにしたことを特徴とするメモリプロテ
   クト方式。
2. （２）上記第２の手段で、描画画素のアドレスが描画領
   域（４１）の境界線を越えることを検出するのに、上記
   イメージ描画用ハードウェア（３）で生成された描画画
   素のイメージアドレスの内、Ｙ座標はその儘の形でバイ
   トアドレス（ＢＡ）とし、Ｘ座標は、下位３ビットをデ
   コードしてビット選択信号（ＢＳＥＬ）とし、残りの上
   位ビットはその儘の形でバイトアドレス（ＢＡ）とする
   変換を行った後、該検出を行うようにしたことを特徴と
   する特許請求の範囲第１項に記載のメモリプロテクト方
   式。